DE2536498A1 - Schaltung zur sicherung von informationsspeichern - Google Patents
Schaltung zur sicherung von informationsspeichernInfo
- Publication number
- DE2536498A1 DE2536498A1 DE19752536498 DE2536498A DE2536498A1 DE 2536498 A1 DE2536498 A1 DE 2536498A1 DE 19752536498 DE19752536498 DE 19752536498 DE 2536498 A DE2536498 A DE 2536498A DE 2536498 A1 DE2536498 A1 DE 2536498A1
- Authority
- DE
- Germany
- Prior art keywords
- information
- word
- address
- error
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Detection And Correction Of Errors (AREA)
- Storage Device Security (AREA)
- Error Detection And Correction (AREA)
Description
PATENTANWALT
H. ". MEK
FRIr- . :■£ Z*/31
!ELLrüi.. .,:.£«N 8237 ERA-2289
ρ 182024
SPERRY RAND C0RP0RATI0N3 New York, N0 Y./U. S„ A.
Schaltung zur Sicherung von Informationsspeichern
Die Erfindung betrifft eine Schaltung., mit der der Zugriff auf Informationen;
die in einem Hauptspeicher einer datenverarbeitenden Vorrichtung untergebracht sind, auf solche Personen beschränkt ist, die
über den richtigen, der Identifizierung dienenden Sicherungscode verfügen»
Bei dieser Art der Datenbearbeitung werden der Fehlerkorrektur dienende Codierschemata zur Bestimmung der Fehler in den Wörtern aus
mehreren Bits angewendet, die zwischen einem Haupt- oder Informationsspeicher und den übrigen Elementen der datenverarbeitenden Vorrichtung
übertragen werden.
In der USA-Patentschrift Kr. 3,231.858 von L. Sn Tuomenoksa u. a.
ist ein Informationsspeicher für zahlreiche binäre Wörter erläutert,
die je mehrere Elemente enthalten und an bestimmten Plätzen oder Adressen gespeichert sind, die auch in der binären Form wiedergegeben werden
ketonen. Von einer Quelle aus werden die Adreßwörter dem Informationsspeicher,
einer Fehlerabtast- und Korrekturschal tung5 sowie einem
verschlüsselnden Netzwerk zugeleitet. Sobald ein Adreßwort aus der zugehörigen Quelle eintrifft, überträgt der Informationsspeicher
das bei- der entsprechenden Adresse aufbewahrte Wort in binärer Form
zur Fehlerabtast- und Korrekturschaltung. Dieses binäre Wort enthält außer den Informationsbits weitere Bits zur Paritätsprüfung, die eine
Verschlüsselung der Informations- und Adreßwörter herbeiführen, obgleich
das letztere tatsächlich nicht in den gespeicherten binären Wörtern enthalten ist» Wenn das aus dem Informationsspeicher ausgelesene
Wort und das von seiner Quelle kommende Adreßwort zugleich in der Fehlerabtast- und Korrekturschaltung enthalten sind, wird die
9810/0883
Parität des aus dem Informationsspeicher empfangenen Wortes erneut
geprüft. Im gegebenen Beispiel wird ein beliebiger einsselner Fehler entweder im Informationswort oder in den Bits für die Paritätsprüfung
korrigiert, und es ergibt sich ein Ausgangssignal. Andrerseits bewirkt ein doppelter Fehler oder ein Fehler im Adreßwort eine anschließende
Neuadressierung des Speichers.
Während des Lese- oder Schreibvorganges werden das Informationswort
und die Bits für die Paritätsprüfung, die bei jeder Adresse des Informationsspeichers
aufbewahrt sind, von einem verschlüsselnden Netzwerk zugeteilt. Wenn ein spezielles Informationswort dem verschlüsselnden
Netzwerk gemeinsam mit einem entsprechenden Adreßwort zugeleitet
wird, errechnet dieses Netzwerk in Abhängigkeit vom verwendeten Schlüssel die Bits für die Paritätsprüfung und überträgt das Informationswort
und die Bits zur Paritätsprüfung zur passenden Speicheradresse, während das Adreßwort nicht an der übertragung teilnimmt.
Somit werden die Bits zur Paritätsprüfung für eine Fehlerkorrektur und -abtastung im Informationswort verwendet, während ein Fehler im Adreßwort
eine erneute Adressierung der gespeicherten Information, also des binären Wortes bewirkt. Innerhalb dieser bisherigen Fehlerkorrekturschaltung
ist das eingangs bezeichnete Sicherheitssystem eingebaut.
Gemäß der Erfindung werden vom Benutzer dem verschlüsselnden Netzwerk
und der Fehlerabtast- und Korrekturschaltung unabhängig die Bits eines der Identifizierung dienenden Sicherheitscode aus einer
entsprechenden Quelle zugeleitetADie im übertragenen Wort enthaltenen
Informations- und Paritätsprüfbits führen eine Verschlüsselung sowohl mit den Informations- und Adreßbits als auch mit den Bits des
Sicherheitscode durch, obgleich die Adreßbits und die Bits des Sicherheitscode tatsächlich nicht in den gespeicherten binären Wörtern
enthalten sinde
Sobald das aus dem Informationsspeicher ausgelesene Wort, das Adreßwort
und der Sicherheitscode aus den zugehörigen Quellen gleichzeitig
- 2' —
609810/0863
in der Fehlerabtast- und Korrekturschaltung enthalten sind, wird die
Parität des binären Wortes aus dem Informationsspeicher erneut geprüft
ο In Abhängigkeit vom benutzten Code werden ein oder mehrere im
Informationswort enthaltene Fehler korrigiert, und das Ergebnis wird
ausgegeben. Wenn andererseits ein oder mehrere Fehler im Adreßwort oder Sicherheitscode wahrgenommen werden, erfolgt keine Signalabgabe,
Das Informationswort und die Bits für die Paritätsprüfung, die für
alle Adressen des Informationsspeicher? aufbewahrt werden? werden diesem
während des Schreibvorganges vom verschlüsselnden Netzwerk zugeführt*
Sobald ein spezielles Inforaationswort aus einer entsprechenden Informationsquelle gemeinsam mit dem zugehörigen Adreßwort und
dera Sicherheitscode dem verschlüsselnden Netzwerk zugeführt wird,
errechnet das letztere in Abhängigkeit vom speziell benutzten Schlüssel die Paritätsprüfbits und überträgt sie mit dem Informationswort
zur passenden Speicheradresse. Dieses System sorgt dann nicht nur für die bisherige Fehlerabtastung und -korrektur, sondern führt auch den
der Identifizierung dienenden Sicherheitscode ein, der innerhalb der Paritätsprüfbits weiter verschlüsselt wird, die gemeinsam mit dem
Informationswort im Informationsspeicher untergebracht werden, so daß der Zugriff auf eine spezielle Adresse des Informationsspeichers auf
diejenigen Benutzer beschränkt bleibt, denen der richtige,für diese
Adresse vorgeschriebene Sicherheitscode zur Verfügung steht.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt
und werden im folgenden näher erläutert. Es stellen dar:
Figur 1 ein Blockschaltbild eines Fehlerkorrektursystems für Informationsspeicher
in einer bekannten Ausführangsform,
Figur 2 ein Blockschaltbild einer Sicherungsschaltung für einen Informationsspeicher gemäß der Erfindung und
Figur* 3 eine weitere Ausführungsform einer solchen Sicherungsschaltung.
— 3
0 9 810/0663
Gemäß der USA-Patentschrift Nr. 3.231.858 von Tuomenoksa u. a. enthält
ein Informationsspeicher 50 zahlreiche binäre Wörter je aus mehreren Elementen, die an einem bestimmten Platz oder bei einer
Adresse gespeichert sind, die ebenfalls in binärer Form wiedergegeben
werden kann» Von einer Quelle 55 werden die Adreßwörter unabhängig
zu einer Fehlerabtast- und Korrekturschaltung 53» zum Informationsspeicher
50 und zu einem verschlüsselnden Netzwerk 51 geleitet, woKu Leitungen 21, 20 bewo 23 verwendet werden.
Soijald ein Adreßwort die Quelle ^ verläßt, überträgt der Informationsspeicher
50 das bei der betreffenden Adresse aufbewahrte binäre Wo:'L durch Leitungen 22 zur Fehlerabtast- und Korrekturschaltung 53·
Im übertragenen binären Wort sind sowohl Informationsbits als auch Paritätsprüfbits enthalten, die eine Verschlüsselung des Informations-
und Adreßwortes herbeiführen, obgleich das Adreßwort tatsächlich nicht in den gespeicherten binären Wörtern enthalten ist. Obwohl
zur Verschlüsselung einer von vielen Abtast- und Korrekturcodes benutzt werden kann, wird im Interesse der Deutlichkeit und weiterer
Vorschriften der Hamming-Code empfohlen, der in der USA-Patentschrift Nr. Re. 23»601 ausführlich erläutert ist.
Sobald die aus dem Informationsspeicher 50 ausgelesene Information
und das Adreßwort aus der Quelle 55 gleichzeitig in der Fehlerabtast-
und Korrekturschaltung 53 auftreten, wird die Parität des aus dem Informationsspeicher 50 empfangenen binären Wortes erneut geprüft,
Falls ein einzelner Fehler entweder im Inforraationswort oder unter den Paritätsprüfbits vorhanden ist, wird er korrigiert, und
es wird ein entsprechendes Signal abgegeben. Andererseits bewirkt ein doppelter Fehler oder ein Fehler im Adreßwort eine anschließende
Neuadressierung des Informationsspeichers 50„
Das Informationswort und die Paritätsprüfbits, die bei jeder Adresse
de.«? Informationsspeichers 50 aufbewahrt werden, werden während des
Le^e-- oder Schreib Vorganges diesem von dem verschlüsselnden Netz-
- λ —
609810/0663
werk 51 zugeführt. Wenn ein spezielles, von der Informationsquelle 60
geliefertes Informationswort gemeinsam mit dem entsprechenden Adreßwort aus der Quelle 55 der Adresseninformationen in das verschlüsselnde
Netswerk 51 eingegeben wird, errechnet das letztere gemäß dem besonderen: benutssten Schlüssel die Paritätsprüfbits und überträgt
diese und das Informationswort zur passenden Speicheradresse, während
die Übertragung des Adreßwortes unterbleibt„
Tn der Figur 2 ist eine Sicherungsschaltung für einen Informationsspeicher-
150 dargestellt, der zahlreiche binäre Wörter mit mehreren
Elementen (Bits) enthält und als Halbleiterspeicher vorliegen kann» Jedes dieser binären Wörter ist an einem bestimmten Platz oder, anders
ausgedrückt, bei einer Adresse untergebrachts die wiederum in binärer
Form dargestellt werden kann«, Von einer Quelle 155 der Adresseninformationen
werden Adreßwörter unabhängig über Leitungen 121 zu einer Fehlerabtast- und Korrekturschaltung 153, über Leitungen 120 zum Informationsspeicher
150 und über Leitungen 123 zu einem verschlüsselnden
Netzwerk 151 herangebracht» Ferner liefert eine Quelle 170 der Identifiziorung dienende Sxcherungscodesüber Leitungen 172 an die
Fehlerabtast- und Korrekturschaltung 15 und unabhängig über Leitungen 174 an diis verschlüsselnde Netzwerk 151. Sobald ein Adreßwort die
Quelle 15$ verläßt, überträgt der Informationsspeicher 150 das am
entsprechenden Adressenplatz untergebrachte binäre Wort über Leitungen 122 zur Fehlerabtast- und Korrekturschaltung 153. Das übertragene
Wort enthält sowohl einen Informationsteil als auch Paritätsprüfbits, die eine Verschlüsselung am Informationswort, am Sicherungscode
und am Adreßwort ausführen, obgleich der Sicherungscode und das Adreßwort tatsächlich nicht in den gespeicherten binären Wörtern enthalten
sind.
Sobald das aus dem Informationsspeicher 150 ausgelesene binäre Wort,
das aus der Quelle 155 stammende Adreßwort und der Sicherungscode aus der Quelle 17O3 die vom Benutzer beschickt wird, gleichzeitig in die
Fehlerabtast- und Korrekturschaltung 153 gelangens wird die
609810/0 663
Parität des aus dem Informationsspeicher 150 empfangenen binären Wor
tes erneut geprüft, Ein einzelner im Informationswort enthaltener Fehle * wird korrigiert« so daß sich ein Ausgangssignal ergibt„ Wenn
andererseits im Sicherungscode ein Fehler wahrgenommen wird oder das
AcL-eSwort einen solchen enthält, oder wenn Im Informationswort ein
doppelt?r Fehler auftaucht, wird von einer -^icherungscode-Lesesteuer.mg
1Ö8 das Au^gangssignal unterdrückt- und diese Tatsache kommt
an e^em Anzeigegerät zur Ausgab3.
end des Lese- oder Sehreibvox'ganges werden das Informationswort
die FaritätsprüfbitSj die bei jeder Adresse des Informationsspeichers
150 aufbewahrt werden, vom verschlüsselnden Netswerk 15I
herangeführt. Wenn ein spezielles Infonnationswort aus dem Informationsspeicher
150 gemeinsam mit dem entsprechenden Adreßwort aus der
Quelle 155 und- dem Sicherungscode aus der Quelle 170 dem verschlüsselnden
Netzwerk 151 zugeleitet wird, errechnet das letztere in Abhängigkeit vom speziell verwendeten Schlüssel die Paritätsprüfbits und
überträgt diese und das Informationswort zur entsprechenden Speicheradresse,
während das Adreßwort und der Sichenangscode nicht übertragen
werden»
Die Ausführung der Fehlerabtast- und Korrekturschaltung 153 und des
verschlüsselnden Netzwerkes 151 ist: im einzelnen der bereits genannten
USA-Patentschrift Mr« Re 23.601 von Hamming u„ a. zu entnehmen.
Diese Ausführungsformen können auch durch eine unmittelbare Anwendung dor notwendigen digitalen logischen Elemente ssusammengesetzt
werden, wozu z, B0- auf das Buch von R. K«, Richards: "Arithmetic
Operations in Digital Computers",herausgegeben von der nNostrand
Publishing Company" im Jahre 1955 verwiesen sei» Beispielsweise sei angenommen, daß der Informationsspeicher 150 ein 2x2-Matrixspeicher
mit vier Speicheradressen ist. In der binären Form ist daher das Adreßwort. durch zwei Bits ZQ und Z-, auszudrücken. Auch der Sicherungscode möge zwei Informationsbits Sp und S-, enthalten«,
6 -
609810/0663
2 B 3 b 4 9 8
Auch das am betreffenden Speicherplatz aufbewahrte binäre Wort möge
zwei InformationsbitsX0 und !^aufweisen* Gemäß der Erfindung muß die
Paritätsprüfung an den beiden Informationsbits Xq und X1, an den bei
den Bits Zq und Z-, des Adreßvfortes und an den beiden Bits des Sicherungscode
ode? an den sich ergebenden sechs Bits ausgeführt werden.
ViIe in der Tabelle T. auf der Seite 153 eier Zeitschrift: "Bell System
Technical Journal", Ausgabe im April 19^0 gezeigt ist, sind für sechs
su verschlüsselnde Elemente zur Korrektur eines einzigen Fehlers vier
Paritätsbits T0, I1, Y2 und Y^ notwendig, Der Wert dieser Bits wird
der Reihe Formeln entnommens die den Hamadng-Code aufbaut?
| 1O | "1O | + | Χ1 | + | Z1 | + so |
| Tl | " χο | 2O | ζχ | H-S1 | ||
| Χ2 | ~ X-, | 2O | + | Ζ1 | ||
| h | "3O | S1 | ||||
Das Zeichen + dieser Formeln zeigt die Modulo2-Summe ans die eine
Exelusive-ODER-Addition ist; für eine gerade Anzahl von Einsen in
der Summe ist folglich Y-O und für eine ungerade Anzahl von Einsen
Y = 1„ Diesen Summenist das Einsetzen von Yq, Y-,, Xq, Yg ? Yo? ^n j Zq
und Z-, in die Spalten 1-5 und das Errechnen der Y-Werte äquivalent,
wie in der genannten Zeitschrift oder USA-Patent3chrift gesagt ist.
Eine Reihe von Informationswörtern und Sicherungscodes sind gemeinsam mit ihren Adreßwörtern und den sich ergebenden, errechneten Paritätsprüfbits,
die aus den Gleichungen abgeleitet werden, in der folgenden Tabelle aufgezählt, in der ein zusätzliches Paritätsprüfbit Y, noch
zu definieren ist. Somit werden nur"die Wörter aus Bits, die in den
beiden mittleren Spalten Xq und X-, und vier rechten Spalten Yq, Y-, 5
Yg und Y- der Tabelle erscheinen, bei den Adressen gespeichert, die
von den beiden Spalten Zq und Z1 angezeigt sind.
609810/0663
| 3I | ADRESSWORT | h | S | 1I | 2536 | 4 | 98 | Y | 1 h | Y | 3 h | |
| 0 | Z0 | O | O | PARITÄTSPRÜFBITS | 1 | O | 1 | O | ||||
| SICHERUNGSCODE | 0 | O | O | INFORMATIONSWORT | O | 1O | 1 | 1 | 1 | O | ||
| so | Jl- | 1 | 1 | X0 | 1 | O | 1 | O | O | O | ||
| 1 | 1 | O | 1 | 1 | 1 | 1 | 1 | 1 | O | O | ||
| 1 | 1 | O | O | |||||||||
| I | 1 | 1 | ||||||||||
| 1 | O |
Es möge beispielsweise die Adresse ZqZ1 -= 10 abgefragt werden, die
von der Quelle 155 zum Informationsspeicher 150 und außerdem zur Fehlerabtast-
und Korrekturschaltung 153 übermittelt wird. Beim Empfang der· Adresse 10 sendet der Informationsspeicher 150 das zugehörige
Wort 001111, das der Bitfolge XjXJIjT^YJIJ entspricht» (Der
Apostroph deutet die ausgelesene Form der gespeicherten Werte an, die im Falle der Fehlerlosigkeit mit den Warten ohne Apostroph übereinstimmen.
) Sobald die Fehlerabtast- und Korrekturschaltung 153 sowohl dieses ausgelesene Infonnationswort als auch das entsprechende
Adreßwort enthält, errechnet sie die folgenden Modulo2-Summen VQ, V1,
V2 und V3 im Verlauf der erneuten Paritätsprüfung:
+ XJ + Z0 +
γδ
xi
Wenn keine Fehler aufgetreten sind, sind alle Summen für sich gleich
null, da die betreffenden Y-Bits zu den Summen vergrößert werden, die vorher zu ihrer Berechnung verwendet wurden. Wenn somit die Summe für
Y eine ungerade Anzahl von Einsen enthielt, würde Y=I sein, und wenn
dieser Wert 1 mit der Summe addiert wird, ist das Ergebnis dieser Exclusiv-ODER-Addition null. Ein ähnliches Ergebnis tritt für den
b09810/0663
Wert V auf, wenn das betreffende Bit Y gleich null gemacht sein soll
te, Für einen solchen Fall ist gewählt:
V3 »1 + 1 + 0-0
V2 ■-» 1 + 0 + χ + 0 = 0
V1 » 1 + 0 + 1 + 0 + 0 « 0
De, das binäre Wort VoV2V1V0 = 0000 ist, wird angezeigt, daß kein Fehler
aufgetreten ist; demgemäß entsteht ein Ausgangssignal<■ Falls jedoch
während des Lese- oder Übertragungsvorganges eines der gespeicherten Bits fehlerhaft wurde, zeigt das binäre Wort V^V2V1V0 diese
Tatsache an und liefert tatsächlich die Position des fehlerhaften Bit, wobei die Bits YQ, Y1, XQ, Y2, X1, Zqund Z1, SQ, S1 den Zahlen V-,
V2^ V1, V0 von 0001 bis 1001 (Dezimalzahlen 1-9) entsprechen.
Im gewählten Beispiel sei angenommen, daß der ausgelesene Wert X^
aus dem Informationsspeicher irgendwie fehlerhaft in eine Eins überführt
wurde. ras in die Fehlerabtast- und Korrekturschaltung 153 hineinlaufende
Wort wäre dann 101111 anstelle von 001111. Nun werden die Paritätsprüfsummen V gebildet:
| 3 | ~~ J. * | O | - O | - 1 |
| V2 | « ι - | O | + O | - 1 |
| - 1 η | O | + I | ||
| T0 | - 1 H | O | ||
| I- 1 - | ||||
| l· O H | ||||
| I- 1 H | ||||
| I- 1 H | ||||
| l· O = | ||||
| l· 1 + | ||||
| l· 1 + | ||||
| f- O + |
Das binäre Wort ^o^g^l^O " 0^3-1 Cei^e dezimale Drei) und somit das
Bit X0 werden als fehlerhaft ermittelt und selbsttätig korrigiert,
so daß sich ein Ausgangssignal ergibt. Die oben genannte Korrektur eines einzelnen Fehlers wird dann angewendet, wenn doppelte Fehler
nicht auftreten können» Falls jedoch doppelte Fehler wahrgenommen und einzelne Fehler gleichseitig korrigiert werden sollen, werden
die folgenden Abänderungen getroffen« Es wird ein fünftes Pari-
60981 0/Q663
tätsprüfbit Y, an allen Plätzen des Speichers untergebracht und auch
vom verschlüsselnden Netzwerk 151 einer Paritätsprüfung unterzogen, bei der aus den Bits X0, X1, Iq3 Y1, Y2, Yy SQ und S1 die Modulo2-Summe
gebildet wird % Y^ « XQ + X1 + YQ + Y1 + Y2 + ZQ + Z1 + SQ + S1
Das Bit Y, wird mit dem Informationswort und den Paritätsprüfbits gespeichert, aus denen es abgeleitet ist. Außerdem wird in der Fehlerabtast-
und Korrekturschaltung 153 eine zusätzliche Punktion V, errechnet; V^ * Y£ + Xß + XJ + Y^ + Y| + Y£ + ZQ + Z1 + SQ + S1
Diese Funktion Y. ist zur erneuten Paritätsprüfung des Prüfbit Y.
notwendige (Wiederum zeigen die Apostrophe an, daß die Bits in der aus dem Informationsspeicher 150 ausgelesenen Form vorliegen)»
Die Sicherheitskontrolle über die im Informationsspeicher 150 unterzubringenden
Informationen erfolgt dadurch, daß ein erfolgreicher Lesevorgang unter Anwendung des richtigen Sicherungscode als erste
Forderung vor dem Einschreiben in die gewünschte Adresse erfüllt wird=
Der zugeteilte Sicherungscode und der Adressenplatz würden in diesem Fall zur Erzeugung und Speicherung der richtigen Paritätsprüfbits bei
jener gewünschten Adresse im Informationsspeicher 150 benutzt» Daher
würde das Auslesen einer vorgeschriebenen Adresse den Beweis liefern,
daß der Sicherungscode für jene Adresse gültig war, und die Sicherungscode-Lesesteuerung
168 würde daher das Einschreiben der Information in die Adresse zulassen»
Bei einer weiteren Ausführungsform der Erfindung dient der Sicherungscode in Verbiaximig mit der Fehlerabtast- und Korrekturschaltung
und Sicherungscoae-Lesesteuerung l68 der Unterbindung des Auslesens
an einer vorgeschriebenen Adresse des Informationsspeichers 150, falls nicht der richtige Sicherungscode benutzt wird. Um das Einschreiben
in eine vorgeschriebene Adresse zu beeinflussen, falls kein richtiger Sicherungseode benutzt wird, kann eine Sicherungs-Schreibsteuerung
1?6 (Figur 3) zur Anwendung kommen 9 die einen Index
- 10
60981O/O663
der Sicherungscodes enthält, der zu allen Adressen in Beziehung gesetzt
istο Die über Leitungen I30 heranzufuhrende Adresse und der
Sicherungscode aus der Quelle I70 werden in der Figur 3 innerhalb
der Sifherungr-Schreibsteisenrng 1?6 vergib ohen, die im Falle der Rich
tigkeit djft Speicherung vcn Informationen aus der Informationsquelle
3.6O Zuläßt, bi 1 der sie in da-s verschlüsselnde Netzwerk 151 eintreten
Die nachfolgenden Sehritte Striemen mit denen der
Ausi'üliruttgsfcrm der Figur 2 überein„
£&5.ΐί'\'-·:··3 betrachtet, wird von der- Schaltung gemäß der Erfindung
in einem verschlüsselnden Netzwerk ein Prüfsymbol erzeugt, das aus
mehreren Paritätsprüfbits gebildet is^: Die Paritätsprüfbits werden
dem Infor-nat.i onsteil des binären Wortes entnommen, das in die Adresse
eines Informationsspeichers eingeschrieben νχ.ά dann aus dieser ausgelesen
wird, die vom Adreßwoit und vom Sicherungscode vorgeschrieben
ist,, der den Benutzer· zu einem Zugriff auf diese Adresse berechtigt.
Am Informationswort führen die Parität^prüfbits eine Fehlerabtastung
und -korrektur aus. üüe fest sw st eilen, ob der berechtigte Benutzer
den ihm gehörenden Sichermigscode für die 'vorgeschriebene Adresse des
Informationsspeichers anwendet und die- Adresse, auf die er zugreift,
die richtige Adresse isto
0 98 1 0/0663
Claims (2)
- PATENTANWALTH. F. ELLMEK Λ r ^ „ , Α i6^7 : - STiIN 2536498, FRlEDP !Ji:'TRASi E £9/31SPERR! RAND CORPORATION1-"0'1*· <·^ΤΕ'Ν 823719. August 1975 ERA-2289 * ρ 182024PATE N T A N SPRÜCHE'Schaltung zur Sicherung der in einem Informationsspeicher aufbewahrten Informationswörter gegen einen Zugriff durch Unbefugte mit einem verschlüsselnden Netzwerk, in dem dem jeweiligen, dem Informationsspeicher zuzuleitenden Informationswort unter der Mitwirkung eines Adreßwortes Paritätsprüfbits zugeordnet werden, und mit einer Fehlerabtast- und Korrekturschaltung, der die aus dem Informationsspeicher abgerufenen Informationswörter samt ihren Paritätsprüfbits der Reihe nach für eine Paritätsprüfung und Fehlerkorrektur zuführbar sind, und die die korrigierten Informationswörter ausgibt oder eine erneute Adressierung des Informationsspeichers veranlaßt, dadurch gekennzeichnet, daß dem verschlüsselnden Netzwerk (151) und der Fehlerabtast- und Korrekturschaltung (153) von einer Quelle (170) ein Sicherungscode (Sq, S-,) zuleitbar ist, der an der Bildung der Paritätsprüfbits (TQ - X^) bzw. an der Paritätsprüfung teilnimmt, und daß der Fehlerabtast- und Korrekturschaltung (153) eine Sicherungscode-Lesesteuerung (I68) naohgeschaltet ist, die anzeigt, daß im Informationswort (Xq, X-, ) ein zweifacher Fehler oder im Ädreßwcrt (ZQ, Z-, ) oder Sicherungscode (SQ, S-,) ein einfacher Fehler enthalten ist.
- 2. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß zwischen einer Quelle (I60) der Inform£- tionswörter und dem verschlüsselnden Netzwerk (151) eine Sicherungs-Schreibsteuerung (I76) geschaltet ist, in der der von der Quelle (170) gelieferte Sicherungscode (Sq, S-^) und das von einer Quelle (155) herangeführte Ädreßwort (Zq ,Z-,) für das gerade einzuspeisende Informationswort (Xq, X-, ) verglichen werden.5 0 9 8 10/066 3Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US498824A US3920976A (en) | 1974-08-19 | 1974-08-19 | Information storage security system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2536498A1 true DE2536498A1 (de) | 1976-03-04 |
Family
ID=23982653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752536498 Pending DE2536498A1 (de) | 1974-08-19 | 1975-08-16 | Schaltung zur sicherung von informationsspeichern |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3920976A (de) |
| JP (1) | JPS5145934A (de) |
| DE (1) | DE2536498A1 (de) |
| FR (1) | FR2282676A1 (de) |
| IT (1) | IT1039491B (de) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4839117A (de) * | 1971-09-21 | 1973-06-08 | ||
| GB1536853A (en) * | 1975-05-01 | 1978-12-20 | Plessey Co Ltd | Data processing read and hold facility |
| US4087856A (en) * | 1976-06-30 | 1978-05-02 | International Business Machines Corporation | Location dependence for assuring the security of system-control operations |
| DE2655653C2 (de) * | 1976-12-08 | 1982-12-16 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur Feststellung der richtigen Zuordnung von Adresse und Speicherwort in einem wortorganisierten Datenspeicher |
| US4241396A (en) * | 1978-10-23 | 1980-12-23 | International Business Machines Corporation | Tagged pointer handling apparatus |
| US4244049A (en) * | 1979-02-02 | 1981-01-06 | Burroughs Corporation | Method and apparatus for enhancing I/O transfers in a named data processing system |
| JPS58139399A (ja) * | 1982-02-15 | 1983-08-18 | Hitachi Ltd | 半導体記憶装置 |
| US5177743A (en) * | 1982-02-15 | 1993-01-05 | Hitachi, Ltd. | Semiconductor memory |
| US4943967A (en) * | 1982-02-15 | 1990-07-24 | Hitachi, Ltd. | Semiconductor memory with an improved dummy cell arrangement and with a built-in error correction code circuit |
| US4521852A (en) * | 1982-06-30 | 1985-06-04 | Texas Instruments Incorporated | Data processing device formed on a single semiconductor substrate having secure memory |
| US4521853A (en) * | 1982-06-30 | 1985-06-04 | Texas Instruments Incorporated | Secure microprocessor/microcomputer with secured memory |
| FR2661532A1 (fr) * | 1990-04-26 | 1991-10-31 | Sgs Thomson Microelectronics | Memoire a acces protege mot par mot. |
| EP0506234B1 (de) * | 1991-02-27 | 1998-06-10 | Canon Kabushiki Kaisha | Verfahren zur Entdeckung inkorrekter Überschreibung gespeicherter Daten |
| DE69227051T2 (de) * | 1991-02-27 | 1999-03-11 | Canon K.K., Tokio/Tokyo | Verfahren zur Entdeckung inkorrekter Überschreibung gespeicherter Daten |
| US5440731A (en) * | 1991-03-15 | 1995-08-08 | Canon Kabushiki Kaisha | Method of detecting unjustifiable reloading of stored data |
| US5652837A (en) * | 1993-03-22 | 1997-07-29 | Digital Equipment Corporation | Mechanism for screening commands issued over a communications bus for selective execution by a processor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL285817A (de) * | 1961-11-22 |
-
1974
- 1974-08-19 US US498824A patent/US3920976A/en not_active Expired - Lifetime
-
1975
- 1975-06-25 IT IT24777/75A patent/IT1039491B/it active
- 1975-08-14 JP JP50099428A patent/JPS5145934A/ja active Pending
- 1975-08-16 DE DE19752536498 patent/DE2536498A1/de active Pending
- 1975-08-18 FR FR7525490A patent/FR2282676A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5145934A (de) | 1976-04-19 |
| IT1039491B (it) | 1979-12-10 |
| US3920976A (en) | 1975-11-18 |
| FR2282676B1 (de) | 1979-05-18 |
| FR2282676A1 (fr) | 1976-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2536498A1 (de) | Schaltung zur sicherung von informationsspeichern | |
| DE60001370T2 (de) | Verfahren und vorrichtung zur erkennung von doppelbitfehlern und korrektur von fehlern durch bauelementfehler verursacht | |
| DE2260850C2 (de) | Schaltungsanordnung zur Erkennung von Einzel- und Mehrfachfehlern und zur korrektur von Einzel- und bestimmten Mehrfachfehlern | |
| DE2132565C3 (de) | Umsetzer | |
| DE69220818T2 (de) | Verfahren und Einrichtung zur Fehlererkennung in Recherspeichern versehen mit Mehrfach-bit-Ausgängen | |
| DE69634880T2 (de) | Verfahren und gerät zum kontrollierten zugriff zu verschlüsselten datenakten in einem computersystem | |
| DE69112624T2 (de) | Mehrfehlerkorrektur eines rechnerspeichers. | |
| DE2060643C3 (de) | Schaltungsanordnung zur Korrektur von Einzelfehlern | |
| DE102015113414B4 (de) | Fehlerkorrektur unter Verwendung von WOM-Codes | |
| DE2357116A1 (de) | Speichermodul fuer eine datenverarbeitungseinheit | |
| DE2430464A1 (de) | Einrichtung zur fehlergesicherten datenuebertragung | |
| DE2646163A1 (de) | Speicher-ausbesserungs-schaltung | |
| DE112007003080T5 (de) | Verfahren, System und Vorrichtung für den ECC-Schutz von kleinen Datenstrukturen | |
| DE1549468B2 (de) | Speicheranordnung fuer eine programmgesteuerte datenverarbeitungsanlage | |
| DE2659031A1 (de) | Fehlerkorrektur- und -steuersystem | |
| DE1250163B (de) | Einrichtung zur Paritätsprüfung von Speicherworten | |
| DE102017114054A1 (de) | Speicheradressen-Schutzschaltung und Verfahren | |
| DE2450468A1 (de) | Fehlerkorrekturanordnung fuer einen speicher | |
| DE69317766T2 (de) | Fehlerkorrekturgerät für digitale Daten zur Korrektur von Einfachfehlern (sec), von Doppelfehlern (ded) und Vielfacheinzelbytefehlern (sbd) und zur Korrektur von Einzelbytefehlern ungerader Anzahl (odd sbc) | |
| DE102013222136B4 (de) | Schaltung und Verfahren für die Mehr-Bit-Korrektur | |
| DE102013109315B4 (de) | Verfahren und Datenverarbeitungseinrichtung zum Rekonstruieren eines Vektors | |
| DE3002048C2 (de) | ||
| DE2538802C2 (de) | Schaltung zum Nachweis von Fehlern unter den aus Informations- und Prüfbits erzeugten, einen fehlerhaften Speicherort angebenden Bits | |
| DE2655653C2 (de) | Anordnung zur Feststellung der richtigen Zuordnung von Adresse und Speicherwort in einem wortorganisierten Datenspeicher | |
| DE1187403B (de) | Verfahren und Einrichtung zur logischen Verknuepfung zweier Operanden |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |