DE2450122C2 - Circuit arrangement for the logical combination of AC input signals - Google Patents

Circuit arrangement for the logical combination of AC input signals

Info

Publication number
DE2450122C2
DE2450122C2 DE19742450122 DE2450122A DE2450122C2 DE 2450122 C2 DE2450122 C2 DE 2450122C2 DE 19742450122 DE19742450122 DE 19742450122 DE 2450122 A DE2450122 A DE 2450122A DE 2450122 C2 DE2450122 C2 DE 2450122C2
Authority
DE
Germany
Prior art keywords
input
input signals
blocking oscillator
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19742450122
Other languages
German (de)
Other versions
DE2450122A1 (en
Inventor
Alfred 1000 Berlin Lotz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19742450122 priority Critical patent/DE2450122C2/en
Priority to FR7438469A priority patent/FR2252706A1/en
Priority to NL7415262A priority patent/NL7415262A/en
Publication of DE2450122A1 publication Critical patent/DE2450122A1/en
Application granted granted Critical
Publication of DE2450122C2 publication Critical patent/DE2450122C2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

dadurch gekennzeichnet, daß zur Realisierung einer !«.hiersicheren Zusammenschaltung einer Anzahl logischer, fehlersichr -sr Verknüpfungsglieder die Verknüpfung jeweils eines Modulausganges (A bzw. A 'bzw. A "...) m« der, Eingängen (E\.., En bzw. E'\,.., E'„ bzw. E",,.., t"a-...) einer Anzahl weiterer nachgeschalteter Moduln (Vx,..., Vn bzw. V1, ..„ Vn, bzw. V1. .., Vn ·..) durch Serienschaltung der entsprechenden Primär-Eingangsübertragerwicklungen (Wx, ..., Wn bzw. Wx, ..., W0, bzw. Wx,.., Wn-...) vorgenommen wird, wobei an das Ende der letzten Eingangsübertragerwicklung (Wn bzw. Wn bzw. Wn- ...) die z»r Erzeugung der wechselspannungsförmigen Eingangssignale verwendete Batteriespannung (Ue) als Versorgungsspannung für die Ausgangsverstärkerstufe des jeweils davorliegenden Moduls (V bzw. V1 bzw. V,...) gelegt wird.characterized in that for the realization of a safe interconnection of a number of logical, fail-safe logic elements, the connection of a module output (A or A 'or A "... ) with the inputs (E \ .., E n or E '\, .. , E'" or E" ,, .. , t " a -...) of a number of further downstream modules (V x , ... , V n or V 1 , .. " V n , or V 1. .., V n · ..) by connecting the corresponding primary input transformer windings in series (W x , ... , W n or W x , ... , W 0 , or W x , .. , W n - ... ), whereby at the end of the last input transformer winding (W n or W n or W n - ...) the generation of the AC input signals is used Battery voltage (Ue) is applied as the supply voltage for the output amplifier stage of the respective preceding module (V or V 1 or V, ...).

5050

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur logischen Verknüpfung wechselspannungsför- miger Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal mit der Kombination folgender Merkmale:The invention relates to a circuit arrangement for the logical combination of alternating voltage miger input signals to an alternating voltage output signal with the combination of the following Characteristics:

a) daß die Eingangssignale getrennten Eingangsübertragern zugeführt und in deren Sekundärkreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden,a) that the input signals are fed to separate input transformers and in their secondary circuits are rectified by switched on rectifier arrangements,

b) daß die gleichgerichteten Eingangssignale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistorsperrschwingerschaltung mit Rückkopplungsübertrager bilden,b) that the rectified input signals form the individual control potentials for a downstream transistor blocking oscillator circuit with feedback transformer,

c) daß die Impulsspannung des Sperrschwingers überc) that the pulse voltage of the blocking oscillator over

eine in den Sekundärkreis des Rückkopplungsübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird, nach Hauptpatent 19 33 713, und bei der die Dotierung des in der Sperrschwingerschaltung verwendeten Transistors so gewählt wird, daß die zur Erzeugung der Eingangswechselspannungssignale verwendete Batteriespannung jeweils die entgegengesetzte Polung zu den von der Sperrschwingerschaltung benötigten und in Abhängigkeit von den Wechselspannungssignaien durch die Übertrager und Gleichrichterschaltungen erzeugten Betriebsspannungen aufweist, nach Zusatzpatent 23 59 125.an amplifier stage connected to the secondary circuit of the feedback transformer is fed to the output, according to main patent 19 33 713, and in the case of the doping of the transistor used in the blocking oscillator circuit as follows it is selected that the one used to generate the input AC voltage signals Battery voltage has the opposite polarity to that of the blocking oscillator circuit required and depending on the AC voltage signals by the transformers and Having rectifier circuits generated operating voltages, according to additional patent 23 59 125.

Eine derartige Schaltungsanordnung erfüllt die Aufgabe, fehlersicher mit binärer Wirkung zu arbeiten. Unter Fehlersicherheit wird dabei verstanden, daß beim Auftreten beliebiger Fehler innerhalb und außerhalb der Bausteine niemals ein gefährlich fehlerhaftes Ausgangssignal auftreten darf, d. h. daß das Ausgangssignal im Fehlerfall ein O-Signal (Spannung = 0) sein muß.Such a circuit arrangement fulfills the task of operating in a fail-safe manner with a binary effect. Failure safety is understood to mean that if any errors occur within and outside of the Components must never have a dangerously faulty output signal, d. H. that the output signal in In the event of an error, there must be an O signal (voltage = 0).

Insbesondere ist gewährleistet, daß ein galvanischer Schluß in den Eingangsübertragern nicht zu einem gefährlichen Ausgangssignal (L-Signal, Spannung = 0) führen kann, da die Dotierung des in der Sperrschwingerschaltung verwendeten Transistors so gewählt wird, daß die zur Erzeugung der Eingangswechselspannungssignale verwendete Battiriespannung jeweils die entgegengesetzte Polung zu dem von der Sperrschwingerschaltung benötigten und in Abhängigkeit von den Wechselspannungseingangssignalen durch die Übertrager und Gleichrichterschaltungen erzeugten Betriebsspannungen aufweist. Jede derartige Schaltungsanordnung für sich bildet einen Logikbaustein.In particular, it is ensured that a galvanic No dangerous output signal (L signal, voltage = 0) in the input transformers can lead, since the doping of the transistor used in the blocking circuit is selected so that the battery voltage used to generate the input AC voltage signals has the opposite polarity to that of the Blocking oscillator circuit required and depending on the AC voltage input signals the transformer and rectifier circuits has generated operating voltages. Each such circuit arrangement in itself forms a logic module.

Für Moduln, die nach dem Hauptpatent 19 33 713 aufgebaut sind, ist es bereits bekannt, eine Ausgangsleitung eines Moduls mit den Eingängen anderer Moduln zu verbinden, vgl. Techn. Mitt. AEG-TELEFUNKEN 62 (1972)4/5. S. 176-178, Bild 3. Die Eingänge der Moduln sind stromgesteuert. Die Verknüpfung eines Ausgangssignals mit mehreren Eingängen wird durch die Serienschaltung der jeweiligen Eingangswicklungen vorgenommen, wobei das Ende der letzten Eingangswicklung an das positive Spannungspotential gelegt wird. Die Serienschaltung bewirkt eine sichere Kopplung der Eingänge miteinander und damit eine Zwangsführung. Die Eingänge sind niederohmig und dadurch unempfindlich gegen Störspannungen. Die Verdrahtung für die Moduln bzw. Leiterplatten untereinander ist problemlos.For modules that are constructed according to the main patent 19 33 713, it is already known to connect an output line of a module with the inputs of other modules to connect, see Techn. Mitt. AEG-TELEFUNKEN 62 (1972) 4/5. P. 176-178, Fig. 3. The inputs of the modules are current controlled. The combination of an output signal with several inputs is made possible by the The respective input windings are connected in series, with the end of the last input winding being connected to the positive voltage potential will. The series connection causes a safe coupling of the inputs with each other and thus a Forced guidance. The inputs are low-resistance and therefore insensitive to interference voltages. the Wiring for the modules or printed circuit boards with one another is problem-free.

Aufgabe der vorliegenden Erfindung ist es, eine Vielzahl logischer fehlersicherer Verknüpfungsglieder nach dem Zusatzpatent 23 59 125 derart zusammenzu schalten, daß die sich daraus ergebende Gesamtschaltung wieder eine logische fehlersichere Schaltungsanordnung darstellt.The object of the present invention is to provide a large number of logical, fail-safe connection elements after the additional patent 23 59 125 switch together so that the resulting overall circuit again represents a logical fail-safe circuit arrangement.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zur Realisierung einer fehlersicheren Zusammenschaltung einer Anzahl logischer, fehlersicherer Verknüpfungsglieder die Verknüpfung jeweils eines Modulausganges A bzw. A'bzw. A"... mit den Eingängen E\ According to the invention, this object is achieved in that, in order to implement a fail-safe interconnection of a number of logical, fail-safe connection elements, the connection of a module output A or A 'or A "... with the inputs E \

...,En bzw. E\ E'„ bzw. £"1 £"V ·..einer Anzahl ..., E n or E \ E '" or £" 1 £ "V · ..a number

weiterer nachgeschalteter Moduln V\ Vn bzw. Vx, further downstream modules V \ V n or V x ,

..., Vn-, bzw. Vi,..., Vn-... durch Serienschaltung der entsprechenden Primär-Eingangsübertragerwicklungen ..., V n -, or Vi, ..., V n -... by connecting the corresponding primary input transformer windings in series

VV, Wn bzw. W'\ Wn, bzw. W\ Wn-... VV, W n or W '\ W n , or W \ W n -...

vorgenommen wird, wobei an das Ende der letzten Eingangsübertragerwicklung Wnbzw. W„-bzw. Wn-... is made, with the end of the last input transformer winding W n or W "-bzw. W n -...

die zur Erzeugung der wechselspannungsförmigen Eingangssignale verwendete Batteriespannung Ug als Versorgungsspannung für die Ausgangsverstärkerstufe des jeweils davorliegenden Moduls V bzw. Vj bzw. V'\ ... gelegt wird. the battery voltage Ug used to generate the AC input signals is applied as the supply voltage for the output amplifier stage of the respective preceding module V or Vj or V '\ ....

Der Vorteil der erfindungsgemäßen Lösung liegt in folgendem: Bei beliebigen Isolationsfehlem und damit verbundenen beliebigen Obergangswiderständen zwischen den Primär- und Sekundärwicklungen sowohl der Eingangs- als auch der Ausgangsübertrager können die externen Batteriespannungen selbst im ungünstigsten Falle (defekte Gleichrichterdioden eta), wenn sie an den im Sperrschwinger verwendeten Transistor gelangen, diesen grundsätzlich nicht zu fehlerhaften Schwingungen anregen.The advantage of the solution according to the invention lies in the following: In the event of any insulation faults and thus connected any transition resistances between the primary and secondary windings of both the The input as well as the output transformer can handle the external battery voltages even in the most unfavorable Trap (defective rectifier diodes etc.) when they reach the transistor used in the blocking oscillator, As a matter of principle, do not stimulate this to erroneous vibrations.

Die in den Verknüpfungsgliedern verwendeten Ringübertrager haben beispielsweise einen Durchmesser von nur 1 mm, so daß thermische und/oder mechanische Beanspruchung leicht zu einem Isolationsfehler führen können. The ring transformers used in the linkage elements have a diameter, for example of only 1 mm, so that thermal and / or mechanical stress can easily lead to an insulation fault.

Die erfindungsgemäße Lösung erlaubt es, aufwendige und kostspielige konstruktive Maßnahmen bei der Fertigung der Übertrager zur Vermeidung von Isolationsfehlern zu umgehen und bietet darübet hinaus mehr Sicherheit, da bei noch so großen konstruktiven Anstrengungen ein Defekt der Übertrager nie ausgeschlossen werden kann.The solution according to the invention allows complex and costly structural measures in the Manufacturing the transformer to avoid insulation faults and offers moreover more safety, because no matter how great a constructive effort, a defect in the transformer can never be ruled out can be.

Weiterhin ist es von Vorteil, daß durch die Serienschaltung der Primärwicklungen eine fehlersichere Kopplung der Eingänge miteinander garantiert wird. Bei Verdrahtungsunterbrechung ergibt sich für alle in Reihe geschalteten Eingänge O-Signal.Furthermore, it is advantageous that the series connection of the primary windings provides a fail-safe Coupling of the inputs with each other is guaranteed. If the wiring is interrupted, in Series connected inputs O signal.

Es werde nun ein Ausführungsbeispiel gemäß der Erfindung an Hand der Figur erläutertAn exemplary embodiment according to the invention will now be explained with reference to the figure

Die einzelnen Verknüpfungsglieder sind mit V, Vi,.., VmV',,.., WbezeichnetThe individual links are labeled V, Vi, .., V m V ',, .., W

Eine intern im Modul V erzeugte Schwingung wird über den Ausgangsübertrager O ausgekoppelt und durch die Transistorstufe T, die ihre Versorgungsspannung Ub über die in Serie geschalteten Primärwicklungen Wi,.., IVn der Eingangsübertrager der dem Modul Vnachgeschalteten Moduln Vj,..., Vn erhält, verstärkt auf den Ausgang A gegeben.An oscillation generated internally in module V is decoupled via the output transformer O and through the transistor stage T, which supplies its supply voltage Ub via the series-connected primary windings Wi, .., IV n of the input transformer of the modules Vj, ..., V connected downstream of the module V n is given, amplified on output A.

Die Primärwicklungen Wj,.., Wn stellen einen Teil des Kollektorwiderstandes dar. Der durch die intern im Modul V erzeugte Schwingung getaktete Kollektorstrom stellt das Eingangssignal für die Eingänge Eu -., En der dem Modul Vnachgeschalteten Moduln Vi,.., Vn dar.The primary windings Wj, .., W n represent part of the collector resistance. The collector current clocked by the oscillation generated internally in the module V represents the input signal for the inputs E u -., E n of the modules Vi, .., connected downstream of the module V. V n represents.

Jedes Modul besitzt eine oder auch mehrere Ausgangsverstärkerstufen (bei mehreren Ausgängen) der oben beschriebenen Art Der Übersicht halber ist dies nur für das Modul V eingezeichnet Aus dem gleichen Grunde ist in der Figur darauf verzichtet worden, für die einzelnen Verknüpfungsgiieder jeweils weitere Eingänge oder Ausgänge, die wiederum mit noch anderen (nicht gezeichneten) logischen Bausteinen verknüpft sind, anzugeben. Es sind (-. ;iebige Verzweigungen denkbar.Each module has one or more output amplifier stages (with multiple outputs) of the type described above. For the sake of clarity, this is only shown for module V from the For the same reason, it has been omitted in the figure for the individual link elements further inputs or outputs, which in turn with other (not shown) logic modules are linked. There are (-.; Numerous branches conceivable.

In dem Beispiel der F i g. 1 steuert das Verknüpfungsglied Vdie Bausteine Vi,.., Vn mit dem gleichen Signal an, wobei wiederum das von Vj ausgegebene Signal die Moduln i"i,.., Vn-ansteuert usw.In the example of FIG. 1 controls the logic element V the modules Vi, .., V n with the same signal, whereby the signal output by Vj in turn controls the modules i "i, .., V n etc.

Die Batteriespannung UB ist so gewählt, daß sie jeweils die entgegengesetzte Polung zu den in den Sperrschwingerschaltungen der Moduln Vj,.., Vn bzw. V',,.., Vn-bzw. V"i,.., Vn-benötigten Betriebsspannungen der dort verwendeten Transistoren aufweistThe battery voltage U B is selected so that it has the opposite polarity to the polarity in the blocking oscillator circuits of the modules Vj, .., V n or V ',, .., V n - or V "i, .., V n - has required operating voltages of the transistors used there

Werden beispielsweise in den Verknüpfungsgliedern für die Transistorsperrschwinger pnp-Transistoren mit einer dieser Dotierung entsprechenden negativen Betriebsspannung (abgeleitet aus den Eingangssignalen nach Gleichrichtung und Glättung) verwendet, muß Ub positiv sein.If, for example, pnp transistors with a negative operating voltage corresponding to this doping (derived from the input signals after rectification and smoothing) are used in the logic elements for the transistor blocking oscillators, Ub must be positive.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (1)

Patentanspruch:Claim: Schaltungsanordnung zur logischen Verknüpfung wechstlspannungsförmiger Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal mit der Kombination folgender Merkmale:Circuit arrangement for the logical combination of AC input signals to form an AC output signal the combination of the following features: a) daß die Eingangssignale getrennten Eingangsübertragern zugeführt und in deren Sekundärkreisen durch eingeschaltete Gleichrichteran-10 Ordnungen gleichgerichtet werden,a) that the input signals are fed to separate input transformers and in their secondary circuits by switched on rectifiers Orders are rectified, b) daß die gleichgerichteten Eingangssignale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistorsperrschwingerschaltung mit Rückkopplungsübertrager bilden,b) that the rectified input signals represent the individual control potentials for a downstream transistor blocking oscillator circuit form with feedback transformer, c) daß die Impulsspannung des Sperrschwingers über eine in den Sekundärkreis des Rückkopplungsübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird, nach Hauptpatent 19 33 713, und bei der die Dotierung des in der Sperrschwingerschaltung verwendeten Transistors so gewählt wird, daß die zur Erzeugung der Eingangswechselspannungssignale verwendete Batteriespannung jeweils die entgegengesetzte Polung zu den von der Sperrschwingerschaltung benötigten und in Abhängigkeit voji den Wechselspannungssignalen durch die Obertrag ir und Gleichrichterschaitungen erzeugten Betriebsspannungen aufweist, nach Zusatzpatent 23 59 125,c) that the pulse voltage of the blocking oscillator is fed to the output via an amplifier stage connected to the secondary circuit of the feedback transformer, according to main patent 19 33 713, and in which the doping of the in the blocking oscillator circuit used transistor is chosen so that the for Generating the input AC voltage signals, the battery voltage used in each case polarity opposite to that required by the blocking oscillator circuit and in Dependence on the alternating voltage signals generated by the operating voltages generated by the transmission and rectifier circuits has, according to additional patent 23 59 125,
DE19742450122 1973-11-24 1974-10-19 Circuit arrangement for the logical combination of AC input signals Expired DE2450122C2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19742450122 DE2450122C2 (en) 1974-10-19 1974-10-19 Circuit arrangement for the logical combination of AC input signals
FR7438469A FR2252706A1 (en) 1973-11-24 1974-11-22 Circuit for logic coupling of alternating type input signals - has transistor in blocking oscillator doped such that input polarity is opposite to carriers
NL7415262A NL7415262A (en) 1973-11-24 1974-11-22 CIRCUIT FOR A LOGICAL LINKAGE OF AC VOLTAGE INPUT SIGNALS.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742450122 DE2450122C2 (en) 1974-10-19 1974-10-19 Circuit arrangement for the logical combination of AC input signals

Publications (2)

Publication Number Publication Date
DE2450122A1 DE2450122A1 (en) 1976-04-29
DE2450122C2 true DE2450122C2 (en) 1983-01-20

Family

ID=5928845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742450122 Expired DE2450122C2 (en) 1973-11-24 1974-10-19 Circuit arrangement for the logical combination of AC input signals

Country Status (1)

Country Link
DE (1) DE2450122C2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933713B2 (en) * 1969-06-28 1971-09-02 CIRCUIT ARRANGEMENT FOR THE LOGICAL CONNECTION OF CHANGING VOLTAGE INPUT SIGNALS

Also Published As

Publication number Publication date
DE2450122A1 (en) 1976-04-29

Similar Documents

Publication Publication Date Title
DE3840806A1 (en) Circuit arrangement for parallel connection of any chosen number of pulse invertors
DE2450122C2 (en) Circuit arrangement for the logical combination of AC input signals
DE1933713A1 (en) Circuit arrangement for the implementation of logical functions
DE112020004505T5 (en) GATE DRIVER POWER SOURCE DEVICE
DE1538779A1 (en) Power supply device
DE3037905C2 (en) Fail-safe logical combination circuit
WO2013092040A1 (en) Power converter circuit
DE2264016C3 (en) Circuit arrangement for expanding the logical link in the case of a fail-safe AND element
DE2702666C3 (en) Circuit arrangement for monitoring the phase currents in multi-phase networks
DE1950331C3 (en) Circuit arrangement for the implementation of logical functions
AT211415B (en) System for supplying auxiliary voltage for a device for the automatic control or operation of circuit breakers
DE2826349C2 (en) Inverter in multivibrator circuit
DE2043737C3 (en) A bistable comparator made up of two complementary transistors with hysteresis behavior
DE3942427A1 (en) CIRCUIT ARRANGEMENT FOR CONSTRUCTION OF UNINTERRUPTIBLE POWER SUPPLY UNITS
DE2631388C3 (en) Circuit arrangement for the control pulse generation of a pulse width-controlled switching regulator transistor
DE2616684C2 (en) Circuit arrangement for telecommunications systems, in particular telephone switching systems with devices that exchange digital characters via a bus line
DE2544426C2 (en) Fail-safe small signal amplifier
DE29724302U1 (en) Power section and secondary section for a transformer
DE2501767C3 (en) Thyristor inverter bridge for use in a static frequency converter
DE2544427C2 (en) Circuit arrangement for the implementation of logical functions
DE2359125C3 (en) Circuit arrangement for the logical combination of AC input signals
EP3800773A1 (en) Flyback converter with determination of primary voltage in secondary circuit
DE1000505B (en) Device for protecting mechanical power converters
DE1537210B2 (en) Circuit arrangement for implementing a fail-safe logical AND function
CH615550A5 (en) Circuit arrangement for telecommunications systems, in particular telephone switching systems, with devices exchanging digital signals via at least one bus line

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
AF Is addition to no.

Ref country code: DE

Ref document number: 2359125

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition