DE2043737C3 - A bistable comparator made up of two complementary transistors with hysteresis behavior - Google Patents
A bistable comparator made up of two complementary transistors with hysteresis behaviorInfo
- Publication number
- DE2043737C3 DE2043737C3 DE19702043737 DE2043737A DE2043737C3 DE 2043737 C3 DE2043737 C3 DE 2043737C3 DE 19702043737 DE19702043737 DE 19702043737 DE 2043737 A DE2043737 A DE 2043737A DE 2043737 C3 DE2043737 C3 DE 2043737C3
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- zener diode
- emitter
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement Effects 0.000 title claims description 6
- 238000000034 method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004804 winding Methods 0.000 description 1
Description
3535
Die Erfindung bezieht sich auf einen aus zwei komplementären Transistoren aufgebauten bistabilen Komparator mit Hysteresisverhalten zwischen Ansprech- und Abfallspannung.The invention relates to a bistable made up of two complementary transistors Comparator with hysteresis behavior between response and dropout voltage.
Ein solcher Komparator ist durch die Zeitschrift »Elektronik«, 1969, Heft 12, Seite 360, bekannt.Such a comparator is known from the magazine "Elektronik", 1969, issue 12, page 360.
Der Erfindung liegt die Aufgabe zugrunde, einen derartigen Komparator so zu gestalten, daß der Bauteilaufwand verringert wird und daß keine stabilisierte Versorgungsspannung benötigt wird.The invention is based on the object of designing such a comparator so that the Component expense is reduced and that no stabilized supply voltage is required.
Eine erste Lösung dieser Aufgabe beisteht darin, daß parallel zum Eingang die Reihenschaltung einer ersten Zenerdiode, der Basis-Emitter-Strecke des ersten Transistors und eine zweite Zenerdiode, der die Emitter-Kollektor-Strecke des zweiten Transistors parallelgeschaltet ist, angeordnet sind, wobei die erste Zenerdiode anodenseitig an der Basis und die zweite Zenerdiode kathodenseitig am Emitter des ersten Transistors angeschlossen sind, und daß der Kollektor des ersten Transistors und die Basis des zweiten Transistors an die Ausgangsklemmen angeschlossen sind.A first solution to this problem is that parallel to the input the series connection of a first Zener diode, the base-emitter path of the first transistor and a second Zener diode, the Emitter-collector path of the second transistor is connected in parallel, are arranged, the first Zener diode on the anode side on the base and the second Zener diode on the cathode side on the emitter of the first Transistor are connected, and that the collector of the first transistor and the base of the second Transistor are connected to the output terminals.
Eine zweite Lösung der Aufgabe besteht darin, daß parallel zum Eingang die Reihenschaltung der Ba.sis-Emittei-Strecke des ersten Transistors und einer ersten Zenerdiode mit kathodenseitigem Anschluß am Emitter des ersten Transistors angeordnet sind, daß parallel 2:ur ersten Zenerdiode die Emitter-Kollektor-Strecke des zweiten Transistors und eine zweite Zenerdiode mit kathodenseitigem Anschluß am Kollektor des zweiten Transistors in Reihe geschaltet sind, und daß der Kollektor des ersten Transistors und die Basis des zweiten Transistors an die Ausgangsklemmen angeschlossen sind.A second solution to the problem is that the series connection of the Ba.sis-Emittei path is parallel to the input of the first transistor and a first Zener diode with a cathode-side connection to the emitter of the first transistor are arranged that in parallel 2: ur first Zener diode, the emitter-collector path of the second transistor and a second Zener diode with a cathode-side connection to the collector of the second Transistor are connected in series, and that the collector of the first transistor and the base of the second transistor are connected to the output terminals.
Bei beiden erfindungsgemäßen Lösungen wird auf die bisher bei Komparatoren zur HysteresisbiliJung notwendigen Widerstandsbewertungen verzichtet, so daß wegen der damit erreichten Unempfindlichkeit gegen Versorgungsspannungsschwankungen der Schaltungsaufwand vorteilhaft gering gehalten ist. In both solutions according to the invention, what was previously necessary for comparators for hysteresis assessment is used Resistance evaluations waived, so that because of the insensitivity to Supply voltage fluctuations, the circuit complexity is advantageously kept low.
Anhand der Zeichnungen wird die Erfindung näher erläutert.The invention is explained in more detail with the aid of the drawings.
F i g. 1 zeigt die Abhängigkeit der jeweiligen Schaltpunkte des Komparators von den wirksamen Spannungsgrenzwerten U\ und Lk, die durch die Zenerdioden festgelegt werden. Beim Überschreiten eines bestimmten Differenzwertes werden die steuerbaren Halbleiter von der einen Grenzlage in die andere gesteuert. Beim Unterschreiten eines bestimmten Differenzwertes werden die steuerbaren Halbleiter wieder in ihre ursprüngliche Grenzlage gesteuert. Infolge dieses Prozesses wird mit Hilfe des im Rückkopplungszweig liegenden steuerbaren Halbleiterbauelementes eine durch die binären Crenzlagen charakterisierte Potentialverschiebung herbeigeführt.F i g. 1 shows the dependence of the respective switching points of the comparator on the effective voltage limit values U \ and Lk, which are determined by the Zener diodes. When a certain difference value is exceeded, the controllable semiconductors are moved from one limit position to the other. If the difference falls below a certain value, the controllable semiconductors are returned to their original limit position. As a result of this process, with the aid of the controllable semiconductor component located in the feedback branch, a potential shift characterized by the binary limit layers is brought about.
Bei der in F i g. 2 dargestellten ersten Lösung wird die zu überwachende Wechselspannung U0 mit dem Innenwiderstand 1 mittels einer Brückenschaltung 2 gleichgerichtet. Übersteigt der Augenblickswert der gleichgerichteten Spannung L/fdie Summe der in Reihe geschalteten Spannungen Z1 + Z2 der Zenerdioden 3 und 4 um die Basis-Emitter-Spannung des Transistors 5, so wird der Transistor 5 sowie der in Kaskade geschaltete komplementäre Transistor 6 leitend. Der Transistor 6 entkoppelt durch Kurzschließen die Spannung Z2 vom Eingang.In the case of the in FIG. 2, the alternating voltage U 0 to be monitored is rectified with the internal resistance 1 by means of a bridge circuit 2. If the instantaneous value of the rectified voltage L / f exceeds the sum of the series-connected voltages Z 1 + Z 2 of the Zener diodes 3 and 4 by the base-emitter voltage of the transistor 5, the transistor 5 and the cascaded complementary transistor 6 become conductive . The transistor 6 decouples the voltage Z 2 from the input by short-circuiting.
Während dieses Prozesses bricht die Spannung UA der mit dem Ausgang des Komparators verbundenen Stromquelle 8 mit dem Innenleitwert 7 zusammen und es fließt der Kurzschlußstrom /* über die beiden Transistoren 5 und 6. Unterschreitet nun der Augenblickswert der Eingangsspanung Ue die noch anstehende Spannung Z\ der Zenerdiode 3, so kippt der Transistor 5 und damit auch der Transistor 6 wieder in den ursprünglichen gesperrten Zustand zurück.During this process, the voltage U A of the current source 8 connected to the output of the comparator breaks down with the internal conductance 7 and the short-circuit current / * flows through the two transistors 5 and 6. If the instantaneous value of the input voltage Ue now falls below the voltage Z \ that is still present the Zener diode 3, the transistor 5 and thus also the transistor 6 flips back into the original blocked state.
Bei der zweiten Lösung gemäß Fig.3 sind die Zenerdioden 3 und 4 parallel angeordnet Die Funktionsweise dieser Anordnung ist ähnlich der oben beschrieben Anordnung nach F i g. 2. Die Zenerdiode 3 gibt eine höhere Spannung Z\ ab als die Zenerdiode 4 (Spannung Z2). Die Differenz zwischen dem Eingangs-Istwert ί/Eund der Spannung Z\ steuert die Basis-Emitter-Strecke des Transistors 5. Überschreitet der Augenblickswert der gleichgerichteten Spannung Ue einen bestimmten durch die Spannung Zi ui,d die Basis-Emitter-Spiinnung des Transistors 5 vorgegebenen Betrag, so wird der Transistor 5 sowie der in Kaskade geschaltete komplementäre Transistor 6 leitend. Durch diesen Vorgang wird durch Kurzschließen die Spannung Z\ vom Eingang entkoppelt und gleichzeitig die Zenerdiode 4 aufgeschaltet, so daß nur noch die kleinere Spannung Z2 der Zenerdiode 4 am Eingang ansteht. Während dieses Prozesses bricht die Spannung UA der mit dem Ausgang des Komparators verbundenen Stromquelle 8 mit dem Innenleitwert 7 zusammen und es fließt der Kurzschlußstrom /* über die beiden Transistoren 5 und 6.In the second solution according to FIG. 3, the Zener diodes 3 and 4 are arranged in parallel. The mode of operation of this arrangement is similar to the above-described arrangement according to FIG. 2. The Zener diode 3 emits a higher voltage Z \ than the Zener diode 4 (voltage Z 2 ). The difference between the input actual value ί / E and the voltage Z \ controls the base-emitter path of the transistor 5. If the instantaneous value of the rectified voltage Ue exceeds a certain value caused by the voltage Zi ui, d the base-emitter winding of the transistor 5 predetermined amount, the transistor 5 and the complementary transistor 6 connected in cascade become conductive. As a result of this process, the voltage Z \ is decoupled from the input by short-circuiting and at the same time the Zener diode 4 is switched on, so that only the lower voltage Z 2 of the Zener diode 4 is present at the input. During this process, the voltage U A of the current source 8 connected to the output of the comparator breaks down with the internal conductance 7 and the short-circuit current / * flows through the two transistors 5 and 6.
Verringert sich nun wiederum der Augenblickswert der Eingangsspannung Ue, so verringert sich ebenfallsIf the instantaneous value of the input voltage Ue is now reduced, it also decreases
der Basisstrom des Transistors 5 und dadurch bedingt ai'"h dessen Kollektor-Emitter-Strom und der Basisstrom des Transistors 6. Unterschreitet der Augenblickswert der Eingangsspanung L//.die nooi anstehende Spannung Z2 der Zenderdiode 4, so nimmt der Transistor 6 an seiner Kollektor-Emitter-Strecke Spannung auf, wodurch der Transistor 5 weniger ausgesteuert wird und an seiner Kollektor-Emitter-Strecke ebenfalls Spannung aufnimmt. Beide Transistoren sind somit gesperrt.the base current of transistor 5, thereby conditionally ai h '"whose collector-emitter current and the base current of the transistor 6 falls below the instantaneous value of the Eingangsspanung L //. the Nooi applied voltage Z 2 of the Zender diode 4, so takes on the transistor 6 voltage on its collector-emitter path, as a result of which transistor 5 is less controlled and also takes up voltage at its collector-emitter path, so both transistors are blocked.
Das Hystercsisverhalten des bistabilen !Comparators
wird also dadurch erreicht, daß entweder wechselweise
eine Zencrdiode vom Eingang abgetrennt und uii
gleichen Prozeß die andere Zenerdiode aufges<. h.ilici
wird und am Eingang mit ihrer Spannung ansteht ι »Icι
daß aus der Reihenschaltung eine der Zenerdiodin vom
Eingang abgetrennt wird und nur noch die andere
ihrer Spannung am Eingang ansteht.The hysteresis behavior of the bistable comparator is thus achieved in that either a Zener diode is alternately separated from the input and the other Zener diode is added in the same process. h.ilici and its voltage is present at the input ι »Icι that one of the Zener diodes from the series connection is separated from the input and only the other one
their voltage is present at the input.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702043737 DE2043737C3 (en) | 1970-08-26 | A bistable comparator made up of two complementary transistors with hysteresis behavior |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702043737 DE2043737C3 (en) | 1970-08-26 | A bistable comparator made up of two complementary transistors with hysteresis behavior |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2043737A1 DE2043737A1 (en) | 1972-03-30 |
| DE2043737B2 DE2043737B2 (en) | 1976-12-16 |
| DE2043737C3 true DE2043737C3 (en) | 1977-07-28 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0023623A1 (en) | Method for load current detection in a direct current two-way control and circuit arrangement for carrying out the method | |
| DE2330233B2 (en) | Electronic, preferably non-contact switching device | |
| DE2506196C2 (en) | DC switching device to increase the peak current | |
| DE2461583C2 (en) | Circuit for reducing the switch-on losses of a power transistor | |
| DE2043737C3 (en) | A bistable comparator made up of two complementary transistors with hysteresis behavior | |
| DE1050810B (en) | Bistable circuit with flat transistors | |
| DE1108266B (en) | Negation element for issuing an output signal as long as there is no input signal | |
| DE1107276B (en) | Switching transistor arrangement for switching a load to a supply source | |
| DE2043737B2 (en) | Bistable comparator exhibiting switching level hysteresis - has switching of two complimentary transistor controlled by zener diodes | |
| DE2062605C3 (en) | Vertical deflection circuit | |
| DE2262376C3 (en) | Circuit for drawing power from a live line | |
| DE2209461C3 (en) | Ignition circuit for a thyristor | |
| DE1812759B2 (en) | ELECTRONIC REGULATOR FOR ADJUSTING THE OUTPUT VOLTAGE OF A DC GENERATOR | |
| DE2423479C2 (en) | Circuit arrangement in alternating current circuits in telecommunications | |
| DE2728945C3 (en) | Semiconductor switching unit with 4-electrode PNPN switches | |
| DE1159018B (en) | íÀneither-norí circuit | |
| DE2058753C3 (en) | Bistable flip-flop switching that switches the current direction in a consumer | |
| DE2631388C3 (en) | Circuit arrangement for the control pulse generation of a pulse width-controlled switching regulator transistor | |
| DE2422928C3 (en) | Electronic normally closed contact | |
| DE1139546B (en) | Relayless delay circuit with transistors | |
| DE1488166A1 (en) | Transistor inverter circuit | |
| DE1044880B (en) | Control circuit with two transistors | |
| DE1930424C3 (en) | Switching device | |
| DE2064117C3 (en) | Multi-level switching network with electronic crosspoint contacts | |
| AT240469B (en) | Circuit for generating a triangular voltage |