DE1933713A1

DE1933713A1 - Circuit arrangement for the implementation of logical functions

Info

Publication number: DE1933713A1
Application number: DE19691933713
Authority: DE
Inventors: Alfred Lotz
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1969-06-28
Filing date: 1969-06-28
Publication date: 1971-02-18
Also published as: DE1933713B2

Description

Schaltungsanordnung zur Realisierung von logischen Funktionen Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Realisierung von logischen Funktionen. Circuit arrangement for the implementation of logical functions The invention relates to a circuit arrangement for implementing logic Functions.

Es sind bereits eine Vielzahl derartiger Schaltungsanordnungen, z.B. UND-Gatter, ODER-Gatter usw., bekannt, die mit den Binärzeichen "O" und "L" entsprechenden Gleichspannungssignalen arbeiten. A variety of such circuit arrangements are already available, e.g. AND gates, OR gates, etc., are known which correspond to the binary characters "O" and "L" DC signals work.

Bei diesen bekannten Schaltungsanordnungen können am Ausgang beim Vorliegen einer Störung, z.B. durch defekte Bauelemente, Leitungsunterbrechung usw., entweder dem Binärwert "O" (keine Spannung) oder dem Binärwert "L" (Spannung) entsprechende Signale auftreten. Werden solche Verknüpfungsglieder für Steueraufgaben, z.B. im Eisenbahnsignalwesen, verwendet, bei denen eine hohe Sicherheit gegenüber Fehlschaltungen gefordert wird, so kann das Auftreten einer Störung an einem solchen Funktionsglied zur Ausgabe von falschen Signalbegriffen führen. Weiterhin können Fehler, z.B. durch Bauelementenausfall, nicht selbsttätig erkannt werden. Die Sicherheit eines solchen Steuersystems wird dadurch erheblich vermindert. In these known circuit arrangements can at the output at There is a fault, e.g. due to defective components, line interruption, etc., corresponding either to the binary value "O" (no voltage) or the binary value "L" (voltage) Signals occur. If such links are used for control tasks, e.g. in Railway signaling, used in which a high level of security against incorrect switching is required, a malfunction can occur in such a functional element lead to the output of incorrect signal terms. Furthermore errors, e.g. by Component failure, cannot be recognized automatically. The security one such a tax system is significantly reduced.

Des weiteren sind sogenannte Wechselstromlogiken bekannt, die von einer zentralen Takteinheit gesteuert werden. Furthermore, so-called alternating current logics are known which are used by be controlled by a central clock unit.

Nachteilig bei dieser Art der Logikverarbeitung ist die Abhängigkeit der einzelnen Bausteine eines Steuersystem vom zentralen Takt. Bei einem Ausfall des Taktsignals fällt somit das gesamte Steuersystem aus. Ein weiterer Nachteil besteht darin, daß ein derartiges Logiksystem unabhlingig von Vorliegen bzw. Nichtvorliegen von zu verknüpfenden Eingangssignalen, bedingt durch das ständig zugeführte Taktsignal, aktiviert ist. The disadvantage of this type of logic processing is the dependency the individual components of a control system from the central clock. In the event of a failure of the clock signal, the entire control system fails. Another disadvantage is that such a logic system is independent of the presence or absence of input signals to be linked, due to the constantly supplied clock signal, is activated.

Aufgabe der vorliegenden Erfindung ist es deshalb, eine Schaltungsanordnung zur Realisierung von logischen Funktionen anzugeben, die die Nachteile der vorgenannten Logiksysteme vermeidet, auftrende Fehler selbsttätig erkennt und die gleichzeitige Ausgabe eines Fehlsignals verhindert. Gemäß der Erfindung wird diese Aufgabe gelöst durch die dynamische Verknüpfung von wechselspannungsförmigen Eingangssignalen E1, E2 mittels getrennter Eingangsübertrager 1, 2 und eines diesen Übertragern 1, 2 nachgeschalteten gemeinsamen, einem weiteren Übertrager 4 aufweisenden Sperrschwingerschaltkreis 4, 5, 18, 19, 20, dessen Impulsspannung über eine in den Bekundärstromkreis des Sperrschwingerübertragers 4 eingeschaltete Verstärkerstufe 6, 21 des ausgang A zugeführt wird. The object of the present invention is therefore to provide a circuit arrangement to specify the implementation of logical functions that have the disadvantages of the aforementioned Logic systems avoids, recognizes occurring errors automatically and the simultaneous Output of a false signal prevented. This object is achieved according to the invention through the dynamic combination of AC input signals E1, E2 by means of separate input transformers 1, 2 and one of these transformers 1, 2 downstream common, a further transformer 4 having blocking oscillator circuit 4, 5, 18, 19, 20, the pulse voltage of which is transferred to the secondary circuit of the Blocking oscillator transformer 4 switched-on amplifier stage 6, 21 of output A is supplied will.

Eine derartige Schaltungsanordnung ist nicht auf die Realisierug einer bestimmten logischen Verknüpfung beschränkt, sondern ermöglicht den Aufbau eines systems mit allen erforderlichen Verknüpfungsarten. Such a circuit arrangement is not feasible limited to a certain logical connection, but allows the construction of a system with all the necessary link types.

Besonders vorteihaft wirkt sich bei der erfindungsgemäßen Schaltungsanordung aus, daß zwischen den Eingängen und dem Ausgang Potentialtrennung besteht und daß sie infolge Fehlens einer eingenen Versorgungsspannung bzw. eines Taktsignals im Ruhezustand nicht aktiviert, d.h. passiv, ist.The circuit arrangement according to the invention has a particularly advantageous effect that there is potential separation between the inputs and the output and that they due to the lack of an own supply voltage or a clock signal in the Idle state is not activated, i.e. passive.

Die Erfindung sei nachstehend an Hand von in den Figuren dargestellten Ausführungsbeispielen naher erläutert. Dabei zeigt die Pig. 1 den Aufbau einer UND-Einheit und die Fig. 2 den Aufbau einer ODER-Einheit.The invention is illustrated below with reference to the figures Embodiments explained in more detail. The Pig shows. 1 the structure of an AND unit and FIG. 2 shows the structure of an OR unit.

In der Fig.1 führen die Verknüpfungseigänge E1 und E2 aufgetrennte Übertrager 1 und 2. Sekundärseitig sind diese Übertrager mit einem Spereschwingerschaltkreis verbunden.In FIG. 1, the logic inputs E1 and E2 are split Transformers 1 and 2. On the secondary side, these transformers are equipped with a blocking oscillator circuit tied together.

Dieser Spreeschwingerschaltkreis besteht im wesentlichen aus dem Übertrager 4, dem Transistor 5 tor den Widerständen 18, 19 und 20. In bzw. an die Zuleitung von den Eingangsübertragern 1 und 2 sind weiterhin Dioden 7 und 8, Kondensatoren 10 11, Induktivitäten 13 und 14 sowie Zenerdioden 16 und 17 geschaltet. In den Sekundärstromkreis des Sperrschwingerübertragers 4 ist eine aus einem Transistor 6 und Widerstand 21 bestehende Verstärkerstufe geschaltet, die auf den Ausgang A der Schaltungsanordnung führt.This speech oscillator circuit essentially consists of the transformer 4, the transistor 5 tor the resistors 18, 19 and 20. In or to the lead of the input transformers 1 and 2 are still diodes 7 and 8, capacitors 10 11, inductors 13 and 14 and Zener diodes 16 and 17 are switched. In the secondary circuit of the blocking oscillator transformer 4 is made up of a transistor 6 and a resistor 21 existing amplifier stage connected to output A of the circuit arrangement leads.

Die Wirkungsweise der Schaltungsanordnung ist folgende: Realisiert werden soll die Funktion E 1. E 2 = A.The operation of the circuit arrangement is as follows: Realized the function E 1. E 2 = A.

Werden die Eingangsübertrager 1 und 2 gleichzeitig von wechselspannungsförmigen Eingangssignale an E 1 und E 2 beaufschlagt, so führt der Ausgang A ein wechselspannungsförmiges Ausgangssignal.The input transformers 1 and 2 are simultaneously of alternating voltage When input signals are applied to E 1 and E 2, output A carries an alternating voltage Output signal.

Die Eingangssignale werden auf der Sekundärseite der Übertrager 1 und 2 durch die Dioden 7 und 8 in Verbindung mit Glättungskondensatoren 10 und 11 gleichgerichtet. Die Induktivitäten 13 und 14 bewirken eine zusätzliche Glättung der gleichgerichteten Eingangssignale. Zur Spannungsstabilisierung der gleichgerichteten Eingangssignale sind an die Zuleitung zum Übertrager 4 des Sperrschwingers Zenerdioden 16 und 17 angeschaltet. das Signal des Eingangs 1 wirkt über den Widerstand 18 und dio Primärwicklung 41 des Übertragers 4 auf die Basis des Transistors 5, während das Signal des Eingangs E2 über die Primäewicklung 52 des Übertragers 4 das lollektorpotential filr den transistor 5 liefert. Basis und Emitter dieses Transistors sind über die Widerstände 19 und 20 mit Massepotential verbunden.The input signals are on the secondary side of the transformer 1 and 2 through diodes 7 and 8 in connection with smoothing capacitors 10 and 11 rectified. The inductances 13 and 14 cause additional smoothing of the rectified input signals. To stabilize the voltage of the rectified Input signals are Zener diodes on the feed line to the transformer 4 of the blocking oscillator 16 and 17 switched on. the signal of input 1 acts via resistor 18 and dio primary winding 41 of the transformer 4 to the base of the transistor 5, while the signal of the input E2 via the primary winding 52 of the transformer 4, the collector potential for the transistor 5 supplies. Base and emitter of this transistor are on the Resistors 19 and 20 connected to ground potential.

Durch den Transistor 5 fließt, bedingt durch die Spannungsteilung der Widerstände 18 und 19 im Basiskreis, zunächst ein kleiner Kollektorstrom. Dieser Strom wird mit Hilfe der als Rückkopplungswicklung wirkenden Wicklung 41 im Basiskreis des transistors 5 achnell vergrößert. die Höhe der Rückkopplungsspannung bestimmt den maximal möglichen Kollektorstrom. Der Widerstand 20 dient zur Kollektorstrombegrenzung. Ist der Maximalwert erreicht, d.h. der Ausdruck dic wird N so wird keine Spannung sehr in die Primärwicklungen 41 und 42 des Übertragers 4 induziert, und der Transistor 5 schaltet ia den Sperrzustand. Dabei entsteht eine Rücksch@gspannung entgegengesetzter Polarität. Hierauf wiederholt sich periodisch dieser Vorgang, d.h. der Transistor wechselt periodisch zwischen den Schaltzuständen "Ein" und "Aus", solange beide Eingangssignale an E 1 UM E 2 anstehen. Die gleichgerichtete Signalspannung wird somit in sine nahezu rechteckförmige Impulsspannung umgeformt und auf die Sekundärseite 43 des Übertragers 4 übertragen, wo sie nach Verstärkung durch den Transistor 6 dem Ausgang A zugeführt wird.Flows through the transistor 5 due to the voltage division of resistors 18 and 19 in the base circuit, initially a small collector current. This Current is generated with the aid of the winding 41 acting as a feedback winding in the base circuit of the transistor 5 is enlarged rapidly. determines the level of the feedback voltage the maximum possible collector current. The resistor 20 is used to limit the collector current. If the maximum value is reached, i.e. the expression dic becomes N, there is no tension very much induced in the primary windings 41 and 42 of the transformer 4, and the transistor 5 generally switches the blocking state. This creates a reverse bias voltage in the opposite direction Polarity. This process then repeats itself periodically, i.e. the transistor periodically changes between the switching states "On" and "Off" as long as both Input signals at E 1 UM E 2 are pending. The rectified signal voltage becomes thus in its almost rectangular shape Pulse voltage transformed and transferred to the secondary side 43 of the transformer 4, where they are amplified by the transistor 6 is fed to the output A.

Beim Auftreten einer beliebigen Störung an der Schaltungsanordnung, z.B. durch Baulelementenausfall, Kurzschluß oder Unterbrechung, kann kein Signal am Ausgang A ausgegeben werden. Bei einem Ausfall des transistors 5 kann die Sperrschwingerschaltung nicht ausschwingen. Das gleiche gilt für Ä derungen der Widerstandswerte gegen O bzw. gegen #. Bei einem Kurzschluß der Gleichrichterdioden werden die, übertragenen Eingangs signale durch den hohen induktiven Widerstand der Induktivitäten stark gedämpft, so daß die Sperrschwingerschaltung ebenfalls nicht ausschwingen kann. Die Ausgabe eines Fehlsignals wird somit verhindert.If any fault occurs in the circuit arrangement, e.g. due to component failure, short circuit or interruption, no signal can be output output at output A. If the transistor 5 fails, the blocking oscillator circuit can not swing out. The same applies to changes in the resistance values to O or against #. In the event of a short circuit in the rectifier diodes, the Input signals are strong due to the high inductive resistance of the inductors damped so that the blocking oscillator circuit cannot swing out either. The output of an incorrect signal is thus prevented.

Bei der in der Fig. 2 dargestellten Schaltungsanordnung, die die Funktion El + É2 + E3 w A realisiert, sind für gleiche Bauelemente gleiche Bezugszeichen entsprechend der ?ig. 1 verwendet worden. die Wirkungsweise dieser Schaltung entspricht in den wesentlichsten Punkten der in der Fig. 1 dargestellten Schaltung. Zum Durchschalten eines Eingangssignals auf den Ausgang A ist es im Gegensatz datz lediglich erforderlich, daß mindestens einer der Eingänge E1, E2 oder E3 Signal führt. Die Induktivitäten 13, 14 und 15 dienen außerdem zusätzlich zur Entkopplung der Eingänge E1, E2 und 33 untereinander.In the circuit arrangement shown in FIG. 2, which has the function El + É2 + E3 w A realized are the same reference numerals for the same components according to the? ig. 1 has been used. the mode of operation of this circuit corresponds in the most important points of the circuit shown in FIG. To switch through In contrast to an input signal on output A, it is only necessary to that at least one of the inputs E1, E2 or E3 carries a signal. The inductors 13, 14 and 15 also serve to decouple inputs E1, E2 and 33 among each other.

Claims

P a t e n t a n s p r u c h

Circuit arrangement for the implementation of logical functions, marked through the dynamic linking of AC input signals (E1, E2) by means of separate input transformers (1,2) and one of these transformers (1,2) downstream common blocking oscillator circuit having a further transformer (4) (4,5,18,19,20), the pulse voltage of which goes into the secondary circuit of the blocking transducer (4) switched on amplifier stage (6, 21) is fed to the output (A).