DE2442216A1

DE2442216A1 - ANALOG-DIGITAL CONVERTER

Info

Publication number: DE2442216A1
Application number: DE2442216A
Authority: DE
Inventors: Daniel Cantin; Jean-Louis Lagarde
Original assignee: Alcatel CIT SA
Current assignee: Alcatel CIT SA
Priority date: 1973-09-06
Filing date: 1974-09-04
Publication date: 1975-03-13
Also published as: FR2243558B1; IT1027557B; DK453774A; JPS5056860A; FR2243558A1; SE7411297L; NL7411636A; BE818732A

Description

Dipl.-Ing. Jürgen WEINMiLLER Dipl.-Ing. Jürgen WEINMiLLER

PATENT ASSESSORPATENT ASSESSOR

SOSPS GmbHSOSPS GmbH

8OOOMünchen 80
Zeppellnstr, 63 8OOOMunich 80
Zeppellnstrasse, 63

COMPAGNIE INDUSTRIELLE DES TELECOMMUNICATIONS CIT-ALCATEL 12, rue de la Baume 75008 PARIS (Frankreich)COMPAGNIE INDUSTRIELLE DES TELECOMMUNICATIONS CIT-ALCATEL 12, rue de la Baume 75008 PARIS (France)

ANALOG-DIGITAL-WANDLERANALOG-DIGITAL CONVERTER

Die Erfindung betrifft einen Analog-Digital-Wandler. mit einem Operationsverstärker, dessen Verstärkungsfaktor > 1 ist und der einen Impuls empfängt, dessen Amplitude umgewandelt werden soll. Der Verstärker liegt in einer Schleife, die darüber hinaus Festschwellenverglexcher und eine steuerbare Stromquelle enthält.The invention relates to an analog-to-digital converter. with an operational amplifier whose amplification factor is> 1 and which receives a pulse whose amplitude is converted shall be. The amplifier is in a loop, which also has fixed thresholds and a controllable one Includes power source.

Solche Wandler mit Rückleitung sind im Prinzip aus der deutschen Offenlegungsschrift 2.256.576 bekannt. Die in dieser Schrift beschriebene Vorrichtung umfaßt einen Verstärker mit dem Faktor "2" und die Differenz zwischen der Aus-Such converters with a return line are known in principle from German Offenlegungsschrift 2.256.576. In the this document described device comprises an amplifier with the factor "2" and the difference between the output

509811/0824509811/0824

ORIGINAL INSPECTEDORIGINAL INSPECTED

-A- 24422^-A- 24422 ^

gangsspannung des Verstärkers und einer Bezugsspannung wird an den Eingang des Verstärkers zurückgeleitet, der sie jedesmal in aufeinanderfolgenden Taktzeiten verdoppelt. In dieser Vorrichtung erreicht man eine Umwandlung, wie sie gewöhnlich bei der PCM-TeIefonübertragung verwendet wird.output voltage of the amplifier and a reference voltage is fed back to the input of the amplifier, the it doubles each time in successive cycle times. In this device one achieves a conversion such as it is commonly used in PCM phone transmission will.

Da die Vorrichtung gemäß der erwähnten Offenlegungsschrift die Ausgangsbits in Reihe liefert, ist die Umwandlungsgeschwindigkeit durch die Arbeitsgeschwindigkeit des Operationsverstärkers begrenzt. Dieser Nachteil könnte behoben werden, wie es in der genannten Offenlegungsschrift vorgeschlagen wurde, indem mehrere Verstärker vorgesehen werden, die im Zeitmultiplex arbeiten; jedoch ist diese Lösung weder einfach noch wirtschaftlich.Since the device according to the mentioned patent application which supplies the output bits in series is the conversion speed by the operating speed of the operational amplifier is limited. This disadvantage could be remedied, as it is in the aforementioned laid-open specification has been proposed by providing multiple amplifiers which are time-division multiplexed; however is this solution is neither simple nor economical.

Erfindungsgemäß wird daher ein Umwandler vorgeschlagen, der schneller arbeitet als ein Umwandler in Reihe, und wirtschaftlicher als ein Multiplexwandler.According to the invention, a converter is therefore proposed which works faster than a converter in series, and more economical than a multiplex converter.

Die Erfindung zielt auf einen Wandler der eingangs definierten Art ab, der dadurch gekennzeichnet ist, daß mindestens 2ⁿ-l Vergleicher (n gleich 2, 3 ...) in Parallelschaltung vorgesehen werden, deren Schwellen gemäß einer linearen Gesetzmäßigkeit voneinander unterschieden sind, daß die Stromquelle durch die Ausgänge der Vergleicher gesteuert wird und daß Mittel vorhanden sind, durch die das Ausgangssignal des Verstärkers, dessen Verstärkungsfaktor 2 ist, synchron mit einem Taktgeber an einem positiven Eingang ' dieses Verstärkers wieder eingegeben wird.The invention aims at a converter of the type defined at the outset, which is characterized in that at least 2 ⁿ -l comparators (n equals 2, 3 ...) are provided in parallel, the thresholds of which are differentiated from one another according to a linear law the current source is controlled by the outputs of the comparators and that means are present by which the output signal of the amplifier, the gain of which is 2, is re-entered in synchronism with a clock at a positive input 'of this amplifier.

50981 1 /082450981 1/0824

ORiGfNAL INSPECTEDORiGfNAL INSPECTED

Vorteilhafterweise enthält dieser Wandler darüberhinaus in der Schleife zwischen den Ausgängen der Vergleicher und der steuerbaren Stromquelle eine Logikschaltung, durch die die logischen Signale aus den Vergleichern in einen Binärkode mit mindestens η parallel auftretenden Bits umgewandelt werden, wobei dieser Kode anschließend einem Analog-Dekodierer zugeführt wird.This converter advantageously also contains the comparators in the loop between the outputs and the controllable current source a logic circuit which converts the logic signals from the comparators into a binary code with at least η bits occurring in parallel this code is then fed to an analog decoder.

Sucht man eine nicht-lineare Umwandlung, so kann der Logikschaltung in Richtung auf den Ausgang des Wandlers ein nach einem vorbestimmten Gesetz arbeitender nichtlinearer Umkodierer nachgeschaltet werden, dessen Umkodierperiode mehreren Taktgebertakten entspricht.If one is looking for a non-linear conversion, the logic circuit can be directed towards the output of the converter a non-linear recoder operating according to a predetermined law are connected downstream, whose recoding period corresponds to several clocks.

Das Prinzip der Erfindung besteht also darin, die Kodierung mit Rückleitung und die Parallelkodierung zu kombinieren; die Erfindung erlaubt insbesondere für η = 3 eine sehr schnelle und wirtschaftliche Lösung.The principle of the invention consists in combining the coding with return line and the parallel coding; the invention allows a very quick and economical solution, especially for η = 3.

Nachfolgend wird die Erfindung an Hand eines Ausführungsbeispiels und der einzigen Zeichnung näher beschrieben.The invention is described below on the basis of an exemplary embodiment and the single drawing described in more detail.

Das umzuwandelnde analoge Signal wird auf einen Eingang 1 gegeben, dem eine Dämpfungsbrücke folgt, die.aus zwei in Reihe geschalteten Widerständen 2 und 3 besteht. Das so um einen Faktor 2 gedämpfte Signal erscheint am Kontaktpunkt der beiden Widerstände und durchläuft anschließend einen getakteten Abtastschalter 4, um schließlich den positiven Eingang eines Operationsverstärkers 5 zu erreichen. Dieser Verstärker ist mit einer Rückkopplung ausgestattet, die aus zwei Widerständen 6 und 7 gebildet wird, deren WerteThe analog signal to be converted is given to an input 1, which is followed by a damping bridge, the two resistors 2 and 3 connected in series. The signal, dampened by a factor of 2, appears on Contact point of the two resistors and then passes through a clocked sampling switch 4 to finally the positive To achieve input of an operational amplifier 5. This amplifier is equipped with a feedback, which is formed from two resistors 6 and 7, their values

50981 1 /082450981 1/0824

so gewählt sind, daß der Verstärkungsfaktor 2ⁿ beträgt.are chosen so that the gain factor is 2 ⁿ .

Der Ausgang des Verstärkers 5 ist mit dem posi- · tiven Eingang dieses selben Verstärkers über zweimal zwei in Reihe geschaltete Schalter 8, 9 bzw. 10, 11 verbunden. Die beiden Schalterzweige sind parallelgeschaltet und zwischen zwei Schalter jedes Zweiges wird eine Platte eines Speicherkondensators 12 bzw. 13 geschaltet, dessen andere Platte an Erde 14 liegt.The output of the amplifier 5 is two times two with the positive input of this same amplifier switches 8, 9 and 10, 11 connected in series. The two switch branches are connected in parallel and A plate of a storage capacitor 12 or 13 is connected between two switches of each branch, the other plate of which is on earth 14.

Der Ausgang des Verstärkers ist an 2ⁿ-l parallel geschaltete Vergleicher angeschlossen, d.h. im gewählten Beispiel an sieben Vergleicher 15 bis 21, von denen jeder einen Eingang für eine Bezugsspannung V.. bis V₇ aufweist. Diese Spannungen sind linear gemäß dem umzuwandelnden Spannungsbereich gestaffelt.The output of the amplifier is connected to 2 ⁿ -l comparators connected in parallel, ie in the selected example to seven comparators 15 to 21, each of which has an input for a reference voltage V .. to V ₇ . These voltages are graded linearly according to the voltage range to be converted.

Die Ausgänge der Vergleicher sind mit einer Logikschaltung 22 verbunden, die die aus den Vergleichern stammenden Informationen in einen Binärkode mit mindestens η parallelen Bits umwandelt. Die drei Ausgangsleitungen dieses Logikschaltkreises sind mit einer steuerbaren Stromquelle verbunden, die digital gesteuert wird und am negativen Eingang des Verstärkers 5 einen entsprechend der von ihm empfangenen binären Information abgestuften Strom einspeist.The outputs of the comparators are connected to a logic circuit 22 which is derived from the comparators Converts information into a binary code with at least η parallel bits. The three output lines of this Logic circuit are connected to a controllable power source, which is digitally controlled and at the negative input of the amplifier 5 feeds a current graded according to the binary information received from it.

Die verschiedenen Schalter und die Stromquelle werden durch einen Taktgeber 24 auf folgende Weise synchro- / nisiert: der Schalter 4 ist lediglich während einer kurzen Abtastperiode geschlossen, deren Wiederholfrequenz einem Viertel der Basistaktfrequenz entspricht. Die beiden Speicher-The various switches and the power source are synchronized by a clock 24 in the following manner nized: the switch 4 is closed only during a short sampling period, the repetition frequency of which a Quarter of the base clock frequency. The two storage

509811/0824509811/0824

•s-• s-

kondensatoren 12 und 13 werden abwechselnd mit dem Eingang und dem Ausgang des Verstärkers verbunden : in einem Taktaugenblick sind die Schalter 8 und 11 geschlossen, im folgenden Augenblick die Schalter 9 und 10. Wenn der Schalter 4 geschlossen ist, ist keiner der Kondensatoren mit dem Eingang des Verstärkers verbunden. Die Stromquelle wird bei jedem der Takte ausgelöst, während denen der Abtastschalter 4 geöffnet ist.Capacitors 12 and 13 are alternately connected to the input and output of the amplifier: in one clock instant the switches 8 and 11 are closed, in the following moment the switches 9 and 10. If the switch 4 is closed, none of the capacitors is connected to the input of the amplifier. The power source will triggered at each of the clocks during which the sampling switch 4 is open.

Die Arbeitsweise des erfindungsgemäßen Wandlers wird nachfolgend an Hand eines Zahlenbeispiels beschrieben. Angenommen, der Bereich der umzuwandelnden Spannungen geht von +O bis +8 Volt und die Bezugsspannungen V₁ bis V_ gehen folglich von 1 bis 7 Volt. Angenommen weiterhin, daß die Exngangssignalamplitude im Taktzeitpunkt Tl, d.h. während des Abtastens, wenn der Schalter 4 geschlossen ist, 3,6000 Volt beträgt. Die Amplitude E am positiven Eingang des Verstärkers beträgt dann ein Achtel von 3,6 Volt und die Spannung A am Ausgang des Verstärkers beträgt wiederum 3,6 Volt. Wird diese Spannung an die Vergleicher angelegt, so werden diejenigen aktiviert, deren Bezugsspannung 1, 2 und 3 Volt beträgt, während die übrigen Vergleicher nicht aktiviert werden. Diese logische Konfiguration bewirkt, daß die Logikschaltung 22 den Kode 011 am Ausgang liefert (Information D) .The mode of operation of the converter according to the invention is described below using a numerical example. Assume that the range of voltages to be converted is from + O to +8 volts and the reference voltages V ₁ to V_ thus go from 1 to 7 volts. Assume, furthermore, that the output signal amplitude at the clock time T1, that is to say during the sampling when the switch 4 is closed, is 3.6000 volts. The amplitude E at the positive input of the amplifier is then one eighth of 3.6 volts and the voltage A at the output of the amplifier is again 3.6 volts. If this voltage is applied to the comparators, those with a reference voltage of 1, 2 and 3 volts are activated, while the other comparators are not activated. This logic configuration causes the logic circuit 22 to deliver the code 011 at the output (information D).

Während dieses Takts wurde einer der Kondensatoren 12 oder 13 auf die Spannung von 3,6 Volt aufgeladen, die im Takt T2 dem positiven Eingang des Verstärkers zugeführt wird.During this cycle, one of the capacitors 12 or 13 was charged to the voltage of 3.6 volts, which is im Clock T2 is fed to the positive input of the amplifier.

509811/0824509811/0824

Während dieses Takts ist der Schalter 4 geöffnet und die Stromquelle 23 leitet an den negativen Eingang des Verstärkere einen dem digitalen Wert 011 entsprechenden Strom, wodurch bewirkt wird, daß der von den Kondensatoren auf den positiven Eingang geleitete Strom teilweise kompensiert wird, so daß der Verstärker in Wirklichkeit eine Spannung von 3,6 - 3 = 0,6 Volt am Eingang wahrnimmt. Diese Spannung wird mit dem Verstärkungsfaktor "8" multipliziert und ergibt am Ausgang 4,800 Volt. Vor dem Auftreten des nächsten Takts T3 zeigt das digitale Signal D am Ausgang der Logikschaltung 22 also 100 an. In der nachfolgenden Tabelle wird die Funktion des Wandlers während vier aufeinanderfolgenden Takten Tl bis T4 zusammengefaßt, indem die Spannung E am positiven Eingang des Verstärkers, die Spannung A am Ausgang, und das digitale Signal D am Ausgang der Logikschaltung 22 angegeben werden.During this cycle, the switch 4 is open and the current source 23 conducts to the negative input of the amplifier a current corresponding to the digital value 011, which causes that of the capacitors to The current conducted to the positive input is partially compensated, so that the amplifier is actually a voltage of 3.6 - 3 = 0.6 volts at the input. This voltage is multiplied by the gain factor "8" and the result is at the output 4.800 volts. Before the occurrence of the next clock T3, the digital signal shows D at the output of the logic circuit 22 means 100 at. In the table below, the function of the converter during four successive clocks Tl to T4 summarized by dividing the voltage E at the positive input of the amplifier, the voltage A at the output, and the digital Signal D at the output of the logic circuit 22 can be specified.

EE. fv)fv) Λ CΛ C ν)ν) D (4-2-lJD (4-2-lJ TlTl O,4500O, 4500 3,6003,600 011011 T2T2 3,6003,600 4,804.80 100100 Τ3Τ3 4,804.80 6,46.4 110110 Τ4Τ4 6,46.4 3,23.2 OilOil

Bei vier Zyklen ist der sich ergebende Kode wie folgt : 011 100 110 011. Es zeigt sich, daß das Signal D nacheinander Zahlen modulo acht von immer kleiner werdendem Stellenwert liefert. Prinzipiell könnte diese Schleifenbildung über vier Zyklen hinaus fortgesetzt werden, wobei dannWith four cycles the resulting code is as follows: 011 100 110 011. It can be seen that the signal D successively delivers numbers modulo eight of ever decreasing significance. In principle, this could form loops continued beyond four cycles, with then

509811/0824509811/0824

weiterhin Ziffern modulo acht mit noch kleineren Stellenwerten erzeugt würden. Man bricht jedoch die Schleifenbildung ab, wenn die Ziffern aufgrund der Fehler der Verstärkung, der Stromquelle und des Vergleichers Undefiniert werden.continue to have digits modulo eight with even smaller values would be generated. However, the loop formation is terminated if the digits, due to errors in the gain, the current source and the comparator are undefined.

Wenn alle wesentlichen Ziffern gebildet sind, kann ein neues Abtasten erfolgen, indem der Schalter 4 geschlossen wird, wobei gleichzeitig zuvor eine vollkommene -Entladung der beiden Kondensatoren 12 und 13 durchgeführt wird.When all essential digits have been formed, a new scan can be carried out by pressing switch 4 is closed, a complete discharge of the two capacitors 12 and 13 being carried out at the same time beforehand will.

Die Informationen D stellen Ausgangsinformationen eines linearen Umwandlers vor, da die binären Tripletts, also auf der Basis von acht, direkt in eine Binärzahl auf der Basis von zwei umgewandelt werden können; in unserem Beispiel ist das Ergebnis also 3,6 Volt = 011,100110011.The information D represents the output information of a linear converter, since the binary triplets, that is, based on eight, can be converted directly into a binary number based on two; in our For example, the result is 3.6 volts = 011,100110011.

Soll der Wandler einem nicht-linearen Gesetz gehorchen (es sei beispielsweise auf das in der amerikanischen Patentschrift Nr. 3 646 548 beschriebene Beispiel hingewiesen), so führt man die aus der Logikschaltung 22 stammenden Gruppen aus drei Bits in einen Umkodierer 25 ein, der an seinen Ausgängen 26 parallel und synchron mit dem Abtasten den korrigierten Kode liefert.Should the converter obey a non-linear law (See, for example, the example described in US Pat. No. 3,646,548), this is how the groups originating from the logic circuit 22 are carried out from three bits in a recoder 25, the corrected at its outputs 26 in parallel and synchronously with the scanning Code delivers.

Die Erfindung ist nicht auf das bevorzugte, im einzelnen beschriebene Beispiel beschränkt. Insbesondere kann die Anzahl η erhöht werden, indem ein Dämpfungs- und Verstärkungsfaktor von 16 verwendet wird und 15 Vergleicher vorgesehen werden. So kann auch für η gleich 2 gewählt werden.The invention is not restricted to the preferred example described in detail. In particular the number η can be increased by using a damping and gain factor of 16 and 15 comparators are provided. So 2 can also be chosen for η.

5098 11/08245098 11/0824

Es kann auch die Anzahl der Zyklen innerhalb einer Abtastperiode in Abhängigkeit von der Genauigkeit der verschiedenen Bauteile des Wandlers verändert werden und die Stromquelle 23 könnte über Addiermittel für die Spannungen der Vergleicherausgänge gesteuert werden. In diesem letztgenannten Fall kann die Logikschaltung 22 direkt einen nichtlinearen Kode liefern. Schließlich ist die Erfindung nicht auf ihre Anwendung in einem PCM-Telefonnetz begrenzt, sondern sie kann überall dort eingesetzt werden, wo eine analoge Spannung in digitale Werte umgesetzt werden muß, beispielsweise in einem digitalen Voltmeter.There can also be the number of cycles within a sampling period depending on the accuracy of the various Components of the converter are changed and the current source 23 could be added via adding means for the voltages of the Comparator outputs can be controlled. In this latter case, the logic circuit 22 can directly supply a non-linear code. Finally, the invention is not but limited to their use in a PCM telephone network it can be used wherever an analog voltage has to be converted into digital values, for example in a digital voltmeter.

50981 1/082450981 1/0824

Claims

PATENT CLAIMS

- Analog-digital converter with an operational amplifier whose gain factor is> 1 and which receives a pulse, the amplitude of which is to be converted and which is inserted into a loop with a Rüpkleitung, which also has a fixed threshold comparator and a current source, characterized in that at least 2 ⁿ -l comparators (15 to 21) are provided in parallel connection (n equals 2, 3 ...), the different thresholds of which differ according to a linear law that the current source (23) passes through the outputs of the comparators (15 to 21) is controlled and that means (12, 13) are present by which the output signal of the amplifier (5), whose gain factor is 2, is fed back to a positive input of this amplifier in synchronism with a clock generator (24).

2 - converter according to claim 1, characterized in that that the loop also between the outputs of the comparators (15 to 21) and the Current source (23) has a logic circuit (22) through which the logic signals originating from the comparators in a binary code with at least η parallel bits can be converted, this code then in the control '

50981 1/0824

convertible current source (23) back into an analog current value will.

3 - converter according to one of claims 1 or 2, characterized in that the logic circuit (22) in the direction of the output (26) of the converter is followed by a non-linear recoder (25) operating according to a predetermined law, the recoding period of which corresponds to several clocks.

4 - converter according to claim 1, characterized in that that the means (12, 13) contain two storage capacitors, which via mobile contacts (8 to 11) are connected to the output or the positive input of the amplifier (5), these connections be exchanged several times under the control of the clock (24).

5 - converter according to one of claims 1 to 4, characterized in that a damping bridge (2, 3) between the input (1) for the pulses whose amplitude is to be converted and the amplifier (5) is switched and that the damping factor is 2.

509811/0 8 2