DE2441902B2

DE2441902B2 - CIRCUIT ARRANGEMENT FOR THE SIMULTANEOUS DELIVERY OF CONTROLLABLE SEMICONDUCTOR COMPONENTS CONNECTED IN PARALLEL

Info

Publication number: DE2441902B2
Application number: DE19742441902
Authority: DE
Inventors: Wolfdietrich 1000 Berlin Wohinz
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-09-02
Filing date: 1974-09-02
Publication date: 1976-09-23
Also published as: DE2441902A1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordrung zur gleichzeitigen Zündung einander parallel geschalteter steuerbarer Halbleiterbauelemente mittels einer gemeinsamen auf die Steuerstrecken der steuerbaren Halbleiter-Bauelemente einwirkenden Impulsquelle. Eine derartige Anordnung ist bekannt (Elektric 24 [1970], H. 6, S. 205 bis 208, Bild 7).The invention relates to a circuit arrangement for the simultaneous ignition of controllable semiconductor components connected in parallel by means of a common pulse source acting on the control paths of the controllable semiconductor components. Such an arrangement is known (Elektric 24 [1970], H. 6, pp. 205 to 208, Fig. 7).

Solche Parallelpfade mit Halbleiterbauelementen gleichen Typs werden in der Praxis manchmal zur Erzielung hoher Schaltströme, die von einem Halbleiterbauelement handelsüblicher Ausführung allein nicht aufgebracht werden können, vorgesehen. Eine solche Anordnung mehrerer parallel geschalteter Halbleiterbauelemente führt im übrigen zur Veinngerung der thermischen Belastung und erleichtert die Beherrschung von Wärmeabführproblemen. Bei der bekannten Anordnung wird eine annähernd gleichzeitige Zündung dadurch erreicht, daß die Impulsquelle einen Steuerstromimpuls großer Amplitude und kleiner Anstiegszeit liefert.Such parallel paths with semiconductor components of the same type are sometimes used in practice Achievement of high switching currents from a single commercially available semiconductor component can not be applied, provided. Such an arrangement of several connected in parallel Semiconductor components also lead to reduction the thermal load and facilitates the control of heat dissipation problems. In the known arrangement, an approximately simultaneous ignition is achieved in that the pulse source delivers a control current pulse of large amplitude and small rise time.

Oftmals wird von derart einander parallelgeschalteten Halbleiterbauelementen aber eine völlige Synchronität der Durchschaltung gefordert.However, semiconductor components connected in parallel with one another in this way often produce complete synchronicity the connection required.

Eine derartige Synchronität ist jedoch nicht ohne weiteres zu erzielen, da selbst Halbleiterelemente gleicher Bauart und gleichen Typs Exemplarstreuungen unterliegen, die zu unterschiedlichen Verzugszeiten zwischen dem Ausgangsstrom und einer steuernden Eingangsgröße führen. Diese Verzögerungen sind bekanntlich Auswirkungen der durch Diffusionsvorgänge in den Schichten bzw. an den Grenzübergängen von Schichten bedingten Ladungsträgerträgheiten in den Halbleiterbauelementen. Derartige Verzögerungszeiten betragen beispielsweise beim Umschalten von Halbleiterdioden vom Durchlaßgebiet in das Sperrgebiet einige Mikrosekunden; Leistungsthyristoren weisen Zündverzugszeiten auf, die etwa eine Größenordnung höher liegen. Je nach Güte der Bauelemente können dabei Exemplarstreuungen dieser Werte bis zu 20 %Such synchronicity, however, cannot be achieved without further ado, since semiconductor elements are themselves The same design and type are subject to specimen variations at different delay times lead between the output current and a controlling input variable. These delays are known effects of diffusion processes in the layers or at the border crossings of Layers cause charge carrier inertias in the semiconductor components. Such delay times amount, for example, when switching semiconductor diodes from the pass zone to the stop zone a few microseconds; Power thyristors have ignition delay times that are roughly an order of magnitude lie higher. Depending on the quality of the components, specimen spreads of these values can be up to 20%.

auftreten. .appear. .

Um eine völlige Synchronität der Durchschaltung paralleler Halbleiterbauelemente zu erzielen, ist es denkbar, analog der Auswahl komplementär Transistoren in Gegentaktschaltungen eine entsprechende Zahl von Halbleiterbauelementen aus einer erheblich größeren Anzahl unter dem Gesichtspunkt der Gleichheit der bauteilimmanenten Verzögerungszeit auszusuchen. Dieses Verfahren ist jedoch einerseits als recht zeitraubend anzusehen und bedingt andererseits das Vorhandensein einer erheblich größeren Anzahl von Halbleiterbauelementen als der eigentlich notwendigen Zahl derselben. Im übrigen ist eine totale Synchronität der Durchschaltung auch mit diesem Verfahren nur schwer erreichbar.In order to achieve complete synchronicity of the switching through of parallel semiconductor components, it is conceivable, analogous to the selection of complementary transistors in push-pull circuits, a corresponding number of semiconductor components from a considerably larger number from the point of view of the equality of Select component-immanent delay time. However, this procedure is on the one hand as right time-consuming to look at and, on the other hand, requires the presence of a considerably larger number of Semiconductor components than the actually necessary number of the same. Otherwise there is total synchronicity the connection can only be achieved with difficulty with this method.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine nahezu exakte Synchronität der Durchschaltung parallel geschalteter Halbleiterbauelemente zu erzielen, was bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß dadurch erreicht wird, daß zwischen die Impulsquelle und die Steuerelektroden der einzelnen Halbleiterbauelemente jeweils eine Impulsverzögerungseinrichtung mit derart bemessener Verzögerung geschaltet ist, daß die Summe aus Verzögerungszeit und der halbleiterimmanenten Schaltverzugszeit für alle Parallelzweige gleich groß ist.The object on which the invention is based is to achieve an almost exact synchronicity of the connection to achieve semiconductor components connected in parallel, which in a circuit arrangement of the initially mentioned type is achieved according to the invention in that between the pulse source and the Control electrodes of the individual semiconductor components each have a pulse delay device with such measured delay is switched that the sum of the delay time and the semiconductor-inherent Switching delay time is the same for all parallel branches.

Als wesentlich für die Erfindung ist anzusehen, daß die steuernde Eingangsgröße nicht sämtliche Steuerelektroden gleichzeitig beeinflußt, sondern daß die Steuergröße innerhalb der einzelnen Steuerkreise unterschiedlich verzögert wird, wobei die Verzögerung für das Halbleiterbauelement mit der größten Schaltverzugszeit am geringsten und für das mit der geringsten Schaltverzugszeit am größten bemessen ist. Eine Verringerung des Schaltaufwandes ist in diesem Zusammenhang dadurch möglich, daß dem Halbleiterbauelement mit der größten Schaltverzugszeit keine Verzögerungseinrichtung vorgeschaltet wird, so daß die Summe aus Verzögerungszeit und Schaltverzugszeit der dazu parallelen Zweige der Schaltverzugszeit dieses Halbleiterbauelementes entspricht.It is to be regarded as essential for the invention that the controlling input variable does not affect all control electrodes at the same time, but that the Control variable is delayed differently within the individual control circuits, the delay lowest for the semiconductor component with the longest switching delay time and for the one with the the smallest switching delay time is the largest. A reduction in the switching effort is in this Relationship possible because the semiconductor component with the greatest switching delay time does not have any Delay device is connected upstream, so that the sum of the delay time and switching delay time of the branches parallel to this correspond to the switching delay time of this semiconductor component.

Als besonders vorteilhaft erweist sich der Einsatz monostabiler Kippstufen als Verzögerungseinrichtungen, wobei deren Ausgangsimpulsdauer dann die eigentliche Verzögerungszeit darstellt; die Ansteuerung der Steuerelektroden erfolgt dann über die aus der Schaltflanke bei Beendigung des Ausgangsimpulses abgeleiteten Nadelimpulse, bzw. über aus diesen Nadelimpulsen abgeleitete Rechteckimpulse. Die einfachste Form einer derartigen Verzögerungseinrichtung kann natürlich in einer Kondensator-Widerstand-Kombination bestehen, die durch Widerstandsauswahl bzw. den Einsatz eines einstellbaren Widerstandes entsprechend angepaßt wird. Der Einsatz einstellbarer Widerstände innerhalb der Verzögerungseinrichtungen erlaubt im übrigen eine problemlose Veränderung der Verzögerungszeiten, was sich nach größeren Zeiträumen aufgrund unterschiedlichen Alterungsverhaltens als notwendig erweisen kann.The use of monostable multivibrators as delay devices has proven to be particularly advantageous, the output pulse duration of which then represents the actual delay time; the control the control electrode is then carried out via the switching edge when the output pulse is terminated derived needle pulses, or via square-wave pulses derived from these needle pulses. The easiest Such a delay device can of course be in the form of a capacitor-resistor combination exist, which can be determined by selecting a resistor or using an adjustable resistor is adjusted. The use of adjustable resistors within the delay devices In addition, allows the delay times to be changed without problems, which occurs after longer periods of time may prove necessary due to different aging behavior.

Die Erfindung wird im folgenden anhand eines lichematisch dargestellten Ausführungsbeispiels erläulert. Gemäß diesem Ausführungsbeispiel sind vier Thyristoren ΤΛ bis 74 einander parallel geschaltet und arbeiten mit ihrem Ausgang auf einen Verbraucher V. Die Steuerelektroden der Thyristoren 7Ί bis 74 sind an die Ausgänge jeweils einer monostabilen Kippstufe MKi bis MK4 angeschlossen, die eingangsseitig gemeinsam mit einer Impulsquelle SE verbunden sind.The invention is explained below with the aid of an exemplary embodiment illustrated schematically. According to this embodiment, four thyristors ΤΛ to 74 are connected in parallel and work with their output on a consumer V. The control electrodes of the thyristors 7Ί to 74 are connected to the outputs of a monostable multivibrator MKi to MK4 , which is connected on the input side to a pulse source SE are.

Durch eingezeichnete Ausgangssignale soll angedeutet werden, daß bei Abgabe eines Ausgangsimpulses der impulsquelle SE die mor.ostabilen Kippstufen MKi bis MK4 jeweils gekippi werden und dabei einen aus der Anstiegsflanke des Ausgangsimpulses abgeleiteten negativen Nadelimpuls abgeben. Nach Beendigung der für die einzelnen monostabilen Kippstufen MKl bis MK4 individuell eingestellten Verzögerungszeit werden die monostabilen Kippstufen MKi bis MKA wieder zurückgeschaltet und liefern dabei den aus der Rückschaltflanke abgeleiteten positiven Nadelimpuis, der zur Durchschaltung des jeweils zugehörigen Thyristors 71 bis 74 führt. Die unterschiedlichen Verzögerungszeiten einerseits der monostabilen Kippstufen MKi bis MK4 und andererseits der Thyristoren Tl bis 74 führen dazu, daß der eigentliche Schaltvorgang — Abgabe des Schaltstroms mit steiler Anstiegsflanke — für alle vier Thyristoren 7Ί bis 74 im exakt gleichen Moment erfolgt, so daß sich am Verbraucher V ein Schaltimpuls mit sehr steiler Anstiegsflanke ergibt.The output signals shown are intended to indicate that when an output pulse is emitted from the pulse source SE, the mor.ostable flip-flops MKi to MK4 are each tilted and thereby emit a negative needle pulse derived from the rising edge of the output pulse. After the end of the delay time individually set for the individual monostable multivibrators MKl to MK4 , the monostable multivibrators MKi to MKA are switched back and deliver the positive needle impulse derived from the switch-back flank, which leads to the switching of the associated thyristor 71 to 74. The different delay times on the one hand of the monostable multivibrators MKi to MK4 and on the other hand of the thyristors Tl to 74 lead to the fact that the actual switching process - output of the switching current with a steep rising edge - takes place for all four thyristors 7Ί to 74 at exactly the same moment, so that the consumer V results in a switching pulse with a very steep rising edge.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for the simultaneous ignition of controllable semiconductor components connected in parallel, by means of a common pulse source acting on the control paths of the controllable semiconductor components, characterized in that between the pulse source (SE) and the control electrodes of the individual semiconductor components (7Ί to 74) each have a pulse delay device { MK \ to MKA) is switched with a delay dimensioned such that the sum of the delay time and the semiconductor-inherent switching delay time is the same for all parallel branches.

2. Circuit arrangement according to claim 1, characterized in that the pulse delay devices (MKi to MKA) are designed as monostable multivibrators, the output pulse duration of which represents the delay time.

3. Circuit arrangement according to claim 1 or 2, characterized in that the control electrode of the semiconductor component with the largest switching delay time no pulse delay device is upstream.