DE2420106A1

DE2420106A1 - Interference pulses suppression cct. - binary signals flow through resistor in RC cct.

Info

Publication number: DE2420106A1
Application number: DE2420106A
Authority: DE
Inventors: Hans Dipl Ing Breunig; Klaus Dipl Ing Dunemann; Wolfgang Klumpp
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-04-25
Filing date: 1974-04-25
Publication date: 1975-11-13
Also published as: JPS55173641U; JPS50149259A; JPS5749468Y2

Abstract

Interference pulses are superposed on the binary signals. A threshold amplifier is provided, whose threshold is adjusted to a value between the two binary signals. The resistor for the binary signals is connected to the threshold amplifier's non-inverting input, and is in series with a capacitor between the amplifier input and its output. A resistor is in parallel with the above capacitor. It satisfies a specified equation. The amplifier's threshold is adjusted to the mean value of the two binary signals' input voltages. The circuit produces no interfering hysteresis and ensures against interfering impulses no matter what their phase may be in relation to the working impulse.

Description

Schaltungsanordnung zum Unterdrücken von Binärsignalen überlagerten-Störimpulsen Die Erfindung betrifft eine Schaltungsanordnung zum Unterdrücken von Binärsignalen überlagerten Störimpulsen mit einem RC-Glied, über dessen Widerstand die Binärsignale geführt sind, und mit einem Schwellwertverstärker, dessen Schwellwert auf einen zwischen den beiden Binärsignalen liegenden Wert eingestellt ist. Eine derartige Anordnung ist aus der Druckschrift Digital-Bausteine Reihe B 8", herausgegeben von der Valvo-GmbH, bekannt. Die bekannte Schaltung dient dazu, in den Eingangsschaltungen von binären Schaltkreisen Fehlschaltungen durch eingekoppelte Störimpulse zu verhindern. Hierzu ist das RC-Glied ein Tiefpaß.Circuit arrangement for suppressing interference pulses superimposed on binary signals The invention relates to a circuit arrangement for suppressing binary signals superimposed interference pulses with an RC element, via its resistance the binary signals are performed, and with a threshold amplifier, the threshold value on a is set between the two binary signals. Such a one The arrangement is taken from the publication Digital-Bausteine Reihe B 8 ", published by of Valvo-GmbH. The known circuit is used in the input circuits of binary circuits to prevent incorrect switching due to coupled interference pulses. The RC element is a low-pass filter for this purpose.

Dessen Ausgangssignal ist zum Ansteuern von integrierten Schaltungen wegen der zu geringen Flankensteilheit nicht geeignet. Zur Versteilerung müssen deshalb Kippschaltungen, wie Schmitt-Trigger, nachgeschaltet werden, die eine möglichst große Hysterese aufweisen, damit Störungen, die zum Zeitpunkt des Schwellwertdurchganges auftreten, sicher unterdrückt werden. Hysterese von Kippschaltungen bedeutet, daß bei positivem Anstieg des Eingangssignals die Wippschaltung bei einem höheren Potential umschaltet als bei einem Abfall des Eingangssignals. Eine derartige Hysterese ist im allgemeinen unerwünscht, da die statische Ansprechschwelle von Eingangs schaltungen für binäre Schaltkreise nur geringe Toleranzen haben sollen. Die gleichzeitige Forderung nach geringen Toleranzen der Ansprechschwelle und nach Sicherheit gegen Störimpulse erfüllt die bekannte Schaltung nicht. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, die keine störende Hysterese aufweist und die dennoch eine große Sicherheit gegen Fehlschaltungen infolge von Störimpulsen bietet, auch bei beliebiger Phasenlage der Störimpulse gegenüber dem Nutzimpuls.Its output signal is used to control integrated circuits not suitable because of the insufficient slope. Need to steepen therefore flip-flops, such as Schmitt triggers, are connected downstream, the one possible have large hysteresis, so that disturbances at the time of the threshold value passage occur, are sure to be suppressed. Hysteresis of flip-flops means that with a positive rise in the input signal, the rocker switch at a higher potential switches than when the input signal drops. One such hysteresis is generally undesirable because of the static response threshold of input circuits should only have low tolerances for binary circuits. The simultaneous demand for low tolerances of the response threshold and for security against interference pulses does not meet the known circuit. The present invention has for its object underlying to create a circuit arrangement which has no disturbing hysteresis and which nevertheless offers a high level of security against incorrect switching due to interference pulses offers, even with any phase position of the interference pulses in relation to the useful pulse.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß der Widerstand dem nichtinvertierenden Eingang des Schwellwertverstärkers und dem zwischen dem nichtinvertierenden Eingang des Verstärkers und dessen Ausgang liegenden Kondensator vorgeschaltet ist. Eine derartige Anordnung erfordert also lediglich einen Schaltverstärker, einen Widerstand und einen KondensaDr. Sie erfüllt also nicht nur die beiden obengenannten Forderungen, sondern sie hat auch den Vorteil eines geringen Bauteileaufwandes.According to the invention this object is achieved in that the resistor the non-inverting input of the threshold amplifier and the one between the non-inverting input of the amplifier and its output lying capacitor is upstream. Such an arrangement therefore only requires a switching amplifier, a resistor and a condenser So it not only fulfills the above two Requirements, but it also has the advantage of a low component cost.

Anhand der Zeichnung werden im folgenden die Erfindung sowie weitere Vorteile und Ergänzungen näher beschrieben und ' erläutert.With reference to the drawing, the invention and others are described below Advantages and additions described in more detail and 'explained.

Es zeigen Figur 1 das Prinzipschaltbild eines Ausführungsbeispiels der Erfindung und Figur 2 in der Anordnung nach Figur 1 auftretende Impulsdiagramme.FIG. 1 shows the basic circuit diagram of an exemplary embodiment of the invention and FIG. 2, pulse diagrams occurring in the arrangement according to FIG.

Der nichtinvertierende Eingang E eines Verstärkers V1 liege auf Nullsignal. Somit sind auch dessen Ausgangssignale Ua, das Eingangssignal Uel eines nachgeschalteten, am nichtinvertierenden Eingang angesteuerten Verstärkers V2 und dessen Ausgangssignal Ua' Null (vergl. Fig. 2). Im Zeitpunkt tl werde dem Eingang F des Verstärkers V1 "1"-Signal zugeführt. Damit wechselt auch das Ausgangssignal Ua von "O" nach "1". Über einen Widerstand R1 wird ein zwischen dem nichtinvertierenden Eingang E' des Verstärkers V2 und dessen Ausgang A' liegender Kondensator C aufgeladen, so daß die Eingangsspannung Uel dieses Verstärkers nach einer e-Funktion entsprechend der Größen des Widerstandes R1 und des Kondensators C ansteigt. Der Ausgangswiderstand des Verstärkers V1 und der Eingangs strom des Verstärkers V2 sind dabei als vernachlässigbar klein angenommen.The non-inverting input E of an amplifier V1 is at zero signal. Thus, its output signals Ua, the input signal Uel of a downstream, at the non-inverting input controlled amplifier V2 and its output signal Ua 'zero (see. Fig. 2). At the time tl the input F of the amplifier V1 "1" signal supplied. The output signal Ua thus also changes from "O" to "1". A resistor R1 is used between the non-inverting input E 'des Amplifier V2 and its output A 'lying capacitor C charged, so that the input voltage Uel of this amplifier according to an exponential function corresponding to Sizes of the resistor R1 and the capacitor C increases. The initial resistance of the amplifier V1 and the input current of the amplifier V2 are negligible taken small.

im Zeitpunkt t2 erreicht die Eingangsspannung Ue' des Verstärkers V2 die halbe Ausgangsspannung Ua des Verstärkers V1. Auf diese Spannung ist der chwellwert U5 des Verstärkers V2 eingestellt, so daß dieser in seinen zweiten stabilen Zustand kippt, wobei der Kippvorgang durch den Kondensator C unterstützt wird. Zur momentanen Eingangsspannung würde sich zunächst der Ausgangsspannungshub des Verstärkers V2 addieren. Die Diode D2 begrenzt jedoch die Eingangsspannung auf einen Wert, der sich aus der Spannung "+" und der Durchlaß spannung der Diode D2 zusammensetzt. Die Spannung "+" ist zweckmäßig gleich der maximalen Ausgangsspannung Uv der Verstärker V2 und V1. Eine zweite Begrenzerdiode D1 liegt mit der Anode an einer Spannung "-", die gleich den Ausgangsspannungen Ua und Ua' beim Eingang signal "ot ist. Die infolge der Durchlaßspannung der Diode D2 bewirkte Uberhöhung der Eingangsspannung Ue' klingt mit der durch den Widerstand R1 und den Kondensator C gegebenen Zeitkonstante ab.at time t2 the input voltage reaches Ue 'of the amplifier V2 half the output voltage Ua of the amplifier V1. This tension is the threshold value U5 of the amplifier V2 is set so that it is stable in its second State tilts, whereby the tilting process is supported by the capacitor C. To the The current input voltage would initially be the output voltage swing of the amplifier Add V2. However, the diode D2 limits the input voltage to a value that is composed of the voltage "+" and the forward voltage of the diode D2. The voltage "+" is expediently equal to the maximum output voltage Uv of the amplifier V2 and V1. A second limiter diode D1 is connected to the anode at a voltage "-", which is equal to the output voltages Ua and Ua 'at the input signal "ot. The result The increase in the input voltage Ue 'caused by the forward voltage of the diode D2 sounds with the time constant given by resistor R1 and capacitor C.

Im Zeitpunkt t3 wechselt das Eingangssignal Ue von "1" nach "O". Damit entlädt sich der Kondensator C über den Widerstand Rl mit der durch diese beiden Bauelemente gegebene Zeitkonstante nach einer e-Funktion. Im Zeitpunkt t4 ist wieder die Schwellwertspannung Us, die gleich der halben Versorgungsspannung Uv ist, erreicht, der Verstärker V2 kippt um, so daß sein Ausgangssignal Ual "O" wird.At time t3, the input signal Ue changes from "1" to "O". In order to the capacitor C discharges through the resistor Rl with the through these two Components given time constant according to an exponential function. It is again at time t4 the threshold voltage Us, which is equal to half the supply voltage Uv, is reached, the amplifier V2 flips over so that its output signal Ual becomes "O".

Die Differenz zwischen den Zeitpunkten t3 und t4, das ist die Verzögerungszeit tVO bei negativer Eingangsimpulsflanke, ist gleich der Verzögerungszeit tV1 zwischen den Zeitpunkt t1 und t2 bei positivem Hub des Eingangssignals. Die Dauer des am-Ausgang des Verstärkers V2 auftretenden Ausgangsimpulses ist daher gleich der des Eingangsimpulses. Der negative Signalhub am Eingang des Verstärkers V2 wird durch die Diode D1 begrenzt.The difference between times t3 and t4 is the delay time tVO with a negative input pulse edge is equal to the delay time tV1 between the time t1 and t2 with a positive swing of the input signal. The duration of the am output of the amplifier V2 occurring output pulse is therefore the same that of the input pulse. The negative signal swing at the input of the amplifier V2 is limited by the diode D1.

Bisher wurde der Fall betrachtet, daß am Eingang E des Verstärkers V7 ein Nutzimpuls eingetroffen ist. Im.Zeitpunkt t5 soll ein positiver Störimpuls eintreffen. Dieser unterscheidet sich von den Nutzimpulsen durch eine kürzere Dauer. Er bewirkt ebenso wie die Nutzimpulse ein Ansteigen der Spannung Ue' nach der e-Funktion mit der durch die Größe des Widerstandes R1 und des Kondensators C bestimmten Zeitkonstante, Bevor jedoch die Schwellspannung U5 des Verstärkers V2 erreicht ist, endet der Störimpuls und der Kondensator C kann sich wieder entladen. Die Ausgangsspannung Ua? des Verstärkers V2 bleibt daher Null.So far, the case has been considered that at the input E of the amplifier V7 a useful pulse has arrived. At the time t5, a positive interference pulse should be generated arrive. This differs from the useful pulses in that it has a shorter duration. Like the useful pulses, it causes the voltage Ue 'to rise according to the exponential function with the time constant determined by the size of the resistor R1 and the capacitor C, However, before the threshold voltage U5 of the amplifier V2 is reached, the interference pulse ends and the capacitor C can discharge again. The output voltage Ua? of the amplifier V2 therefore remains zero.

Im Zeitpunkt t7 trifft wieder ein Nutzimpuls ein, der bis zum Zeitpunkt til dauert. Dieser Nutzimpuls ist von einem Störimpuls zwischen den Zeitpunkten t9 und tIO unterbrochen. Die positive Flanke des Nutzimpulses erscheint mit einer Verzögerungszeit tV1 zum Zeitpunkt t8 am Ausgang des Verstärkers V2. Der im Zeitpunkt t9 eintreffende Störimpuls bewirkt zwar eine Entladung des Kondensators C und damit ein Absinken der Eingangsspannung Ue' des Verstärkers V2, die aber nicht ausreicht, den Verstärker V2 umzuschalten. Nach Beendigung des Störimpulses zum Zeitpunkt t10 steigt die Eingangsspannung Uel wieder an. Die im Zeitpunkt til auftretende Rückflanke des Nutzimpulses erscheint nach der Verzögerungszeit tVO zum Zeitpunkt t12, am Ausgang des Verstärkers V2. Der dort auftretende Impuls hat dieselbe Dauer wie der Eingangs-Nutzimpuls.At time t7 a useful pulse arrives again, which up to time til lasts. This useful pulse is from a glitch between the points in time t9 and tIO interrupted. The positive edge of the useful pulse appears with a Delay time tV1 at time t8 at the output of amplifier V2. The one at the time The interference pulse arriving at t9 causes a discharge of the capacitor C and thus a drop in the input voltage Ue 'of the amplifier V2, but this is not sufficient, to switch the amplifier V2. After the end of the glitch at time t10 the input voltage Uel rises again. The trailing edge occurring at time til of the useful pulse appears at the output after the delay time tVO at time t12 of the amplifier V2. The pulse that occurs there has the same duration as the useful input pulse.

Die Verwendung von C-MOS-Schaltkreisen ist für diese Schaltungsanordnung besonders günstig, da hier der Schwellwert automatisch bei etwa 50 % des Signalhubs an Verstärkerausgängen liegt und die Dioden D1 und D2 bereits eingebaut sind.The use of C-MOS circuits is essential for this circuit arrangement particularly favorable, since the threshold value is automatically set at around 50% of the signal swing is connected to the amplifier outputs and the diodes D1 and D2 are already installed.

Der Einsatz des Schaltverstärkers V1 bringt den Vorteil, daß die Verzögerungszeiten ovo und tV1 unabhängig sind von der Amplitude, der Flankensteilheit der Bingangsimpulse und dem Innenwiderstand des die Eingangsimpulse liefernden Signalgebers. Sind solche Abhängigkeiten nicht zu befürchten, so kann auf den Verstärker V1 verzichtet werden. Da der Verstärker V2 keinerlei statische Hysterese hat, stellt sich, wenn an ihn eine Eingangsspannung in Höhe der Schwellspannung angelegt wird, ein undefiniertes Ausgangssignal ein. Diese Schwierigkeit kann dadurch vermieden werden, daß parallel zum Kondensator C ein zusätzlicher Widerstand R2, der in Figur 1 gestrichelt eingezeichnet ist, geschaltet wird. Dadurch erreicht man eine kleine statische Hysterese, die sich aus dem Verhältnis der Widerstände R1 und R2 ergibt. Zweckmäßig soll das Verhältnis der Summe der Widerstände Rl und R2 zum Widerstand R2 kleiner oder gleich der Leerlaufverstärkung des Verstärkers V2 sein.The use of the switching amplifier V1 has the advantage that the delay times ovo and tV1 are independent of the amplitude and the slope of the input pulses and the internal resistance of the signal transmitter delivering the input pulses. Are such There is no need to fear dependencies, so the amplifier V1 can be dispensed with. Since the amplifier V2 has no static hysteresis whatsoever, it arises when it is an input voltage equal to the threshold voltage is applied, an undefined one Output signal on. This difficulty can be avoided by running in parallel to the capacitor C an additional resistor R2, which is shown in dashed lines in FIG is switched. This achieves a small static hysteresis, the results from the ratio of the resistors R1 and R2. The ratio should be appropriate the sum of the resistors R1 and R2 to the resistor R2 less than or equal to the no-load gain of the amplifier V2.

6 Patentansprüche 2 Figuren6 claims 2 figures

Claims

Claims 1. Circuit arrangement for suppressing binary signals superimposed interference pulses with an RC element, via its resistance the binary signals are performed, and with a threshold amplifier, the threshold value on a between the two binary signals is set, characterized in that that the resistor (R1) is the non-inverting input of the threshold amplifier (V2) and that between the non-inverting input of the amplifier and its Output lying capacitor (C) is connected upstream.

2. Circuit arrangement according to claim 1, characterized in that a resistor (R2) is connected in parallel to the capacitor (C).

3. Circuit arrangement according to claim 2, characterized in that the resistor (R1), the resistor (R2) connected in parallel to the capacitor (C) and the amplifier (V1) satisfy the following condition: R1 + R2 c R2 where VO is the idle gain of amplifier V is.

4. Circuit arrangement according to one of claims 1 to 3, characterized in that that the threshold value of the amplifier (V2) to the mean value of the two binary signal input voltages is set.

5. Circuit arrangement according to one of claims 1 to 4, characterized in that that at the input of the amplifier (V2) limiter diodes (D1, D2) are connected.

6. Circuit arrangement according to one of claims 1 to 5, characterized in that that the resistor is preceded by an amplifier (V1).

Blank page