DE2407355A1 - Word synchronisation method - locally generated signals are synchronised with received binary signals - Google Patents
Word synchronisation method - locally generated signals are synchronised with received binary signalsInfo
- Publication number
- DE2407355A1 DE2407355A1 DE19742407355 DE2407355A DE2407355A1 DE 2407355 A1 DE2407355 A1 DE 2407355A1 DE 19742407355 DE19742407355 DE 19742407355 DE 2407355 A DE2407355 A DE 2407355A DE 2407355 A1 DE2407355 A1 DE 2407355A1
- Authority
- DE
- Germany
- Prior art keywords
- binary
- input
- word
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Verfahren und Einrichtung zur Wort-ynct'-oniation bei Binärsignalübertragung.Method and device for word-ynct'-oniation in binary signal transmission.
Die Erfindung betrifft ein Verfahren zur Wort-Synchronisation von empfangsseitig erzeugten Signalen mit sendeseitig erzeugten und zum Empfänger übertro.genfi binären Signalen, die zu einem Informationswort zusammengefaßt sind und denen ein aus mehreren binären Signalen bestehendes, als Informationswort nicht vorkommendes Synchronisationswort fest definierter Länge vorangestellt ist, wobei auf der Empfängerseite das Synchronisationswort erzeugt und in einer Ver-' gleichsschaltung laufend seriell mit den eintreffenden Binärzeichen verglichen wird und bei Erkennen des Synchronisationswortes Steuersignale zur Verarbeitung des folgenden Informationswortes erzeugt werden und Einrichtungen zur Durchführung dieses Verfahrens.The invention relates to a method for word synchronization of Signals generated on the receiving side with signals generated on the transmitting side and transmitted to the receiver binary signals, which are combined to form an information word and which are a Consisting of several binary signals, which does not occur as an information word Synchronization word of a fixed length is prefixed, whereby on the receiving end the synchronization word is generated and continuously serially in a comparison circuit is compared with the incoming binary characters and when the synchronization word is recognized Control signals for processing the following information word are generated and Facilities for carrying out this procedure.
Bei Luftlagesystemen, aber auch bei anderen technischen Aufgaben werden von entfernt gelegenen Meßstellen Meßdaten erzeugt, die dann quantisiert und in einer geeigneten Binärcodierung als Informationswörter einem zentralen Datenverarbeitungsgerät zugeführt werden. Wenn die Meßstellen nicht kontinuierlich Daten erzeugen, erfolgt die Ubertragung der Informationswörter von der erzeugenden Meßstelle zur empfangenden Verarbeitungseinrichtung meist in asynchroner und serieller Weise, d.h. einzelne Datengruppen treffen in einem beliebigen zeitlichen Abstand voneinander bei der Verarbeitungseinrichtung ein. Dabei besteht das Problem, beim zentralen Datenverarbeitungsgerät den Beginn eines Informationswortes zu erkennen und synchron mit dem Eintreffen der Binärzeichen des Informationswortes mit der entsprechenden Verarbeitung zu beginnen. Dazu wird bei Beginn des Informationswortes ein Steuersignal erzeugt, das die Verarbeitung, z.B.With air position systems, but also with other technical tasks Measurement data generated from remote measuring points, which are then quantized and converted into a suitable binary coding as information words to a central data processing device are fed. If the measuring points do not continuously generate data, then takes place the transmission of the information words from the generating measuring point to the receiving one Processing device mostly in an asynchronous and serial manner, i.e. individual Data groups meet at any time interval from one another at the Processing device. The problem here is with the central data processing device recognize the beginning of an information word and synchronize with the arrival the binary characters of the information word with the corresponding processing to kick off. For this purpose, a control signal is generated at the beginning of the information word, that the processing, e.g.
die Abspeicherung der eintreffenden Binärzeichen, steuert.the storage of the incoming binary characters, controls.
Aus der DAS 1 282 073 ist eine Synchronisierungseinrichtung bekannt, bei der jedem Informationswort ein unverwechselbares Syzichronisationswort fest definierter Länge vorangeht.A synchronization device is known from DAS 1 282 073, for each information word an unmistakable synchronization word is fixed of a defined length.
Dieses Synchronisationswort wird empfangsseitig in der Synchronisiereinrichtung erzeugt und in einer Vergleichsschaltung laufend seriell mit den eintreffenden Binärzeichen ve..-glichen. Bei Erkennen des Synchronisationswortes werden Steuersignale zur Verarbeitung des folgenden Informationswortes erzeugt.This synchronization word is received in the synchronization device generated and in a comparison circuit continuously in series with the incoming binary characters ve ..- resembled. When the synchronization word is recognized, control signals are used for processing of the following information word is generated.
Bei asynchroner Datenübertrag"g mit häufigen längerdauernden Pausen zwischen den Informatirnen ist dieses oder ein ähnliches Synchronisationsverfahren nicht effektiv. Der Übertragungskanal kann zusätzlich zu den Pausenzeiten auch während der Ubertragungszeit des Synchronisationswortes nicht zur Informationsübertragung benutzt werden.In the case of asynchronous data transfer with frequent long pauses This or a similar synchronization method is used between the information bodies not effective. In addition to the break times, the transmission channel can also be used during the transmission time of the synchronization word not for the transmission of information to be used.
Der Erfindung liegt die Aufgabe zugrunde, eine einfache und sichere Wortsynchronisation zwischen gesendeten Informationswörtern nnd der Verarbeitung auf der Empfangsseite herzustellen und diese Synchronisierung mit geringen Schaltungsaufwand zu realisieren.The invention is based on the object of a simple and safe Word synchronization between transmitted information words and processing on the receiving side and this synchronization with little circuit complexity to realize.
Gemäß der Errindung, die sich auf ein Verfahren der eingangs beschriebenen Art bezieht, wird dies dadurch erreicht, daß die aus Synchronisationswort und Informationswort bestehenden Datengruppen in willkürllchem zeitlichen Abstand (asynchron) übertragen werden, daß das Synchronisationswort aus einer Anzahl binären Nullen besteht, die größer ist als die Maximalzahl unmittelbar hintereinander auftretender Nullen im Informationswort und daß das Eintreffen des Synchronisationswortes dadurch erkannt wird, daß nach jedem-Rintreffen einer binären Eins die Zeitdauer des Eintreffens von eventuell hintereinanderfolgenden binären Nullen gemessen wird und bei Uberschreiten einer der Maximalnullenzahl zugeordL neten Zeitgrenze ein Ausgangssignal erzeugt wird.According to the invention, which relates to a method of the type described above Type, this is achieved by the fact that the synchronization word and information word existing data groups are transmitted at random intervals (asynchronously) that the synchronization word consists of a number of binary zeros, the is greater than the maximum number of consecutive zeros in the Information word and that the arrival of the synchronization word through this it is recognized that after each occurrence of a binary one, the duration of the arrival of possibly consecutive binary zeros is measured and when exceeded a time limit assigned to the maximum number of zeros generates an output signal will.
Das Verfahren zur Wortsynchronisation gemäß der Erfindung verwendet als eindeutiges Synchronisierungswort eine Folge von Binärnullen, die langer ist als die maximalmögliche Folge von Binärnullen im Informationswort. Da eine Pause in der Datenübertragung mit der tibertragung von Binärnullen identisch ist, wird eine Pause, die länger ist als die Zeit zur Ubertragung der maximal möglichen Zahl von binären Nullen im Informationswort, als Synchronisierungswort erkannt. Bei Eintreffen der ersten Zeichen des Informationswortes wird sofort mit deren Verarbeitung begonnen. Dieses Verfahren zur Wortsynchronisation ist besonders günstig bei Datenübertragung mit häufigen längeren Pausen zwischen den Informationsworten. Hier kann bei Vorliegen von Daten sofort mit der Informationsübertragung begonnen werden, ohne vorher Synchronisationsworte zu übertragen. Folgen die Daten ohne Pausen, so muß eine Mindestpause eingehalten werden, was gleichbedeutend mit der Aussendung eines entsprechenden Synchronisationswortes ist. In diesem Fall ist das Verfahren gemäß der Erfindung den bekannten Wortsynchronisierungsverfa'hren ebenbürtig.The method used for word synchronization according to the invention a sequence of binary zeros that is longer as a unique synchronization word as the maximum possible sequence of binary zeros in the information word. There is a pause in data transmission is identical to the transmission of binary zeros, will a pause that is longer than the time to transmit the maximum possible number of binary zeros in the information word, recognized as a synchronization word. Upon arrival The processing of the first characters of the information word is started immediately. This method for word synchronization is particularly advantageous for data transmission with frequent longer pauses between the informational words. Here can be if present of data can be started immediately with the information transfer, without prior synchronization words transferred to. If the data follow without pauses, a minimum pause must be observed become, which is synonymous with the transmission of a corresponding synchronization word is. In this case the method according to the invention is the known word synchronization method equal.
Die Vorteile der Erfindung sowie deren Weiterbildung werden anhand von Zeichnungen naher erläutert. Es zeigen: Fig. 1 einen Aufbau eines Informationswortes, Fig. 2 ein Impulsschema zweier aufeinanderfolgender Informationswörter, mit einer dazwischenliegenden Pause, Fig. 3 eine analoge Schaltung zur Erkennung des Synchronisationswortes, Fig. 4 ein Spannungsverlaufsschema zur analogen Schaltung zur Synchronisationsworterkennung, Fig. 5 eine digitale Schaltung zur Erkennung des Synchronisationswortes unter Verwendung eines Schieberegisters, Fig. 6 eine digitale Schaltung zur Erkennung des Synchronisationswortes unter Verwendung eines Binärzählers.The advantages of the invention and its further development are based on explained in more detail by drawings. They show: FIG. 1 a structure of an information word, Fig. 2 is a pulse scheme of two successive information words, with one intermediate pause, FIG. 3 shows an analog circuit for recognizing the synchronization word, Fig. 4 a voltage curve diagram for the analog circuit for synchronization word recognition, 5 shows a digital circuit for recognizing the synchronization word using a shift register, FIG. 6 shows a digital circuit for recognizing the synchronization word using a binary counter.
In Fig. 1 ist der Aufbau eines Informationswortes IW dargestellt. Jedes Informationswort IW-besteht aus vier Informationsblöcken IB1 bis IB4, die wiederum aus jeweils zehn 31 närzeichen bestehen. Jeder Informationsblock wird durch ein Startbit St eingeleitet und durch ein Stopbit Stp abgeschlossen. Weiterhin sind in jedem Block ein Paritätsbit P zur Fehlererkennung und aucht informationsbits ffb vorgesehen.In Fig. 1, the structure of an information word IW is shown. Each information word IW-consists of four information blocks IB1 to IB4, the again consist of ten 31 numerals each. Each block of information is through a start bit St initiated and terminated by a stop bit Stp. Furthermore are in each block a parity bit P for error detection and also information bits ffb provided.
Beim ersten Informationsblock 131 wird die gerade Parität gebildet, d.h. das Paritätsbit P wird so gewählt, daß die Anzahl der Informationsbits Ifb zuzüglich des Paritätsbits eine gerade Zahl ist. In den weiteren Informationsblöcken IB2, IB3 und 134 werden die Parit&tsbits P so gewählt, daß sich eine ungerade Parität ergibt. Das bedeutet, die Anzahl der Informationsbits Ifb zuzüglich der Paritätsbits P ist eine ungerade Zahl. Das Startbit St wird immer durch eine binäre Eins, das Stopbit Stp ist immer als binäre Null dargestellt. Die einzelnen Binärzeichen des Informationswortes IW werden zeitlich unmittelbar hintereinander gesendet. Als Informationsbits in den einzelnen Informationsblöcken ist ansonsten jede Kombination von Binärzeichen zulässig.The even parity is formed for the first information block 131, i.e. the parity bit P is chosen so that the number of information bits Ifb plus the parity bit is an even number. In the other information blocks IB2, IB3 and 134, the parity bits P are selected in such a way that an odd Parity results. That means the number of information bits Ifb plus the Parity bits P is an odd number. The start bit St is always a binary One, the stop bit Stp is always represented as a binary zero. The individual binary characters of the information word IW are sent immediately one after the other. as Otherwise, information bits in the individual information blocks are any combination of binary characters allowed.
In Fig.2 wird die Übertragung von zwei Informationsworten IW1, IW2 gezeigt. Vom ersten Informationswort IW1 sind die Informationsblöcke IB3 und IB4 dargestellt, vom zweiten Informationswort IW2 die beiden ersten Informationsblöcke IB1, IB2. Die Informationsblöcke-weisen wieder das Startbit St, das Paritätsbit P, das Stopbit Stp und die Informationsbits Ifb auf. Es soll nun angenommen werden, daß sämtliche Informationsbits den Binärwert Null aufweisen. Dann ist auch das Paritätsbit der In£orrnationsblöcke 1D2, 133, 134 eine binäre Null. Insgesamt treten anso in den Informationsblöcken IB3 und 134 maximal neun binäre Nullen hintereinander auf. Diese Zahl von maximal hintereinander auftretenden Nullen wird mit NM bezeichnet. Damit eine Folge von Binärnullen als eindeutiges Synchronisationszeichen erkannt werden kann, muß die Anzahl dieser Nullen größer sein-als die maximal mögliche Zahl NM von Binäsiru*len in den Informationsworten. Im gewählten Beispiel muß der Abstand A zwischen den beiden Informationsworten mindestens neun binäre Nullen betragen. In diesem Fall folgen zusammen mit dem Stopbit Stp des letzten Informationsblocks IB4 zehn binäre Nullen hintereinander, diese Folge kann als eindeutiges Synchronisationszeichen erkannt werden, weil die maximal mögliche Zahl NM von Binärnullen im Informationswort nur neun beträgt.In Figure 2, the transmission of two information words IW1, IW2 shown. The information blocks IB3 and IB4 are of the first information word IW1 shown, the first two information blocks of the second information word IW2 IB1, IB2. The information blocks again have the start bit St, the parity bit P, the stop bit Stp and the information bits Ifb on. It should now it is assumed that all information bits have the binary value zero. Then the parity bit of the information blocks 1D2, 133, 134 is also a binary one Zero. In total, there are a maximum of nine in information blocks IB3 and 134 binary zeros in a row. This maximum number of consecutive occurrences Zeros are denoted by NM. So a sequence of binary zeros as unique Synchronization characters can be recognized, the number of these zeros must be greater sein-as the maximum possible number NM of binary characters in the information words. In the example chosen, the distance A between the two information words must be at least be nine binary zeros. In this case, together with the stop bit, Stp of the last information block IB4 ten binary zeros in a row, this sequence can be recognized as a unique synchronization character because the maximum possible Number NM of binary zeros in the information word is only nine.
Das folgende Startbit St des nächsten Informationswortes 1W2, das vereinbarungsgemäß durch eine binäre Eins dargestellt wird, signalisiert somit den Beginn des folgenden Informationswortes IW2e Bs kann nach diesem Startbit St sofort mitoder Verarbeitung der dann folgenden Informationszeichen Ifb begonnen werden. Es kommt also bei diesem Synchronisationsverfahren darauf an, nach jeder übertragenen und empfangenen binären Eins die eventuell darauf folgenden binären Nullen zu zählen. Überschreitet die Zahl der so gezählen binären Nullen die maximal mögliche Zahl NM von Binärnullen im Informationswort, so bedeutet dies, daß eine folgende binäre Eins das Startbit St des nächsten Informationswortes ist.The following start bit St of the next information word 1W2, the is represented by a binary one as agreed, thus signals the The beginning of the following information word IW2e Bs can immediately after this start bit St with or the processing of the then following information characters Ifb can be started. With this synchronization method, it depends on each transmitted and received binary one to count any subsequent binary zeros. If the number of binary zeros counted in this way exceeds the maximum possible number NM of binary zeros in the information word, this means that a following binary One is the start bit St of the next information word.
In Fig. 3 ist das Prinzipschaltbild einer Einrichtung zur Synchronisations gezeigt, die in analoger Weise-arbeitet.In Fig. 3 is the basic circuit diagram of a device for synchronization shown, which works in an analogous manner.
Hierbei wird die Zeit gemessen, in der hintereinander binäre Nullen übertragen werden. Überschreitet diese gemessene Zeit eine Zeitspanne, die zur Übertragung der maximal möglichen Zahl NM von Binärnullen nötig wäre, so ist klar, daß eine Synchronisationspause vorlegt und ein entsprechendes Ausgangssignal abgegeben werden muß. Die einzelnen Binärzeichen treffen am Eingang I ein, der direkt mit dem Basisanschluß B eines Transistors T verbunden ist. Der Emitteranschluß E dieses Transistors T ist direkt mit einer positiven Spannungsquelle Ub+ verbunden. Zwischen dem Kollektoranschluß K des Transistors T und einem Massenanschluß liegt eine ParallelschaLtung eines Kondensators C und eines Widerstandes R. Der Transistor T dient in dieser Schaltung lediglich als elektronischer Schalter. Trifft am Eingang I und damit am Basisanschluß 3 des lranswstors T ein positiver Spannungsimpuls, der einer binären Er uns entspricht, ein, so schaltet der Transistor T durch und am Kollektoranschluß K liegt die positive Spannung Ub+ an. Der Kondensator lädt sich mit einer sehr kleinen Zeitkonstanten auf, am Anschluß K wird noch während der Impulsdauer der Spannungswert Ub+ erreicht. Trifft nach diesem positiven Spannungsimpuls am Eingang 1 eine binäre Null einS so wird der Transistor T gesperrt und der Kondensator entlädt sich über den Widerstand R1 mit einer ZeitF,sonstante t = C Rl. DIeser Zeitwert t ist so zu wählen, daß er etwas größer - im allgemeinen um die halbe Sendedauer eines Binärzeichens - ist als für die Übertragung der maximal möglichen Zahl NM von Binärnullen im Informationswort nötig wäre. Diese sinkende Spannung am AnschlußK wird in einem Differenzglied D über dessen Eingang D- mit einer Referenzspannung verglichen.Here the time is measured in which binary zeros one after the other be transmitted. Exceeds this measured time a period of time which would be necessary for the transmission of the maximum possible number NM of binary zeros, see above it is clear that there is a synchronization pause and a corresponding output signal must be submitted. The individual binary characters arrive at input I, which is directly is connected to the base terminal B of a transistor T. The emitter connection E this transistor T is connected directly to a positive voltage source Ub +. Between the collector connection K of the transistor T and a ground connection lies a parallel connection of a capacitor C and a resistor R. The transistor T only serves as an electronic switch in this circuit. Meets at the entrance I and thus a positive voltage pulse at the base connection 3 of the lranswstors T, which corresponds to a binary He to us, the transistor T switches through and the positive voltage Ub + is present at the collector connection K. The capacitor charges with a very small time constant, at connection K is still during the pulse duration reaches the voltage value Ub +. Hits after this positive voltage pulse at input 1 a binary zero aS so the transistor T is blocked and the capacitor discharges through the resistor R1 with a time F, otherwise t = C Rl. This fair value t should be selected so that it is slightly larger - generally around half the transmission time of a binary character - is than for the transmission of the maximum possible number NM of binary zeros in the information word would be necessary. This falling voltage at terminal K. is in a differential element D via its input D- with a reference voltage compared.
Diese Referenzspannung wird durch einen zwischen der positiven Spannungsquelle Ub+ und Masse liegenden, -aus den Widerständen R2 und R3 gebildeten Spannungsteiler gebildet.This reference voltage is generated by an intermediate between the positive voltage source Ub + and ground, voltage divider formed from resistors R2 and R3 educated.
Der zwischen den beiden Widerständen R2 und R3 liegende Anschluß V wird dem zweiten Eingang D+ des Differenzgliedes D zugeführt. Dieses Differenzglied D erzeugt an seinem Ausgang A einen positiven Spannungsimpuls, wenn das seinem Eingang D+ zugeführte Signal größer als das seinem Eingang D- zugeführte Signal ist.The connection V located between the two resistors R2 and R3 is fed to the second input D + of the differential element D. This differential term D generates a positive voltage pulse at its output A, if its entry D + supplied signal is greater than the signal supplied to its input D-.
In Fig. 4 sind die wichtigsten Spannungsverläufe der in Fig. 3 gezeigten Schaltung aufgetragen. In Zeile a von Fig.4 sind die Eingangssignale am Eingang I eingetragen.In FIG. 4, the most important voltage profiles are those shown in FIG. 3 Circuit applied. In line a of FIG. 4, the input signals are at the input I entered.
Zunächst trifft ein erstes Informationswort IW1 mit den Informationsblöcken IB1 bis IB4 ein. Dann folgt eine Pause, die als Synchrr>nisationszeichen geeignet ist. Anschließend ist der Beginn des folgenden Informationswortes IW2 angedeutet. In Zeile b von Fig. 4 ist die Referenzspannung UV, die zeitlich konstant ist, und die Spannung UK am Kondensator C und auch am Kollektoranschluß K des Transistors T und damit am Eingang D- des Differenzgliedes D aufgezeichnet.First, a first information word IW1 meets the information blocks IB1 to IB4. This is followed by a pause, which is suitable as a synchronization character is. The beginning of the following information word IW2 is then indicated. In line b of FIG. 4, the reference voltage UV, which is constant over time, is and the voltage UK across the capacitor C and also across the collector terminal K of the transistor T and thus recorded at the input D- of the differential element D.
Mit der erslen eintreffenden binären Eins lädt sich der Kondensator C bis zu seinem Spitzenwert Ub+ auf. Während jeder eintreffenden binären Null entlädt sich der Kondensator C etwas über dem Widerstand R1. Während der 4Jbertragung des Informationswortes treffen aber nnemals so iele binäre Nullen hintereinander ein, um die Spannung am Anschluß K unter die Referenzspannung UV absinken zu lassen. Erst am Ende des ersten Informationswortes IV1 ist der Transistor T aufgrund des Eintreffens einer ausreichenden Zahl von Binärnullen genügend lange gesperrt, daß die Spannung am Kollektoranschluß und damit am Eingang D- des Differenzgliedes D die Referenzspannung UV untersclreitet. In Zeile c ist das Ausgangssignal am Ausgang A des Differenzgliedes D aufgetragen. Dieses Ausgangssignal ist so lange Null, als die Spannung am Eingang D- größer ist als die am Eingang D+, d.h., solange die Spannung UK am Kollektoranschluß K des Transistors T größer als die Referenzspannung UV am Anschluß V des Spannungsteilers ist. Erst bei Unterschreiten dieser Schwelle tritt am Ausgang A des Differenzgliedes D ein positiver Spannungsimpuls auf, der so lange anhält, bis durch einen positiven Eingangsimpuls am Eingang I der Transistor T durchgeschalten wird und die Spannung am Kollektoranschluß K wieder den Wert Ub+ annimmt.When the first binary one arrives, the capacitor charges C up to its peak value Ub +. While every incoming binary zero discharges the capacitor C is slightly above the resistor R1. During the transmission of the The information word never meets so many binary zeros in a row, to let the voltage at connection K drop below the reference voltage UV. Only at the end of the first information word IV1 is the transistor T due to the The arrival of a sufficient number of binary zeros is blocked for a long enough time that the voltage at the collector connection and thus at the input D- of the differential element D. the reference voltage UV falls below. In line c the output signal is at the output A of the differential element D is applied. This output signal is zero as long as the voltage at input D- is greater than that at input D +, i.e. as long as the voltage UK at the collector connection K of the transistor T is greater than the reference voltage UV on Terminal V of the voltage divider is. Only when falling below this threshold occurs at the output A of the differential element D a positive voltage pulse that lasts for so long lasts until a positive input pulse at input I der transistor T is switched through and the voltage at the collector terminal K again has the value Ub + accepts.
Fig. 5 zeigt das Prinzipschaltbild einer Einrichtung zur Synchronisation in digitaler Arbeitsweise. Die hier gezeigte Synchronisationseinrichtung ist zur Zählung von fünf hintereinander folgenden Binärnullen geeignet und weist im wesentlichen fünf Speicherglieder auf, die als Schieberegister SR geschaltet sind. Die O-Ausgnge Q1 bis Q4 sind mit den J*,-Eingangen J2 bis J5 der folgenden Speicherglieder FL2 bis FL5 verschaltet, ebenso die B-Ausgänge. Der J-Eingang J7 des ersten Speichergliedes SLl bleibt unverschaltet, der K-Eingang K1 des ersten Speichergliedes FL1 ist mit Masse verbunden. Alle Takteingänge Cli bis C15 der Speicherglieder FL1 bis FL5 werden durch einen Taktgenerator TG mit einem Schiebetakt versorgt, der der Bitfolge der übertragenen Binärdaten synchron ist. Die zu übertragenden binären Datengruppen treffen am Eingang I ein und werden dem Speicherglied FL1 über seinen "Rücksetz"-Eingang R7 zugeführt. Wenn am Eingang R7 des Speichergliedes FL1 eine Null anliegt, so wird in dem Speicherglied FL1 mit jedem Schiebetakt am Ausgang al eine binäre Eins erzeugt, die mit jedem Schiebetakt durch das Schieberegister SR geschoben wird.5 shows the basic circuit diagram of a device for synchronization in a digital way of working. The synchronization device shown here is for Counting five consecutive binary zeros suitable and essentially indicates five memory elements, which are connected as a shift register SR. The O-exits Q1 to Q4 are connected to the J *, inputs J2 to J5 of the following storage elements FL2 up to FL5, as well as the B outputs. The J input J7 of the first memory element SLl remains unconnected, the K input K1 of the first memory element FL1 is with Ground connected. All clock inputs Cli to C15 of the memory elements FL1 to FL5 are supplied by a clock generator TG with a shift clock that corresponds to the bit sequence of the transmitted binary data is synchronous. The binary data groups to be transferred arrive at input I and are sent to the memory element FL1 via its "reset" input R7 supplied. If a zero is present at the input R7 of the memory element FL1, then a binary one is generated in the memory element FL1 with each shift clock at the output al, which is shifted through the shift register SR with each shift clock.
Wenn nun am Eingang I eine binäre Eins auftritt, wird der Ausgang Q1 des Speichergliedes FL1 mit einer binären Null belegt, die anschließend taktweise durch das Schieberegister SR geschoben wird. Alle Ausgänge Q1 bis Q5 der Speicherglieder FL1 bis FL5 sind mit den Eingängen eines UND-Gatters G verbunden. Am Ausgang A dieses Gatters tritt immer dann eine logische Eins auf, wenn an allen Eingängen des Gatters G eine logische Eins anliegt. Nach Eintreffen einer binären Eins am Eingang I wird das Speicherglied FL7 an seinem Ausgang mit einer Binärnull belegt, die während fünf Schiebetakte im Schieberegister abgespeichert wird.If a binary one occurs at input I, the output Q1 of the memory element FL1 is assigned a binary zero, which is then cyclically is shifted through the shift register SR. All outputs Q1 to Q5 of the storage elements FL1 to FL5 are connected to the inputs of an AND gate G. At output A this Gate always occurs when a logical one occurs at all inputs of the gate G is a logical one. After a binary one arrives at input I. the memory element FL7 is assigned a binary zero at its output, which during five shift clocks is stored in the shift register.
Während dieser Zeit kann selbstverständlich am Ausgang A des Gatters G keine logische Eins auftreten. Erst wenn die binäre Null das Schieberegister SR über den Ausgang Q5 des Speichergliedes FL5 verlassen hat und mittlerweile keine Eins am Eingang T eingetroffen ist, so befinden sich sämtliche Speicherglieder wieder in dem Zustand, daß an ihren Ausgängen Ql bis Q5 binäre Sinken vorliegen. Wenn dies der Fall ist, tritt auch am Ausgang A des Gatters G eine logische Eins auf, die bedeutet, daß die nächste am Eingang 1 eintreffende binäre Eins das Startbit eines folgenden neuen Informationswortes ist. Wenn am Ausgang'A eine logische Eins vorliegt, kann nach Eintreffen einer binären Eins am Eingang I mit der Verarbeitung des nächsten Binärzeichens begonnen werden.During this time, output A of Gate G no logical one occur. Only when the binary zero enters the shift register SR has left FL5 via the output Q5 of the memory element and has now not left any One has arrived at input T, so all memory elements are again in the state that binary drops are present at their outputs Q1 to Q5. If this is the case, a logical one also occurs at the output A of the gate G, the means that the next binary one arriving at input 1 is the start bit of one the following new information word is. If there is a logical one at output'A, can start processing the next after a binary one has arrived at input I. Binary characters.
Fig 6 zeigt das Schaltbild einer Synchronisationseinrichtung, die nach dem Prinzip eines Binärzählers arbeitet.Fig. 6 shows the circuit diagram of a synchronization device, the works on the principle of a binary counter.
Bei dem Verfahren zur Wortsynchronisation kommt es im wesentlichen darauf an, auf eine binäre Eins folgende Binärnullen zu zählen. Die Synchronisationseinrichtung besteht aus vier Speichergliedern FLO bis FL3, die als Binärzähler BZ verschaltet sind, einer Logikschaltung, bestehend aus einem UND-Gatter G, die das Erreichen der vorgegebenen Stellung des Zählers registriert und einem Speicherglied FL4, der dieses Ereignis festhält. Im Binärzähler BZ ist das Speicherglied FLO der Stelle der Binärzahl mit der Wertigkeit 20, das Speicherglied F.1 der Stelle der Binärzahl mit der Wertigkeit 21, usw. zugeordnet. Der Binärzähler BZ mit den vier Speichergliedern FLO bis FL3 ist somit in der Lage, bis zu fünfzehn hintereinanderfolgende Binärnullen zu zählen.In the word synchronization method, it essentially comes about on counting binary zeros following a binary one. The synchronization device consists of four storage elements FLO to FL3, which are interconnected as binary counters BZ are, a logic circuit consisting of an AND gate G, which achieve the the predetermined position of the counter registered and a memory element FL4, the records this event. The memory element FLO is the place in the binary counter BZ the binary number with the valence 20, the memory element F.1 the digit of the binary number with the value 21, etc. assigned. The binary counter BZ with the four storage elements FLO to FL3 are thus capable of up to fifteen consecutive binary zeros to count.
Zur Realisierung dieses Binärzählers werden Speicherglieder verwendet, die in der Lage sind, bei einer Eingangskombination J = 1, K = 1, nach Beendigung des am Eingang Cl eintreffenden Taktes den Zustand am Ausgang Q zu wechseln. Vorzugsweise werden hierzu J-K-R-S-Master-5lave-Flipflops verwendet. Die J- und K-Eingänge der Speicherglieder FLO bis FL3 bleiben unverschaltet, was identisch ist mit dem Anliegen einer binären Eins. Der Eingang ClO des Speichergliedes FLO ist mit einer Klemme T verbunden, der ein der übertragenen Datenfolge synchroner Zähltakt zugeführt wird. Die Eingänge Cli bis Cli der folgenden Speicherglieder FL1 bis FL3 sind mit den Q-Ausgängen QO bis Q2 der vorangestellten Speicherglieder FLO,bis FL2 verbunden. An den Eingangsklemmen 1 treffen die Binärzeichen der zu übertragenden Datenfolgen ein. Dia,ser Eingang 1 ist mit allen Rücksetzeingängen RO bis R3- a-er Speicherglieder FLO bis FL3 des Binärzählers BZ verbunden. Eine am Eingang I eintreffende binäre Eins bewirkt also das Löschen des Binärzählers. Mit dem nächsten Takt wird dann mit der Zählung der Binärnullen begonnen. Die Synohronisationsschaltung soll im gewählten Beispiel neun aufeinanderfolgende Binärnullen erkennen. Es ist also eine logische Schaltung vorzusehen, die den Zustand neun des Binärzählers erkennt. Dazu ist der Ausgang QO des Speichergliedes FLO, das der Binärstelle mit der Wertigkeit 20 zu geordnet ist, mit dem Eingang des Gatters G verbunden. Weiterhin ist der Ausgang Q3 des Speichergliedes FL3, das der Binärstelle mit der Wertigkeit 23 zugeordnet ist, mit einem weiteren Eingang des Gatters G verbunden. Wenn der Binärzähler im Zustand t'neun' ist, tritt am Ausgang des Gatters G ein einer logischen Eins entsprechendes Signal auf. Dieses Ereignis wird in der Speicherzelle FL4 abgespeichert. Dazu ist der Setz-Eingang S dieser Speicherzelle FL4 mit dem Ausgang des Gatters G, der Rücksetz-Eingang R ist mit dem Eingang I der Synchronisationsschaltung verbunden. Eine dort auftretende binäre Eins löscht also neben den Befehlszähler BZ auch die Speicherzelle FL4. Der Ausgang Q4 dieser-Speicherzelle entspricht dem Ausgang A der in Fig.5 gezeigten Synchronisationsschaltung und ist hier ebenso bezeichnet. Die am Ausgang A auftretende Signalfolge entspricht vollkommen der in Fig. 4, Zeile c gezeigten Signalfolge.Storage elements are used to implement this binary counter which are able to with an input combination J = 1, K = 1, after termination of the clock arriving at input Cl to change the state at output Q. Preferably J-K-R-S-Master-5lave flip-flops are used for this. The J and K inputs of the Storage elements FLO to FL3 remain unconnected, which is identical is concerned with a binary one. The input ClO of the storage element FLO is connected to a terminal T, the one of the transmitted data sequence more synchronous Counting clock is supplied. The inputs Cli to Cli of the following memory elements FL1 to FL3 are connected to the Q outputs QO to Q2 of the preceding memory elements FLO, connected to FL2. The binary characters of the apply to input terminals 1 transmitted data sequences. This input 1 is with all reset inputs RO to R3 a-er storage elements FLO to FL3 of the binary counter BZ connected. One A binary one arriving at input I therefore causes the binary counter to be cleared. With the next cycle the counting of the binary zeros is started. The synchronization circuit should recognize nine consecutive binary zeros in the selected example. It is thus to provide a logic circuit that recognizes the state nine of the binary counter. For this purpose, the output QO of the storage element FLO is that of the binary digit with the value 20 is assigned to the input of the gate G connected. Furthermore is the exit Q3 of the memory element FL3, which is assigned to the binary digit with the value 23 is connected to a further input of the gate G. If the binary counter is in State t is 'nine', a logical one occurs at the output of gate G Signal on. This event is stored in the memory cell FL4. Is to the set input S of this memory cell FL4 with the output of the gate G, the reset input R is connected to input I of the synchronization circuit. One occurring there In addition to the command counter BZ, binary one also clears the memory cell FL4. Of the Output Q4 of this memory cell corresponds to output A of that shown in FIG Synchronization circuit and is also referred to here. The one occurring at output A. The signal sequence corresponds completely to the signal sequence shown in FIG. 4, line c.
Bis zu vier zu zählende Binärnullen ist die Schaltung nach Fig. 5 günstiger als die nach Fig. 6, sind mehr als fünf aufeinanderfolgende Binärnullen zu zählen, ist die Schaltung nach Fig. 6 effektiver, weil sie mit weniger Speichergliedern auskommt. Bei zehn zu zählenden Binärnullen z.B.The circuit according to FIG. 5 is up to four binary zeros to be counted More than five consecutive binary zeros are more favorable than that according to FIG. 6 to count, the circuit of FIG. 6 is more effective because it has fewer memory elements gets by. With ten binary zeros to be counted e.g.
sind in der Schaltung nach Fig. 5 zehn, in der Schaltung nach Fig. 6 nur fünf Speicherglieder erforderlich.are ten in the circuit of Fig. 5, in the circuit of Fig. 6 only five storage elements are required.
6 Patentansprüc.he 6 Figuren6 claimsche 6 figures
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742407355 DE2407355B2 (en) | 1974-02-15 | 1974-02-15 | PROCEDURE AND CIRCUIT ARRANGEMENTS FOR WORD SYNCHRONIZATION IN BINARY SIGNAL TRANSMISSION |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742407355 DE2407355B2 (en) | 1974-02-15 | 1974-02-15 | PROCEDURE AND CIRCUIT ARRANGEMENTS FOR WORD SYNCHRONIZATION IN BINARY SIGNAL TRANSMISSION |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2407355A1 true DE2407355A1 (en) | 1975-08-21 |
| DE2407355B2 DE2407355B2 (en) | 1976-05-13 |
Family
ID=5907548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742407355 Withdrawn DE2407355B2 (en) | 1974-02-15 | 1974-02-15 | PROCEDURE AND CIRCUIT ARRANGEMENTS FOR WORD SYNCHRONIZATION IN BINARY SIGNAL TRANSMISSION |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2407355B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2902540C2 (en) * | 1979-01-24 | 1983-12-08 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Circuit arrangement for the serial transmission of digital signal blocks |
-
1974
- 1974-02-15 DE DE19742407355 patent/DE2407355B2/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE2407355B2 (en) | 1976-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2740620C2 (en) | ||
| DE2145119A1 (en) | Data entry device | |
| DE1954420B2 (en) | Method for synchronizing incoming binary data and arrangement for carrying out such a method | |
| DE2021081A1 (en) | Device for synchronizing parity-coded character strings | |
| DE2333299B2 (en) | Circuit arrangement for converting analog signals into PCM signals and from PCM signals into analog signals | |
| DE1813465B2 (en) | Circuit arrangement for the transmission of binary-coded messages consisting of individual pulse sequences with keypad selection in telecommunications, in particular dialing codes in telephone systems | |
| DE1226812B (en) | System for the machine recognition of characters | |
| DE1462688A1 (en) | Device for addressing receiving stations | |
| DE1948533B2 (en) | DEVICE FOR TRANSMISSION OF A SYNCHRONOUS, BINARY PULSE SEQUENCE | |
| DE2407355A1 (en) | Word synchronisation method - locally generated signals are synchronised with received binary signals | |
| DE2311386A1 (en) | DATA SIGNAL DETECTING DEVICE | |
| DE2406485A1 (en) | CIRCUIT ARRANGEMENT FOR COMPARING THE FREQUENCIES OF TWO PULSE TRAINING | |
| DE2250607C3 (en) | Code discriminator for transmission lines operating in synchronous mode | |
| DE2504102C3 (en) | Arrangement for time-division multiplex transmission of analog measured values and digital messages | |
| DE2710270B2 (en) | Circuit arrangement for generating clock pulses synchronized with incoming data pulses | |
| EP0316458B1 (en) | Digital chip with synchronisation of input data | |
| DE2206629A1 (en) | ANNEX FOR REMOTE READING OF INFORMATION CONTAINED IN INDIVIDUAL SITES | |
| DE934532C (en) | Equalizer for teletype signal combinations | |
| EP1126615A1 (en) | Clock frequency dividing method and frequency divider for realising said method | |
| DE2746299C3 (en) | Control circuit for the ignition of thyristors and their feedback | |
| DE2725922B1 (en) | Multi-computer system for the control of route-bound transport | |
| DE3342739A1 (en) | A/D and D/A conversion | |
| EP0385158B1 (en) | Pulse spacing decoding | |
| DE2145955C (en) | Voice-protected, frequency-selective signal receiver for telecommunications, in particular telephone systems | |
| DE3240891A1 (en) | Counting circuit for measuring time intervals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BHJ | Nonpayment of the annual fee |