DE2401139B2 - ELECTRONIC MOS-FET COMPONENT WITH SEVERAL SIGNAL RECEIVING CONNECTIONS - Google Patents

ELECTRONIC MOS-FET COMPONENT WITH SEVERAL SIGNAL RECEIVING CONNECTIONS

Info

Publication number
DE2401139B2
DE2401139B2 DE19742401139 DE2401139A DE2401139B2 DE 2401139 B2 DE2401139 B2 DE 2401139B2 DE 19742401139 DE19742401139 DE 19742401139 DE 2401139 A DE2401139 A DE 2401139A DE 2401139 B2 DE2401139 B2 DE 2401139B2
Authority
DE
Germany
Prior art keywords
flip
mos
signal
flop
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742401139
Other languages
German (de)
Other versions
DE2401139C3 (en
DE2401139A1 (en
Inventor
Werner Dipl.-Ing. 8000 München Höhne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE2348432A priority Critical patent/DE2348432C3/en
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2401139A priority patent/DE2401139C3/en
Publication of DE2401139A1 publication Critical patent/DE2401139A1/en
Publication of DE2401139B2 publication Critical patent/DE2401139B2/en
Application granted granted Critical
Publication of DE2401139C3 publication Critical patent/DE2401139C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type

Description

Der Gegenstand der Hauptanmeldung P 23 48 432.4 ist ein elektronischer MOS-FET-Baustein mit mehreren Signalempfangsanschlüssen für mehrere nicht auf ihm selbst angebrachte Binärsignalsender und mit mehreren MOS-FET-Schaltungen, die binäre Ausgangssignale abgebende MOS-FETs enthalten. Auf dem Baustein sind alle Signalempfangsanschlüsse mit dem Signaleingang jeweils eines dem betreffenden Signalempfangsanschluß individuell zugeordneten Flip-Flops verbunden, wobei der Signalausgang des Flip-Flops jeweils einen oder mehrere der MOS-FETs steuert. Das zwischen dem Signaleingang und der MOS-FET-Schaltung eingefügte Flip-Flop dient zur Verbesserung der Unempfindlichkeit des Bausteins, insbesondere gegen thermische Zerstörung bei der Montage oder Prüfung unter Spannung und bei Unterbrechung der Signalempfangsleitung. The subject of the main application P 23 48 432.4 is an electronic MOS-FET module with several Signal reception connections for several binary signal transmitters not attached to it and with several MOS-FET circuits which contain MOS-FETs which emit binary output signals. Are on the block all signal reception connections with the signal input each one of the relevant signal reception connection individually assigned flip-flops connected, the signal output of the flip-flops each one or controls more of the MOS-FETs. That between the signal input and the MOS-FET circuit The inserted flip-flop serves to improve the insensitivity of the component, in particular to Thermal destruction during installation or testing under voltage and if the signal receiving line is interrupted.

In dem älteren Vorschlag nach DT-AS 22 37 579 st eine taktgesteuerte Master-Slave Kippschaltung beschrieben, deren Masterteil einer Eingangsstufe nachgeschalUit ist. Diese Eingangsstufe kann ein Eingangssignal aufnehmen, das sich von dem zur gleichen Zeit im Masterteil gespeicherten Signal unterscheiden kann. Der Gegenstand dieses älteren Vorschlags wird daher auch King-Master-Slave-Kippschaltung genannt, um auszudrücken, daß die Eingangsstufe bzw. der Kingteil grundsätzlich ähnliche Eigenschaften wie der Masterteil oder der Slaveteil haben, — dementsprechend können alle diese drei Teile, also der Kingteil, Masterteil und Slaveteil, untereinander sehr ähnlich aufgebaut sein, nämlich z. B. jeweils als Flip-Flops. Die Eingangsstufe dient hier zur Erzeugung einer Verzögerungszeit zwischen der endgültigen Einspeicherung des Empfangssignals und dem Beginn der Abgabe dieses Empfangssignals als Ausgangssignal an dem Signalausgang dieser King-Master-SIave-Kippschaltung.In the older proposal according to DT-AS 22 37 579 a clock-controlled master-slave trigger circuit is described, whose master part is connected to an entry level. This input stage can be an input signal which may differ from the signal stored in the master part at the same time. The subject of this older proposal is therefore also called the king-master-slave flip-flop to to express that the input stage or the king part basically has similar properties as the master part or the slave part, - accordingly, all of these three parts, i.e. the king part, master part and Slave part, be very similar to each other, namely z. B. each as flip-flops. The entry level serves here to generate a delay time between the final storage of the received signal and the beginning of the delivery of this received signal as an output signal at the signal output this King-Master-SIave toggle switch.

Die vorliegende Erfindung geht von der Erkenntnis aus, daß grundsätzlich insbesondere die Eingangsstufe der King-Master-Slave-Kippschaltung, aber auchThe present invention is based on the knowledge that, in principle, in particular the input stage but also the king-master-slave toggle switch

grundsätzlich jedes eingangsseitig in einer der MOS-FET-Schaltungen im Baustein der Hauptanmeldung des Hauptpatents angebrachte Flip-Flop mitausgenutzt werden kann als das einem Signalempfangsanschluß nachgeschaltete Flip-Flop, das zur Verbesserung derbasically each on the input side in one of the MOS-FET circuits The flip-flop in the module of the main application for the main patent was also used can be used as the flip-flop connected downstream of a signal receiving connection, which is used to improve the

Unempfindlichkeit des Bausteins dient.Insensitivity of the block is used.

Die Erfindung geht also von einem Baustein nach Hauptpatentanmeldung P 23 48 432 aus und ist insbesondere für ein Fernsprechvermittlungssystem bestimmt. Der erfindungsgemäße Baustein ist dadurch gekennzeichnet, daß eines oder mehrere seiner Flip-FJops jeweils gleichzeitig als speichernde Kippschaltung mitausgenutzt sind.The invention is based on a module according to the main patent application P 23 48 432 and is in particular intended for a telephone switching system. The building block according to the invention is thereby characterized in that one or more of its Flip-FJops are each used simultaneously as a latching multivibrator are also used.

Im erfindungsgemäßen Baustein ist demnach ein Teil der zwischen den Signalempfangsanschlüssen und MOS-FET-Schaltungen eingefügten Flip-Fiops als Kippschaltungen, z. B. als Teil einer Master-Slave-Kippschaltung, mitausgenutzt. Besonders vorteilhaft ist die erfindungsgemäße Maßnahme dann, wenn das eingefügte Flip-Flop als die Eingangsstufe der vorgeschlagenen King-Master-Slave-Kippschaltung mitausgenutzt wird, weil dadurch die gesamte Anzahl der auf dem Baustein untergebrachten Flip-Flops sinken kann, ohne die Unempfindlichkeit des Bausteins bei Montage oder Prüfung unter Spannung oder bei Unterbrechung der Signalempfangsleitung zu beeinträchtigen.In the module according to the invention, a part of the between the signal receiving connections and MOS-FET circuits inserted flip-fiops as trigger circuits, z. B. as part of a master-slave flip-flop circuit, exploited. The measure according to the invention is particularly advantageous when the inserted Flip-flop is also used as the input stage of the proposed King-Master-Slave flip-flop circuit because this can reduce the total number of flip-flops accommodated on the module without the insensitivity of the component during assembly or testing under voltage or when the To affect the signal receiving line.

Die Erfindung wird anhand des in der Figur gezeigten Bausteinausführungsbeispiels beschrieben. Sie ist einer der Signalempfangsanschlüsse. Dieser Bausteinanschluß ist mit dem Signaleingang E der Eingangsstufe, d. h. des Kingteils K der King-Master-Slave-Kippschaltung KMS, verbunden. Hierbei ist dieser Kingteil durch ein Flip-Flop gebildet, das als eingefügtes Flip-Flop zur Unempfindliehkeitsverbesserung bei Gignalleitungsbruch, Montage oder Prüfung unter Spannung mitausgenutzt ist. Hier wird also die MOS-FET-Schaltung im Bereich L des Bausteins durch den Masterteil M und den Slaveteil Sder King-Master-Slave-Kippschaltung gebildet, deren Ausgang hier direkt mit dem Signalausgangsanschluß Sa des Bausteins verbunden ist. Der Signalausgang A des Flip-Flops bzw. Kingteils K steuert den Masterteil der Kippschaltung KMS. Durch diese Mitausnutzung des Kingteils K als zur Unempfindlichkeitsverbesserung eingefügtes Flip-Flop kenn daher die gesonderte Einfügung eines solchen Flip-Flops zwisehen den Signalempfangsanschluß Se und die King-Master-Slave-Kippschaltung eingespart werden.The invention is described on the basis of the module embodiment shown in the figure. It is one of the signal receiving terminals. This module connection is connected to the signal input E of the input stage, that is to say the king part K of the king-master-slave flip-flop circuit KMS. This king part is formed by a flip-flop, which is also used as an inserted flip-flop to improve insensitivity in the event of a signal line break, assembly or testing under voltage. Here, the MOS-FET circuit in area L of the module is formed by the master part M and the slave part S of the king-master-slave flip-flop circuit, the output of which is directly connected to the signal output terminal Sa of the module. The signal output A of the flip-flop or king part K controls the master part of the flip-flop circuit KMS. By using the king part K as a flip-flop inserted to improve insensitivity, the separate insertion of such a flip-flop between the signal receiving connection Se and the king-master-slave flip-flop can be saved.

In entsprechender Weise kann auch bei anderen Ausführungsbeispielen der Erfindung jeweils die Einfügung eines besonderen Flip-Flops eingespart werden, die keine King-Master-Slave-Kippschaltung darstellen. Bei jenen in der Figur nicht gezeigten Signalempfangsanschlüssen des erfindungsgemäßen Bausteins, bei denen die nachgeschaltete MOS-FET-iichaltung im Bereich L eingangsseitig kein Flip-Flop enthält, ist aber erfindungsgemäß zur Verbesserung der Unempfindlichkeit des Bausteins das in der Hauptanmeldung offenbarte Flip-Flop einzufügen.In a corresponding manner, the insertion of a special flip-flop, which do not represent a king-master-slave flip-flop circuit, can be saved in each case in other exemplary embodiments of the invention. For those signal reception connections of the module according to the invention, not shown in the figure, in which the downstream MOS-FET circuit in area L does not contain a flip-flop on the input side, the flip-flop disclosed in the main application must be inserted according to the invention to improve the insensitivity of the module.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (2)

Patentansprüche:Patent claims: 1. Elektronischer MOS-FET-Baustein mit mehreren Signalempfangsanschlüssen für mehrere nicht auf ihm selbst angebrachte Binärsignalsender und mit mehreren MOS-FET-Schaltungen, die binäre Ausgangssignale abgebende MOS-FETs enthalten, auf dem alle Signalempfangsanschlüsse mit dem Signaleingang jeweils eines dem betreffenden Signalempfangsanschluß individuell zugeordneten Flip-Flops verbunden sind, wobei der Signalausgang des Flip-Flops jeweils einen oder mehrere der MOS-FETs steuert, insbesondere für ein Fernsprechvermittlungssystem, nach Hauptpatentanmeldung P2348432.4, dadurch gekennzeichnet, daß eines oder mehrere seiner Flip-Flops jeweils gleichzeitig als speichernde Kippschaltung mitausgenutzt sind.1. Electronic MOS-FET module with multiple signal receiving connections for multiple not Binary signal transmitter attached to it and with several MOS-FET circuits, the binary Contain output signals emitting MOS-FETs, on which all signal receiving connections with the Signal input each individually assigned to the relevant signal receiving connection Flip-flops are connected, the signal output of the flip-flops each one or more of the MOS-FETs controls, in particular for a telephone switching system, according to the main patent application P2348432.4, characterized in that that one or more of its flip-flops each simultaneously as a latching multivibrator are also used. 2. MOS-FET-Baustein nach Patentanspruch 1, dadurch gekennzeichnet, daß dem Flip-Flop (K)e\ne Master-Slave-Kippschaltung (MS) nachgeschaltet ist und daß das Flip-Flop, das bei der Taktimpulsvorderflanke das Empfangssignal speichert und das anschließend gegen Änderung des gespeicherten Empfangssignals blockiert ist, sein gespeichertes Empfangssignal an die Masterslufe weiterleitet, die dieses Empfangssignal an die Slavestufe weiterleitet, welche ihrerseits erst ab Taktimpulsrückflanke das gespeicherte Empfangssignal für die Dauer einer Taktperiode am Master-Slave-Kippschaltungsausgang abgibt.2. MOS-FET module according to claim 1, characterized in that the flip-flop (K) e \ ne master-slave flip-flop (MS) is connected downstream and that the flip-flop, which stores the received signal at the clock pulse leading edge and which is then blocked against changes in the stored received signal, forwards its stored received signal to the master circuit, which forwards this received signal to the slave stage, which in turn only outputs the stored received signal for the duration of one clock period at the master-slave flip-flop output from the clock pulse trailing edge.
DE2401139A 1973-09-26 1974-01-10 Electronic MOS-FET module with several signal reception connections Expired DE2401139C3 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2348432A DE2348432C3 (en) 1973-09-26 1973-09-26 Electronic MOS-FET module with several signal reception connections
DE2401139A DE2401139C3 (en) 1973-09-26 1974-01-10 Electronic MOS-FET module with several signal reception connections

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2348432A DE2348432C3 (en) 1973-09-26 1973-09-26 Electronic MOS-FET module with several signal reception connections
DE2401139A DE2401139C3 (en) 1973-09-26 1974-01-10 Electronic MOS-FET module with several signal reception connections

Publications (3)

Publication Number Publication Date
DE2401139A1 DE2401139A1 (en) 1975-07-31
DE2401139B2 true DE2401139B2 (en) 1976-12-16
DE2401139C3 DE2401139C3 (en) 1980-05-14

Family

ID=62567078

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2348432A Expired DE2348432C3 (en) 1973-09-26 1973-09-26 Electronic MOS-FET module with several signal reception connections
DE2401139A Expired DE2401139C3 (en) 1973-09-26 1974-01-10 Electronic MOS-FET module with several signal reception connections

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2348432A Expired DE2348432C3 (en) 1973-09-26 1973-09-26 Electronic MOS-FET module with several signal reception connections

Country Status (1)

Country Link
DE (2) DE2348432C3 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2603154C3 (en) * 1976-01-28 1981-06-25 Siemens Ag, 1000 Berlin Und 8000 Muenchen LSI module
US4247791A (en) * 1978-04-03 1981-01-27 Rockwell International Corporation CMOS Memory sense amplifier
JPS5737876A (en) * 1980-08-20 1982-03-02 Hitachi Ltd Semiconductor integrated circuit apparatus

Also Published As

Publication number Publication date
DE2348432A1 (en) 1975-04-10
DE2348432C3 (en) 1980-01-24
DE2348432B2 (en) 1976-04-08
DE2401139C3 (en) 1980-05-14
DE2401139A1 (en) 1975-07-31

Similar Documents

Publication Publication Date Title
DE2731336C2 (en) Cycle system
EP0588274A1 (en) Serial bus-system having one-wire link
DE2842175C2 (en) Interlock circuit
DE10000758C2 (en) Pulse generator
DE2401139B2 (en) ELECTRONIC MOS-FET COMPONENT WITH SEVERAL SIGNAL RECEIVING CONNECTIONS
EP0033125B1 (en) D-flip-flop circuit
DE1168295B (en) Electronic circuit arrangement for alarm systems
CH494485A (en) Switchgear
DE3412734C2 (en) Circuit arrangement for evaluating the impedance value, which is normally between a minimum value and a maximum value, of an indicator impedance connected on the input side
DE2210541B2 (en) Polarity hold latch assembly with input gating circuits
DE2636957C2 (en) Dental device with multiple instruments
DE3718001C2 (en)
WO2000048315A1 (en) Comparator circuit
DE3314869A1 (en) Method and device for monitoring opto-electronic transmission links for digital signals transmitted serially
DE3446958A1 (en) ARRANGEMENT FOR SHORT-CIRCUIT OVERLOAD MONITORING OF ELECTRONIC PROXIMITY SWITCHES
DE3105905C2 (en) Circuit arrangement for converting input pulses into bounce-free output pulses that are synchronous with a predetermined clock
DE2449341C3 (en) Method and circuit for detecting the pulse duty factor of a binary signal
DE3239935C2 (en) Circuit arrangement for converting an input signal with bruises into bounce-free output signals
DE102004049016B3 (en) Circuit arrangement for electrically insulated transmission of electrical signal with optical coupler has evaluation circuit that only recognizes pulse width modulated signal as valid if terminating signal has been received
EP0762650B1 (en) Circuit arrangement for generating a binary output signal
DE1299705C2 (en) T-flip-flop made up of logic circuits
DE2548070C2 (en) Arrangement for regenerating RZ (return-to-zero) signal sequences
DE2548071C2 (en) Arrangement for pulse regeneration
DE2703910C2 (en) Circuit arrangement for storing signals
DE3129186C2 (en) Arrangement for the delivery of pulsed signals

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8340 Patent of addition ceased/non-payment of fee of main patent