DE2348432B2 - ELECTRONIC MOS-FET COMPONENT WITH SEVERAL SIGNAL RECEIVING CONNECTIONS - Google Patents
ELECTRONIC MOS-FET COMPONENT WITH SEVERAL SIGNAL RECEIVING CONNECTIONSInfo
- Publication number
- DE2348432B2 DE2348432B2 DE19732348432 DE2348432A DE2348432B2 DE 2348432 B2 DE2348432 B2 DE 2348432B2 DE 19732348432 DE19732348432 DE 19732348432 DE 2348432 A DE2348432 A DE 2348432A DE 2348432 B2 DE2348432 B2 DE 2348432B2
- Authority
- DE
- Germany
- Prior art keywords
- mos
- signal
- flip
- fet
- flops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3562—Bistable circuits of the master-slave type
Description
Gegenstand der Erfindung ist ein elektronischer MOS-FET-Baustein mit mehreren Signalempfangsan-Schlüssen, der insbesondere für die Verwendung in Steuereinheiten eines Fernsprech-Vermittlungssystems entwickelt wurde.The subject of the invention is an electronic MOS-FET module with several signal receiving connections, in particular for use in control units of a telephone switching system was developed.
Es gibt mit isolierten Steuerelektroden ausgestattete MOS-FET-Bausteine der verschiedensten Art, die mehrere Signalempfangsanschlüsse für mehrere nicht auf ihm selbst angebrachte Binärsignalsender aufweisen, vgl. zum Beispiel RCA Solid State COS/MOS Integrierte Digital-Schaltungen 1973. Dort sind auch Bausteine angegeben, die mindestens eine MOS-FET-Schaltung enthalten, deren MOS-FETs binäre Ausgangssignale abgeben.There are various types of MOS-FET modules equipped with insulated control electrodes, the have several signal reception connections for several binary signal transmitters not attached to it, See for example RCA Solid State COS / MOS Integrated Digital Circuits 1973. There are also Modules specified that contain at least one MOS-FET circuit, the MOS-FETs binary output signals hand over.
Es sind ferner Bausteine bekannt, die ein Flip-Flop aus MOS-FETs enthalten. Manche dieser Bausteine enthalten z. B. keine anderen Schaltungen als solche Flip-Flops, deren Signaleingänge mit den Signalempfangsanschlüssen des Bausteins verbunden sind.There are also known components that contain a flip-flop made of MOS-FETs. Some of these building blocks contain z. B. no other circuits than such flip-flops, the signal inputs with the signal receiving connections of the block are connected.
Die Aufgabe der Erfindung ist, die Unempfindlichkeit bzw. Narrensicherheit bei der Handhabung eines elektronischen MOS-FET-Bausteines mit mehreren Signalempfangsanschlüssen für mehrere nicht auf ihm selbst angebrachte Binärsignalsender und mit mindestens einer MOS-FET-Schaltung, die binäre Ausgangssignale abgebende MOS-FETs enthält, auf neue Weise zu verbessern. Das wird dadurch erreicht, daß auf ihm alle Signalempfangsanschlüsse mit dem Signaleingang eines dem betreffenden Signalempfangsanschluß jeweils individuell zugeordneten Flip-Flops verbunden sind, dessen Signalausgang jeweils einen oder mehrere der MOS-FETs steuert. 6sThe object of the invention is the insensitivity or foolproof when handling a electronic MOS-FET module with multiple signal receiving connections for multiple not on it self-installed binary signal transmitter and with at least one MOS-FET circuit, the binary output signals emitting MOS-FETs contains, improve in new ways. This is achieved by being on him all signal receiving connections with the signal input of one of the respective signal receiving connections individually assigned flip-flops are connected, the signal output of which is one or more which controls MOS-FETs. 6s
Die MOS-FET-Schaltung kann z. B. ein Verknüpfungsglied oder einen Bestandteil einer Steuereinheit darstellen, z. B. einen Bestandteil einer Steuereinheit eines Fernsprech-Vermittlungssystems. Die erfindungseemäß zwischen den Signalempfangsanschiüssen und der MOS-FET-Schaltung jeweils eingefügten Flip-Flops dienen zur Förderung der Unempfindhchkeit, wie noch erläutert werden wird. Da die erfindungsgemäß eingefügten Flip-Flops auf die Funktion der MOS-FET-Schaltung scheinbar keinen wesentlichen Einfluß haben - nämlich abgesehen von der Verbesserung der Unempfindlichkeit -, braucht der Anwender des Bausteins an sich von der Existenz der Flip-Flops auf den Bausteinen auch nicht Kerntnis zu haben, um sinnvoll mit dem Baustein umgehen zu können.The MOS-FET circuit can, for. B. a link or part of a control unit represent, e.g. B. part of a control unit of a telephone switching system. The according to the invention flip-flops inserted between the signal receiving connections and the MOS-FET circuit serve to promote insensitivity, as will be explained later. Since the invention inserted flip-flops do not seem to have any significant influence on the function of the MOS-FET circuit - namely apart from the improvement of the insensitivity - the user needs the Building block itself not to have core knowledge of the existence of the flip-flops on the building blocks either to be able to use the module in a meaningful way.
Wie die erfindungsgemäß eingefügten Flip-Flops wirken, wird an Hand der F i g. 1 bis 3 näher erläutert, wobeiHow the flip-flops inserted according to the invention work is illustrated in FIG. 1 to 3 explained in more detail, whereby
F i g. 1 ein Ausführungsbeispiel eines erfindungsgemäßen Bausteins undF i g. 1 an embodiment of a module according to the invention and
Fig.2 und 3 Beispiele für Ausgestaltungen der erfindungsgemäß eingefügten Flip-Flops zeigen.2 and 3 examples of embodiments of the show flip-flops inserted according to the invention.
Der in F i g. 1 gezeigte Baustein enthält die Signalempfangsanschlüsse Se und die Signalausgangsanschlüsse Sa. Darüber hinaus sind hier zwei weitere Anschlüsse Sw gezeigt, welcher hier insbesondere für die Stromversorgung der im Bereich L angebrachten MOS-FET-Schaltung bzw. der im Bereich L angebrachten verschiedenen MOS-FET-Schaltungen und zu Erdungszwecken, aber auch zur Stromversorgung der erfindungsgemäß eingefügten Flip-Flops dienen. In dem Bereich L befinden sich also z. B. MOS-FET-Verknüpfungsglieder, deren Ausgänge mit den Signalausgangsanschlüssen Sa verbunden sind, wie in F i g. 1 schematisch angedeutet ist.The in F i g. Block 1 includes the signal receiving terminals Se and the signal output terminals Sa. addition, two other terminals Sw are shown here, which in particular for the power supply of the attached in the area L MOS-FET circuit or attached in the region of L different MOS-FET Circuits and for grounding purposes, but also to supply power to the flip-flops inserted according to the invention. In the area L are z. B. MOS-FET gates, the outputs of which are connected to the signal output terminals Sa , as shown in FIG. 1 is indicated schematically.
Erfindungsgemäß sind die Flip-Flops F jeweils zwischen die Signalempfangsanschlüsse Se und die Eingänge der MOS-FET-Schaltungen im Bereich L eingefügt — in F i g. 1 sind der Übersichtlichkeit wegen nur zwei dieser Flip-Flops Fgezeigt. Der Signaleingang E jedes Flip-Flops F ist jeweils mit einem Signalempfangsanschluß Se verbunden, so daß jedes Flip-Flop F individuell diesem Signalempfangsanschluß und damit individuell jenem Binärsignalsender zugeordnet ist, welcher jeweils außerhalb des Bausteins mit dem Signalempfangsanschluß Se verbunden wird. Der Signalausgang A des Flip-Flops F steuert jeweils einen oder mehrere der MOS-FETs im Bereich L, wie in F i g. 1 schematisch angedeutet ist.According to the invention, the flip-flops F are each inserted between the signal receiving connections Se and the inputs of the MOS-FET circuits in the area L - in FIG. 1, only two of these flip-flops F are shown for the sake of clarity. The signal input E of each flip-flop F is connected to a signal receiving terminal Se, so that each flip-flop F is individually assigned to this signal receiving terminal and thus individually to that binary signal transmitter which is connected to the signal receiving terminal Se outside the module. The signal output A of the flip-flop F controls one or more of the MOS-FETs in the area L, as in FIG. 1 is indicated schematically.
Die Flip-Flops F können z. B. gemäß F i g. 2 oder 3 ausgebildet sein. Das in Fig.2 gezeigte Flip-Flop F ergibt an seinem Signalausgang A ein Signal / der gleichen Polarität wie das dem Signaleingang E zugeführte Signal i. Bei der in F i g. 3 gezeigten Ausführung erhält man am Signalausgang A jedoch ein Ausgangssignal τ, welches gegenüber dem Signaleingang £ zugeführten Signal /negiert ist. Jedes der in den Fig.2 und 3 gezeigten Flip-Flops enthält jeweils zwei Inverter in für sich bekannter C-MOS-Technik, welche mitunter auch COS-MOS-Technik genannt wird. Je nachdem, ob hier das Eingangssignal /nur einen oder ob es zwei solche Inverterstufen durchläuft, bevor das Ausgangssignal am Signalausgang A abgegeben wird, ist das Ausgangssignal negiert oder nicht negiert.The flip-flops F can, for. B. according to FIG. 2 or 3 be formed. The flip-flop F shown in FIG. 2 produces a signal / of the same polarity as the signal i fed to the signal input E at its signal output A. In the case of the in FIG. 3, however, an output signal τ is obtained at the signal output A which is negated with respect to the signal / supplied to the signal input £. Each of the flip-flops shown in FIGS. 2 and 3 contains two inverters in C-MOS technology known per se, which is sometimes also called COS-MOS technology. Depending on whether the input signal / only passes through one or two such inverter stages before the output signal is output at signal output A , the output signal is negated or not negated.
Die erfindungsgemäß zwischen den Signalempfangsanschlür.sen Se und dem Bereich L eingefügten Flip-Flops F können jedoch grundsätzlich auch einen anderen Aufbau als den in F i g. 2 und 3 gezeigten Aufbau aufweisen.The flip-flops F inserted according to the invention between the signal receiving connections Se and the area L can, however, in principle also have a different structure than that in FIG. 2 and 3 have the structure shown.
Die erfindungsgemäß eingefügten Flip-Flops F weisen gleichzeitig verschiedene Vorteile auf:The flip-flops F inserted according to the invention simultaneously have various advantages:
Wenn ein MOS-FET-Baustein ohne Anwendung der erfindungsgemäßen Maßnahme in einer sich im Betrieb befindenden Anlage eingefügt ist, ist es bekanntlich oft gefährlich, die Signalanschlüsse Se des sich im Betrieb befindenden Bausteins vom Binärsignalsender zu trennen, weil dann sehr leicht MOS-FETs im Bereich L andauernd in ihren Übergangszustand statt in ihren leitenden oder nichtleitenden Zustand gesteuert werden, wodurch sie thermisch zerstört werden können, — dies wird letzten Endes durch parasitäre Spannungen an den Signalempfangsanschlüssen Se verursacht. Die erfindungsgemäß eingefügten Flip-Flops trennen jedoch die empfindlichen MOS-FET-Schaltungen im Bereich L von den Signalempfangsanschlüssen Se in der Weise, daß — trotz der Unterbrechung zwischen dem Binärsignalsender und den Signalempfangsanschlüssen Se — weiterhin ungestört niederohmig das zuletzt vom Binärsignalsender empfangene, jetzt in dem Flip-Flop F gespeicherte Signal den Eingängen der MOS-FET-Schaltung im Bereich L zugeführt wird. Das Floaten des Potentials an dem vom Binärsignalsender getrennten Signalempfangsanschluß Se ist hier überdies nicht nur für die MOS-FET-Schaltung im Bereich L ungefährlich, vgl. Fig. 1, sondern auch für die sich noch im Betrieb befindenden Flip-Flops F selbst ungefährlich, da mit jenem Rückkopplungszweig z, der mit dem Signaleingang E dieses Flip-Flops und mit dem Signalempfangsanschluß Se verbunden ist, stets ein Potentini auftritt, das angenähert gleich einem der Potentiale der Versorgungsspannung des Bausteins an den Anschlüssen Sw ist — in diesen Rückkopplungszweig ζ wird nämlich über einen leitenden FET innerhalb der betreffenden Flip-Flops eines der den Klemmen Sw zugeführten Gleichspannungsversorgungspotentiale zugeführt, vgl. hierzu die Ausführungen solcher Flip-Flops in F i g. 2 und 3, in denen der Rückkopplungszweig ζ dann stets mit einem leitenden p-Kanal-FET oder mit einem leitenden n-Kanal-FET eines der beiden Inverter verbunden ist. wobei — der Übersichtlichkeit wegen nicht eingezeichnet — die Gleichstromversorgungsanschlüsse Sw mit den Gleichstromversorgungs-Schaltungspunkten innerhalb jedes Inverters verbunden sind.If a MOS-FET module is inserted into a system that is in operation without using the measure according to the invention, it is known that it is often dangerous to separate the signal connections Se of the module that is in operation from the binary signal transmitter, because then MOS-FETs in the Area L are constantly controlled in their transition state instead of in their conductive or non-conductive state, whereby they can be thermally destroyed - this is ultimately caused by parasitic voltages at the signal reception connections Se. However, the flip-flops inserted according to the invention separate the sensitive MOS-FET circuits in the area L from the signal receiving connections Se in such a way that - despite the interruption between the binary signal transmitter and the signal receiving connections Se - the last received from the binary signal transmitter, now in the signal stored in the flip-flop F is fed to the inputs of the MOS-FET circuit in the area L. Floating the potential at the signal receiving connection Se, which is separate from the binary signal transmitter, is not only harmless here for the MOS-FET circuit in area L , cf. because with that feedback branch z, which is connected to the signal input E of this flip-flop and to the signal receiving terminal Se, a potentini always occurs which is approximately equal to one of the potentials of the supply voltage of the module at the terminals Sw - namely, ζ becomes in this feedback branch One of the DC voltage supply potentials fed to the terminals Sw is supplied via a conductive FET within the relevant flip-flops, cf. the explanations of such flip-flops in FIG. 2 and 3, in which the feedback branch ζ is then always connected to a conductive p-channel FET or to a conductive n-channel FET of one of the two inverters. wherein - not shown for the sake of clarity - the DC power supply connections Sw are connected to the DC power supply circuit points within each inverter.
Während des Betriebes einer Ai.lage, in die der erfindungsgemäße Baustein eingefügt ist, kann vorteilhafterweise auch das Potential an den Signalempfangsanschlüssen Se mit einem hochohmigen Instrument gemessen werden, ohne den Betrieb des Bausteins zu beeinträchtigen, da die erfindungsgemäß vorgesehenen Fli-Flops Fdie empfangenen Signale regenerieren.During the operation of an Ai .lage in which the module according to the invention is inserted, advantageously also the potential at the signal reception connections Se with a high-resistance instrument be measured without affecting the operation of the module, since the inventively provided Fli-Flops F regenerate the received signals.
Bekanntlich ist es sonst oft gefährlich, einen einzelnen MOS-FET-Baustein zunächst nur an seinen Stromversorgungsanschlüssen Sw in eine Anlage einzufügen, weil — ohne die Anwendung der erfindungsgemf.ßen Maßnahme — die MOS-FETs im Bereich L in den Übergangsbereich ausgesteuert sein können, insbesondere können dort in C-MOS-Technik geschaltete p-Kanal-FETs zusammen mit den damit verbundenen n-Kanal-FETs gleichzeitig in den leitenden Zustand gesteuert werden. Beim erfindungsgemäßen Baustein ist diese Zerstörung auch in diesem Falle verhindert, weil die den Anschlüssen Sw zugeführte Versorgungsspannung das Potential des an sich floatenden Rückkopplungszweigs ζ angenähert etwa gleich groß wie eines der beiden den Anschlüssen Sw zugeführten Potentiale macht — durch die Versorgungsspannung wird auch in diesem Falle entweder ein n-Kanal-FET oder ein p-Kanal-FET, also einer der FETs jeder Inverterstufe des Flip-Flops F in den leitenden Zustand gesteuert, wodurch das Potential des mit dem Signaleingang E verbundenen Rückkopplungszweiges ζ festgelegt ist.As is well known, it is otherwise often dangerous to initially only insert a single MOS-FET module into a system at its power supply connections Sw , because - without the application of the inventive measure - the MOS-FETs in area L can be controlled into the transition area, In particular, p-channel FETs connected using C-MOS technology can be simultaneously controlled into the conductive state together with the n-channel FETs connected to them. In the case of the module according to the invention, this destruction is also prevented in this case because the supply voltage supplied to the connections Sw makes the potential of the feedback branch ζ which is floating in itself approximately the same as one of the two potentials supplied to the connections Sw - the supply voltage also in this case either an n-channel FET or a p-channel FET, i.e. one of the FETs of each inverter stage of the flip-flop F controlled into the conductive state, whereby the potential of the feedback branch ζ connected to the signal input E is fixed.
Die Binärsignalsender können vorteilhafterweise auch Taktsignalsender sein.The binary signal transmitters can advantageously also be clock signal transmitters.
Wenn die Flip-Flops Fin C-MOS-Technik hergestellt sind, wie in F i g. 2 und 3 angedeutet ist, dann ist vorteilhafterweise der Stromverbrauch der Flip-Flops extrem gering, so daß dann der Energiebedarf zur Erzielung der erfindungsgemäßen Vorteile im allgemeinen völlig veniachlässigbar ist.When the flip-flops are made of Fin C-MOS technology, as shown in FIG. 2 and 3 is indicated, then is advantageously, the power consumption of the flip-flops extremely low, so that then the energy requirement for Achieving the advantages according to the invention is generally completely negligible.
Falls der mit dem Signaleingang F verbundene Rückkopplungszweig ζ gleichzeitig mit dem Signalausgang A des Flip-Flops Fverbunden ist, ist es vorteilhaft, in diesen Rückkopplungszweig ζ einen Widerstand R, vgl. F i g. 2, einzufügen, welcher verhindert, daß das dem Signalempfangsanschluß Se zugeführte Signal / ungehindert an den Invertern des Flip-Flops vorbei direkt dem Signalausgang A und damit den Eingängen der im Bereich L vorgesehenen Schaltungen zugeführt wird. Dieser Widerstand R kann z. B. 100 kOhm betragen und z. B. mit Hilfe eines FETs in an sich bekannter Weise hergestellt werden, vgl. »Electronics«, 4. Oktober, 1965, S. 85, linke Spalte, Zeile 7 von unten bis rechte Spalte, Zeile 1.If the feedback branch ζ connected to the signal input F is simultaneously connected to the signal output A of the flip-flop F, it is advantageous to have a resistor R in this feedback branch ζ , see FIG. 2, to be inserted, which prevents the signal / supplied to the signal receiving connection Se from being passed directly to the signal output A and thus to the inputs of the circuits provided in the area L, unhindered past the inverters of the flip-flop. This resistor R can, for. B. 100 kOhm and z. B. can be produced with the help of an FET in a known manner, see. "Electronics", October 4, 1965, p. 85, left column, line 7 from the bottom to the right column, line 1.
Bei dem in F i g. 3 gezeigten Ausführungsbeispiel ist der mit dem Signaleingang verbundene Rückkopplungszweig ζ widerstandsfrei, was insbesondere dann vorteilhaft ist, wenn dieser Rückkopplungszweig ζ nicht gleichzeitig auch mit dem Signalausgang A des Flip-Flops F verbunden ist und von MOS-FETs gesteuert ist, die auch im leitenden Zustand noch hochohmig sind, z. B. 100 kOhm. Dann braucht nämlich der Binärsignalsender zum Steuern dieser Flip-Flops F keine hohen Leistungen aufzuwenden. Auch der Aufwand für die Herstellung des Widerstandes entfällt.In the case of the FIG. 3, the feedback branch ζ connected to the signal input is resistance-free, which is particularly advantageous if this feedback branch ζ is not also connected to the signal output A of the flip-flop F and is controlled by MOS-FETs that are also in the conductive state are still high resistance, z. B. 100 kOhm. In that case, the binary signal transmitter does not need to use high powers to control these flip-flops F. There is also no need to manufacture the resistor.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (4)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2348432A DE2348432C3 (en) | 1973-09-26 | 1973-09-26 | Electronic MOS-FET module with several signal reception connections |
| DE2401139A DE2401139C3 (en) | 1973-09-26 | 1974-01-10 | Electronic MOS-FET module with several signal reception connections |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2348432A DE2348432C3 (en) | 1973-09-26 | 1973-09-26 | Electronic MOS-FET module with several signal reception connections |
| DE2401139A DE2401139C3 (en) | 1973-09-26 | 1974-01-10 | Electronic MOS-FET module with several signal reception connections |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2348432A1 DE2348432A1 (en) | 1975-04-10 |
| DE2348432B2 true DE2348432B2 (en) | 1976-04-08 |
| DE2348432C3 DE2348432C3 (en) | 1980-01-24 |
Family
ID=62567078
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2348432A Expired DE2348432C3 (en) | 1973-09-26 | 1973-09-26 | Electronic MOS-FET module with several signal reception connections |
| DE2401139A Expired DE2401139C3 (en) | 1973-09-26 | 1974-01-10 | Electronic MOS-FET module with several signal reception connections |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2401139A Expired DE2401139C3 (en) | 1973-09-26 | 1974-01-10 | Electronic MOS-FET module with several signal reception connections |
Country Status (1)
| Country | Link |
|---|---|
| DE (2) | DE2348432C3 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2603154C3 (en) * | 1976-01-28 | 1981-06-25 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | LSI module |
| US4247791A (en) * | 1978-04-03 | 1981-01-27 | Rockwell International Corporation | CMOS Memory sense amplifier |
| JPS5737876A (en) * | 1980-08-20 | 1982-03-02 | Hitachi Ltd | Semiconductor integrated circuit apparatus |
-
1973
- 1973-09-26 DE DE2348432A patent/DE2348432C3/en not_active Expired
-
1974
- 1974-01-10 DE DE2401139A patent/DE2401139C3/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2348432A1 (en) | 1975-04-10 |
| DE2401139B2 (en) | 1976-12-16 |
| DE2401139C3 (en) | 1980-05-14 |
| DE2401139A1 (en) | 1975-07-31 |
| DE2348432C3 (en) | 1980-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3627681C2 (en) | ||
| DE2621577C3 (en) | Circuit arrangement for providing the voltages required to control a liquid crystal display arrangement | |
| DE2625007C3 (en) | Address buffer circuit for semiconductor memories | |
| DE1537263B2 (en) | DRIVER CIRCUIT WITH MOS FIELD EFFECT TRANSISTORS | |
| DE2639555C2 (en) | Electric integrated circuit | |
| DE3024936C2 (en) | AC voltage amplifier in the form of an integrated circuit | |
| DE2514462C3 (en) | Circuit arrangement for converting a voltage level | |
| DE3618572A1 (en) | SEMICONDUCTOR MEMORY ELEMENT | |
| DE2343128C3 (en) | R-S flip-flop circuit with complementary insulated gate field effect transistors | |
| DE4040046C1 (en) | ||
| EP0589221B1 (en) | Semiconductor integrated circuit device | |
| DE1237177B (en) | Asynchronous counter | |
| DE4010145C1 (en) | ||
| DE2543403C3 (en) | Circuit arrangement for level-dependent change in the input impedance of an amplifier for bipolar signals | |
| DE2348432C3 (en) | Electronic MOS-FET module with several signal reception connections | |
| DE3718001C2 (en) | ||
| DE2362987A1 (en) | PULSE GENERATOR | |
| DE3729925A1 (en) | Level-converting circuit | |
| DE3600826A1 (en) | Comparator of the chopper type | |
| DE2650367B2 (en) | Control circuit of a stepper motor used for time measurement | |
| EP0899880B1 (en) | Level converter | |
| DE3215074A1 (en) | ARRANGEMENT FOR ADAPTING A TEST DEVICE TO A TEST UNIT | |
| DE2503384C3 (en) | Differential amplifier for the subnanosecond range | |
| DE2241349A1 (en) | CIRCUIT ARRANGEMENT FOR THE GENERATION OF EQUAL LONG PULSES DISPATCHED BY 180 DEGREES | |
| DE1933370C3 (en) | Asynchronous RS flip-flop in ECL technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |