DE2401139A1 - Electronic MOS-FET subassembly for telephone systems - has reception terminals for external binary signal transmitters - Google Patents

Electronic MOS-FET subassembly for telephone systems - has reception terminals for external binary signal transmitters

Info

Publication number
DE2401139A1
DE2401139A1 DE2401139A DE2401139A DE2401139A1 DE 2401139 A1 DE2401139 A1 DE 2401139A1 DE 2401139 A DE2401139 A DE 2401139A DE 2401139 A DE2401139 A DE 2401139A DE 2401139 A1 DE2401139 A1 DE 2401139A1
Authority
DE
Germany
Prior art keywords
flip
mos
fet
flop
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2401139A
Other languages
German (de)
Other versions
DE2401139B2 (en
DE2401139C3 (en
Inventor
Werner Dipl Ing Hoehne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE2348432A priority Critical patent/DE2348432C3/en
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2401139A priority patent/DE2401139C3/en
Publication of DE2401139A1 publication Critical patent/DE2401139A1/en
Publication of DE2401139B2 publication Critical patent/DE2401139B2/en
Application granted granted Critical
Publication of DE2401139C3 publication Critical patent/DE2401139C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Telephone Function (AREA)
  • Electronic Switches (AREA)

Abstract

The apparatus has a number of MOS-FET circuits with MOS-FET's delivering output signals; and all signal reception terminals are connected to the signal input of a flip-flop individually allocated to the terminal. The flip-flop signal output controls one or several MOS-FET's, as in 2348432. One or several of the flip-flops in the apparatus are simultaneously used as a storage circuit; or alternatively the flip-flop may be used as the input stage of a clock pulse controlled master-slave flip-flop stage, as in 2237579. The apparatus may have a large number of signal reception terminals.

Description

Elektronischer MOS-FET-Baustein mit mehreren Signalempfangsanschlüssen Der Gegenstand der Hauptanmeldung/des Hauptpatentes P...432.4 = 73/6179 ist ein elektronischer MOS-FET-Baustein mit mehreren Signalempfangsanschlüssen für mehrere nicht auf ihm selbst angebrachte Binärsignalsender und mit mehreren MOS-FET-Schaltungen, die binäre Ausgangssignale abgebende MOS-FETs enthalten. Auf dem Baustein sind alle Signalempfangsanschlüsse mit dem Signaleingang jeweils eines dem betreffenden Signalempfangsanschluß individuell zugeordneten Flip-Flops verbunden, wobei der Signalausgang des Flip-Flops jeweils einen oder mehrere der MOS-FETs steuert. Das zwischen dem Signaleingang und und der MOS-FET-Schaltung eingefügte Flip-Flop dient zur Verbesserung der Unempfindlichkeit des Bausteins, insbesondere gegen thermische Zerstörung bei der Montage oder Prüfung unter Spannung und bei Unterbrechung der Signalempfangsleitung, In dem älteren Vorschlag 22 37 579 7-31 = 72/6111 ist eine taktgesteuerte Master-Slave-Kippschaltung beschrieben, deren Masterteil einer Eingangsstufe nachgeschaltet ist. Diese Eingangsstufe kann ein Eingangssignal aufnehmen, das sich von de= zur gleichen Zeit im Masterteil gespeicherten Signal unterscheiden kann. Der Gegenstand dieses älteren Vorschlags wird daher auch King-Master-Slave-Kippschaltung genannt, um auszudrücken, daß die Eingangs stufe bzw. der Kingteil grundsätzlich ähnliche Eigenschaften wie der Masterteil oder der Slaveteil haben, -dementsprechend können alle diese drei Teile, also der Kingtel, Masterteil und Slave teil, untereinander sehr ähnlich aufgebaut sein, nämlich z.B. jeweils als Flip-Flops. Die Eingangsstufe dient hier zur Erzeugung einer Verzögerungszeit zwischen der endgültigen Einspeicherung des Empfangssignals und dem Beginn der Abgabe dieses Empfangssignals als Ausgangssignal an dem Signalausgang dieser King-Master-S lave-Kippschaltung.Electronic MOS-FET module with several signal reception connections The subject of the main application / main patent P ... 432.4 = 73/6179 is a electronic MOS-FET module with several signal reception connections for several binary signal transmitters not attached to it and with several MOS-FET circuits, which contain MOS-FETs emitting binary output signals. Everyone is on the block Signal reception terminals with the signal input each one of the relevant signal reception terminal individually assigned flip-flops connected, the signal output of the flip-flops controls one or more of the MOS-FETs. That between the signal input and and the MOS-FET circuit inserted flip-flop is used to improve the insensitivity of the module, especially against thermal destruction during assembly or testing under voltage and when the signal receiving line is interrupted, in the older proposal 22 37 579 7-31 = 72/6111 a clock-controlled master-slave trigger circuit is described, the master part of which is connected downstream of an input level. This entry level can record an input signal that de = saved in the master part at the same time Signal can distinguish. The subject of this older proposal is therefore also Called a king-master-slave flip-flop to express the input stage or the king part basically have similar properties as the master part or the Have slave part, - accordingly, all of these three parts, i.e. the Kingtel, Master part and slave part, be very similar to one another, namely e.g. each as flip-flops. The entry level is used here for generation a delay time between the final storage of the received signal and the beginning of the delivery of this received signal as an output signal at the signal output this king-master-slave toggle switch.

Die vorliegende Erfindung geht von der Erkenntnis aus, daß grundsätzlich insbesondere die Eingangsstufe der King-Master-Slave-Kippschaltung, aber auch grundsätzlich jedes eingangsseitig in einer der MOS-FET-Schaltungen im Baustein der Hauptanmeldung/des Hauptpatentes angebrachte Flip-Flop mitausgenutzt werden kann als das einem Signalempfangsanschluß nachgeschaltete Flip-Flop, das zur Verbesserung der Unempfindlichkeit des Bausteins dient.The present invention is based on the knowledge that in principle especially the input stage of the King-Master-Slave flip-flop circuit, but also fundamentally each on the input side in one of the MOS-FET circuits in the module of the main application / des Main patent attached flip-flop can also be used as that of a signal receiving terminal Downstream flip-flop to improve the insensitivity of the component serves.

Die Erfindung geht also von einem Baustein nach Anmeldung/ Patent P23 48 432.4 73/6179. aus und ist insbesondere für ein Fernsprechvermittlungssystem bestimmt. Der erfindungsgemäße Baustein ist dadurch gekennzeichnet, daß eines oder mehrere seiner Flip-Flops jeweils gleichzeitig als speichernde Kippschaltung mitausgenutzt sind.The invention is based on a building block after application / patent P23 48 432.4 73/6179. and is particularly for a telephone switching system certainly. The block according to the invention is characterized in that one or several of its flip-flops are used simultaneously as a latching trigger circuit are.

Im erfindungsgemäßen Baustein ist demnach ein Teil der zwischen den Signalempfangsanschlüssen und MOS-FET-S chaltungen eingefügten Flip-Flops als Kippschaltungen, z.B. als Teil einer Master-Slave-Kippschaltung, mitausgenutzt. Besonders vorteilhaft ist die erfindungsgemäße Maßnahme dann, wenn das eingefügte Flip-Flop als die Eingangsstufe der vorgeschlagenen King-Master-Slave-Kippschaltung mitausgenutzt wird, weil dadurch die gesamte Anzahl der auf dem Baustein untergebrachten Flip-Flops sinken kann, ohne die Unempfindlichkeit des Bausteins bei Montage oder Prüfung unter Spannung oder bei Unterbrechung der Signalempfangsleitung zu beeinträchtigen.In the block according to the invention is therefore a part of the between the Signal receiving connections and MOS-FET circuits inserted flip-flops as trigger circuits, e.g. as part of a master-slave flip-flop circuit, also used. Particularly beneficial is the measure according to the invention when the inserted flip-flop as the input stage the proposed King-Master-Slave flip-flop is also used because it the total number of flip-flops housed on the module can decrease, without the insensitivity of the component during assembly or testing under voltage or if the signal receiving line is interrupted.

Die Erfindung wird anhand des in der Figur gezeigten Bausteinausführungsbeispiels beschrieben. Se ist einer der Signalempfangsanschlüsse. Dieser Bausteinanschluß ist mit dem Signaleingang E der Eingangsstufe, d.h. des Kingteils K der King-Master-Slave-Kippschaltung KMS, verbunden. Hierbei ist dieser Kingteil durch ein Flip-Flop gebildet, das als eingefügtes Flip-Flop zur Unempfindlichkeitsverbesserung bei Signalleitungsbruch, Montage oder Prüfung unter Spannung mitausgenutzt ist. Hier wird also die MOS-FET-Schaltung im Bereich L des Bausteins durch den Masterteil M und den Slaveteil S der King-Master-Slave-Kippschaltung gebildet, deren Ausgang hier direkt mit dem Signalausgangsanschluß Sa des Bausteins verbunden ist. Der Signalausgang A des Flip-Flops bzw. Kingteils K steuert den Masterteil der Kippschaltung KKs.The invention is based on the module embodiment shown in the figure described. Se is one of the signal receiving terminals. This block connection is connected to the signal input E of the input stage, i.e. the king part K of the king-master-slave flip-flop KMS, connected. Here this king part is formed by a flip-flop, which is called inserted flip-flop to improve insensitivity in the event of a signal line break, Assembly or testing under voltage is also used. So here is the MOS-FET circuit in area L of the module by the master part M and the slave part S of the king-master-slave toggle switch formed, the output of which is here directly connected to the signal output connection Sa of the module connected is. The signal output A of the flip-flop or king part K controls the master part the toggle switch KKs.

Durch diese Nitausnutzung des Kingteils K als zur Unempfindlichkeitsverbesserung eingefügtes Flip-Flop kann daher die gesonderte Einfügung eines solchen Flip-Flops zwischen den Signalempfangsanschluß Se und die King-Master-Slave-Kippscha1-tung eingespart werden.This nit utilization of the king part K as to improve insensitivity inserted flip-flop can therefore separate insertion of such a flip-flop between the signal receiving connection Se and the King-Master-Slave-Kippscha1-device can be saved.

In entsprechender Weise kann auch bei anderen Ausfuhrungsbeispielen der Erfindung jeweils die Einfügung eines besonderen Flip-Flops eingespart werden, die keine King-Master-Slave-Kippschaltung darstellen. Bei jenen in der Figur nicht gezeigten Signalempfangsanschlüssen des erfindungsgemäßen Bausteins, bei denen die nachgeschaltete MOS-FET-Schaltung im Bereich L eingangsseitig kein Flip-Flop enthält, ist aber erfindungsgemäß zur Verbesserung der Unempfindlichkeit des Bausteins das in der Hauptanmeldung/in dem Hauptpatent offenbarte Flip-Flop einzufügen.In a corresponding manner, it can also be used in other exemplary embodiments the invention in each case the insertion of a special flip-flop can be saved, which do not represent a king-master-slave trigger circuit. Not with those in the figure shown signal receiving connections of the module according to the invention, in which the downstream MOS-FET circuit in area L does not contain a flip-flop on the input side, but is according to the invention to improve the insensitivity of the building block that to insert the flip-flop disclosed in the parent application / patent.

1 Figur 2 Patentansprüche1 Figure 2 claims

Claims (2)

Patentansprüche 1. Elektronischer MOS-FET-Baustein mit mehreren Signalempfangsanschlüssen für mehrere nicht auf ihm selbst angebrachte Binärsignalsender und mit mehreren MOS-FET-Schaltungen, die binäre Ausgangssignale abgebende MOS-FETs enthalten, auf dem alle .Signalempfangsanschlüsse mit dem Signaleingang jeweils eines dem betreffenden Signalempfangsanschluß individuell zugeordneten Flip-Flops verbunden sind, wobei der Signalausgang des Flip-Flops jeweils einen oder mehrere der MOS-FETs steuert, insbesondere für ein Fernsprechvermittlungssystem, nach Anmeldung/Patent p.23..4.8..4.3.2.-.4.... = 73/6179, dadurch gekennzeichnet, daß eines oder mehrere seiner Flip-Flops jeweils gleichzeitig als speichernde Kippschaltung mitausgenutzt sind. Claims 1. Electronic MOS-FET module with several signal reception connections for several binary signal transmitters not attached to it and with several MOS-FET circuits which contain MOS-FETs emitting binary output signals the all .Signalempfangsanverbindungen with the signal input each one of the relevant Signal receiving terminal individually assigned flip-flops are connected, wherein the signal output of the flip-flop controls one or more of the MOS-FETs, especially for a telephone exchange system, according to application / patent p.23..4.8..4.3.2 .-. 4 .... = 73/6179, characterized in that one or more of its flip-flops each are also used as a latching toggle switch. 2. Baustein nach Anspruch 1, dadurch gekennzeichnet, daß das Flip-Flop als die Eingangsstufe (K) einer taktgesteuerten Master-Slave-Kippschaltung (KMS) nach Anmeldung/Patent p2.23.7579 7.2. Module according to claim 1, characterized in that the flip-flop as the input stage (K) of a clock-controlled master-slave trigger circuit (KMS) after application / patent p2.23.7579 7. = 72/6111 mitausgenutzt ist.= 72/6111 is also used.
DE2401139A 1973-09-26 1974-01-10 Electronic MOS-FET module with several signal reception connections Expired DE2401139C3 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2348432A DE2348432C3 (en) 1973-09-26 1973-09-26 Electronic MOS-FET module with several signal reception connections
DE2401139A DE2401139C3 (en) 1973-09-26 1974-01-10 Electronic MOS-FET module with several signal reception connections

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2348432A DE2348432C3 (en) 1973-09-26 1973-09-26 Electronic MOS-FET module with several signal reception connections
DE2401139A DE2401139C3 (en) 1973-09-26 1974-01-10 Electronic MOS-FET module with several signal reception connections

Publications (3)

Publication Number Publication Date
DE2401139A1 true DE2401139A1 (en) 1975-07-31
DE2401139B2 DE2401139B2 (en) 1976-12-16
DE2401139C3 DE2401139C3 (en) 1980-05-14

Family

ID=62567078

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2348432A Expired DE2348432C3 (en) 1973-09-26 1973-09-26 Electronic MOS-FET module with several signal reception connections
DE2401139A Expired DE2401139C3 (en) 1973-09-26 1974-01-10 Electronic MOS-FET module with several signal reception connections

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2348432A Expired DE2348432C3 (en) 1973-09-26 1973-09-26 Electronic MOS-FET module with several signal reception connections

Country Status (1)

Country Link
DE (2) DE2348432C3 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2603154C3 (en) * 1976-01-28 1981-06-25 Siemens Ag, 1000 Berlin Und 8000 Muenchen LSI module
US4247791A (en) * 1978-04-03 1981-01-27 Rockwell International Corporation CMOS Memory sense amplifier
JPS5737876A (en) * 1980-08-20 1982-03-02 Hitachi Ltd Semiconductor integrated circuit apparatus

Also Published As

Publication number Publication date
DE2348432A1 (en) 1975-04-10
DE2401139B2 (en) 1976-12-16
DE2348432C3 (en) 1980-01-24
DE2348432B2 (en) 1976-04-08
DE2401139C3 (en) 1980-05-14

Similar Documents

Publication Publication Date Title
DE2608902C3 (en) Code converter device
DE3618572A1 (en) SEMICONDUCTOR MEMORY ELEMENT
DE2333187A1 (en) STATIC REMOTE CONTROL RELAY
DE3545293C2 (en)
DE3233542A1 (en) METHOD AND CIRCUIT FOR DELIVERING INTERRUPT REQUEST SIGNALS
DE2401139A1 (en) Electronic MOS-FET subassembly for telephone systems - has reception terminals for external binary signal transmitters
DE1960755A1 (en) Frequency detector
CH494485A (en) Switchgear
DE2315201A1 (en) FLIP-FLOP CIRCUIT
DE2512302B1 (en) CIRCUIT ARRANGEMENT FOR THE TRANSMISSION OF CHARACTER FRAME-RELATED DATA IN TIME MULTIPLEX SYSTEMS
DE2809775A1 (en) ELECTRIC TRANSMISSION SYSTEM
DE1159497B (en) Telegraphy multiplex process and device for the implementation of this process, in which several arrhythmic channels are given to a single rhythmic channel according to a time division multiplex process
DE2112179C2 (en) Circuit arrangement for interconnecting an incoming transmission line with one of several further transmission lines
DE3446958A1 (en) ARRANGEMENT FOR SHORT-CIRCUIT OVERLOAD MONITORING OF ELECTRONIC PROXIMITY SWITCHES
DE2511056B1 (en) CIRCUIT ARRANGEMENT FOR RECEIVING SIDE STEP EXTENSION IN CHARACTER FRAME-BOND TIME-MULTIPLEX DATA TRANSFER
DE2232199A1 (en) MULTIPLEX DISTANCE DETECTOR
DE3239935C2 (en) Circuit arrangement for converting an input signal with bruises into bounce-free output signals
DE1240928B (en) DC-coupled electronic binary counter
EP0073969A2 (en) Method and circuit to deliver refresh signals to a semiconductor memory
DE2150011A1 (en) Data sharing arrangement
DE2302990C3 (en) Method and arrangement for amplitude bundling of several signals
DE1900839C3 (en) Electrical pulse counter
EP0299207A2 (en) Circuitry for the selective reading of information of a bit group-oriented, continuous flow of information in an ISDN oriented interface
DE2834818B1 (en) Circuit arrangement for the optional generation of a read signal or a write signal
DE2747018A1 (en) Conversion of three-place binary PCM code word - replaces ternary pair in some cases by spare auxiliary ternary pair

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8340 Patent of addition ceased/non-payment of fee of main patent