DE2334716A1 - DIGITAL FREQUENCY COMPARISON CIRCUIT AS CATCH AND HOLD CIRCUIT FOR A PHASE-CONTROLLED OSCILLATOR - Google Patents
DIGITAL FREQUENCY COMPARISON CIRCUIT AS CATCH AND HOLD CIRCUIT FOR A PHASE-CONTROLLED OSCILLATORInfo
- Publication number
- DE2334716A1 DE2334716A1 DE19732334716 DE2334716A DE2334716A1 DE 2334716 A1 DE2334716 A1 DE 2334716A1 DE 19732334716 DE19732334716 DE 19732334716 DE 2334716 A DE2334716 A DE 2334716A DE 2334716 A1 DE2334716 A1 DE 2334716A1
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- phase
- comparison circuit
- output
- frequency comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
Description
WP 03 b/165 7S1 Berlin, den 12. 6. 1973WP 03 b / 165 7S1 Berlin, June 12, 1973
VEB Punkwerk KöpenickVEB Punkwerk Köpenick
Digitale Frequenzvergleichsschaltung als Fang- und Halteschaltung für einen phasengeregelten OszillatorDigital frequency comparison circuit as a catch and hold circuit for a phase-controlled oscillator
Die Erfindung betrifft eine digitale Frequenzvergleichsschaltung als Fang- und Halteschaltung für einen phasengeregelten Oszillator·The invention relates to a digital frequency comparison circuit as a catch and hold circuit for a phase-controlled oscillator
Es sind Anordnungen zur stufenweisen elektronischen Abstimmung eines Oszillators mit einer Suchlaufschaltung bekannt, in denen die Ausgangsfrequenz des Oszillators durch einen Frequenzteiler mit variablem Teilungsverhältnis heruntergeteilt und dann mit einer als Bezugsfrequenz dienenden Festfrequenz in einem Phasendiskriminator verglichen wird· Der Phasendiskriminator erzeugt eine Nachstimmspannung für den Oszillator, bis die Oszillatorfrequenz die Bezugsfrequenz erreicht hat· Bei einer hinsichtlich der Suchlaufgeschwindigkeit optimal ausgelegten Hachstimmschleife kommt ein Digital-Analogwandler zur Anwendung, der die aus der Differenzfrequenz abgeleiteten Impulse in eine Suchspannung umwandelt· Erreicht die Differenzfrequenz einen vorgegebenen unteren Wert, dann stabilisiert die Gleichspannung des Phasendiskriminators die Oszillatorfrequenz (WD - AS 1516 026, 21 a4, 8/02).There are arrangements for the gradual electronic tuning of an oscillator with a search circuit known in which the output frequency of the oscillator by a frequency divider with variable Division ratio divided down and then with a fixed frequency serving as a reference frequency in one Phase discriminator is compared · The phase discriminator generates a retuning voltage for the Oscillator until the oscillator frequency has reached the reference frequency · At one with respect to the Search speed optimally designed hook tuning loop comes a digital-to-analog converter Application that converts the pulses derived from the difference frequency into a search voltage If the difference frequency reaches a predetermined lower value, then the DC voltage stabilizes of the phase discriminator the oscillator frequency (WD - AS 1516 026, 21 a4, 8/02).
Nachteilig ist bei diesen Ausführungen, daß der Phasendiskriminator während des Suchlaufes kein Signal liefert. Erst nach dem Suchlauf werden die Spannungen des Phasendiskriminators und des Digital-Analogwandlers überlagert· Dadurch liegt die Oszillatorfrequenz am Ende des Suchlaufes nicht in der Mitte des Fangbereiches, sondern am Ende dieses Bereiches.The disadvantage of these designs is that the phase discriminator does not operate during the search Signal delivers. The voltages of the phase discriminator and the digital-to-analog converter are only activated after the search superimposed · As a result, the oscillator frequency is not in at the end of the search run the middle of the capture area, but at the end of this area.
409813/0779409813/0779
Ein anderer bekannter Frequenzsynthetisator besteht aus drei Regelschleifen, wobei je eine Hilfs-ASC-Schleife für die Grobeinstellung und für die Peineinstellung der gewünschten Ausgangsfrequenz mit ihren Ausgangsgrößen eine Haupt-AFC-Schleife so steuern, daß ein in der Haupt-AFC-Schleife befindlicher Ausgangsoszillator auf die gewünschte diskrete Ausgangsfrequenz geregelt wird· Diese Einrichtung gestattet jedoch nur eine Frequenzrastung in 10 kHz-Schritten·Another known frequency synthesizer consists of three control loops, each with an auxiliary ASC loop for the coarse setting and for the pin setting of the desired output frequency with their outputs a main AFC loop like that control that one is in the main AFC loop Output oscillator is regulated to the desired discrete output frequency · This device however, only allows a frequency lock in 10 kHz steps
Weiter ist ein Hehrkanalgenerator bekannt, der einen Frequenzgenerator mit einem HF-Ausgang und einem 10 kHz-Ausgang besitzt, wobei die 10 kHz-Frequenz als Bezugsfrequenz dient· Beide Frequenzen werden einem Frequenzsynthetisator zugeführt, in dem zunächst die 10 kHz-Frequenz durch einen festen Teiler durch 10 geteilt wird, so daß die Einheitsfrequenz 1 kHz beträgt· Die Einheitsfrequenz wird über einen veränderlichen Harmonischen-Generator zu einer Mischstufe geführt, der auch die HF zugeleitet ist· Die entstehende tJberlagerungsfrequenz stellt die veränderliche Ausgangsfrequenz dar· In einer Regelschleife ist eine weitere Mischstufe angeordnet, die eine Differenzfrequenz abgibt, die ein Vielfaches der festen Frequenz von 10 kHz darstellt· Nach einer digitalen Teilerstufe liegt wieder eine Frequenz von 10 kHz vor, die mit der ursprünglichen Bezugsfrequenz verglichen wird· Das entstehende Fehlersignal wird zur Steuerung des veränderlichen Ausgangsoszillators verwendet. Zur Erzeugung einer konstanten Auagangafrequena ist hier ein relativ hoher Aufwand erforderlich und die maximal erreichbare Frequenz beträgt 30 MHz.A multi-channel generator is also known, the one Frequency generator with an HF output and a 10 kHz output, the 10 kHz frequency serves as reference frequency · Both frequencies are fed to a frequency synthesizer, in which first the 10 kHz frequency is divided by a fixed divider by 10, so that the unit frequency is 1 kHz · The standard frequency is converted into a mixer via a variable harmonic generator to which the HF is also fed. The resulting superposition frequency represents the variable Output frequency represents · Another mixer stage is arranged in a control loop, the one Emits difference frequency, which represents a multiple of the fixed frequency of 10 kHz · After a In the digital divider stage there is again a frequency of 10 kHz, which is the same as the original reference frequency is compared · The resulting error signal is used to control the variable output oscillator used. To generate a constant Auaganga frequency here is a relatively high one Effort required and the maximum achievable frequency is 30 MHz.
Schließlich sind auch automatische Phasenregler bekannt, die jedoch aus einer Bezugsfrequenz nur eine einzige feste Ausgangsfrequenz erzeugen·Finally, automatic phase regulators are also known, but they only have one reference frequency generate a single fixed output frequency
40981 3/0779 _ 340981 3/0779 _ 3
Zweck der Erfindung ist es, mit Hilfe der Digitaltechnik und geringem Aufwand einen geregelten Oszillator zu schaffen.The purpose of the invention is to create a controlled oscillator with the aid of digital technology and with little effort to accomplish.
Es ist Aufgabe der Erfindung, eine Nachstimmschaltung für einen phasengeregelten Oszillator zu schaffen, der einen großen Durchstimmbereich besitzt und der sicher auf jede eingestellte Ausgangsfrequenz geführt wird.The object of the invention is to create a retuning circuit for a phase-controlled oscillator, which has a large tuning range and which is reliably guided to every set output frequency will.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß dem phasengeregelten Oszillator ein Frequenzteiler nachgeschaltet ist, dessen Ausgang mit dem ersten Eingang eines Phasenreglers und dem ersten Eingang einer Frequenzvergleichsschaltung verbunden ist, daß an den zweiten Eingängen des Phasenreglers und der Frequenzvergleichsschaltung die feste Eingangsfrequenz anliegt, und daß der Ausgang des Phasenreglers über einen Tiefpaß und der Ausgang der Frequenzvergleichsschaltung über einen Digital-Analogwandler mit dem phasengeregelten Oszillator verbunden sind.According to the invention, the object is achieved in that the phase-controlled oscillator has a frequency divider is connected downstream, the output of which is connected to the first input of a phase regulator and the first Input of a frequency comparison circuit is connected that at the second inputs of the phase regulator and the frequency comparison circuit is applied to the fixed input frequency, and that the output of the phase regulator via a low-pass filter and the output of the frequency comparison circuit via a Digital-to-analog converters are connected to the phase-controlled oscillator.
Die Frequenzvergleichsschaltung besteht aus zwei 2:1- Teilern, deren Eingängen die feste Eingangsfrequenz bzw. die vom phasengeregelten Oszillator abgeleitete zu regelnde Eingangsfrequenz zugeführt sind, während die Ausgänge der beiden 2:1- Teiler parallel mit flankengesteuerten Flip-Flops verbunden sind, denen ein Antivalenzglied nachgeschaltet ist.The frequency comparison circuit consists of two 2: 1 dividers, the inputs of which have the fixed input frequency or that of the phase-controlled oscillator derived input frequency to be controlled are supplied, while the outputs of the two 2: 1 divider are connected in parallel with edge-controlled flip-flops, which are followed by an antivalence element is.
Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In der zugehörigen Zeichnung zeigen:The invention is to be explained in more detail below using an exemplary embodiment. In the associated Drawing show:
** 09813/07 7 9 ** 09813/07 7 9
Pig. 1 : das Blockschaltbild 2334716Pig. 1: the block diagram 2334716
Fig· 2 : die Frequenzvergleichsschaltung zu Fig.Fig. 2: the frequency comparison circuit to Fig.
Fig. 3+4: die Impulsdarstellung für f1 = f2Fig. 3 + 4: the momentum representation for f1 = f2
Fig. 5 : die Impulsdarstellung für f 1 = 2 f2Fig. 5: the momentum representation for f 1 = 2 f2
Fig. 6 ! die Impulsdarstellung für f1 Φ f2Fig. 6! the momentum representation for f1 Φ f2
Der in Fig. 1 zu regelnde Oszillator 1 wird durch einen Frequenz- und einen Phasenvergleich auf die Sollfrequenz geführt. Die Ausgangsfrequenz des Oszillators 1 wird durch den Frequenzteiler 2 auf die Eingangsfrequenz f2 heruntergeteilt. Diese Eingangsfrequenz f2 und die feste Eingangsfrequenz f1 liegen am Phasenregler 3 und an der Frequenzvergleichsschaltung 4. Bei unterschiedlichen Eingangsfrequenzen erscheinen am Ausgang C der digitalen Frequenzvergleichsschaltung 4, die in Fig. 2 ausführlich dargestellt ist, Impulse, während hei gleichen Eingangsfrequenzen keine Impulse abgegeben werden. Außerdem kann sich die Phasendifferenz der beiden Eingangsfrequenzen um 2 ff ändern. Erst wenn diese Phasendifferenz überschritten wird, entsteht ein Ausgangsimpuls· Mehrdeutigkeiten bei Vielfachen einer bzw. beider Eingangsfrequenzen sind durch diese Schaltung ausgeschlossen.The oscillator 1 to be controlled in FIG. 1 is guided to the setpoint frequency by means of a frequency and a phase comparison. The output frequency of the oscillator 1 is divided down by the frequency divider 2 to the input frequency f2. This input frequency f2 and the fixed input frequency f1 are applied to the phase controller 3 and the frequency comparison circuit 4. At different input frequencies, pulses appear at the output C of the digital frequency comparison circuit 4, which is shown in detail in FIG. 2, while no pulses are emitted at the same input frequencies. In addition, the phase difference between the two input frequencies can change by 2 ff . Only when this phase difference is exceeded does an output pulse arise. Ambiguities in multiples of one or both input frequencies are excluded by this circuit.
Die Ausgangsimpulse der Frequenzvergleichsschaltung steuern einen Digital-Analog-Wandler 6, der die Frequenz des Oszillators 1 so lange stufenweise durchschaltet, bis die Eingangsfrequenzen f1; f2 übereinstimmen. Danach übernimmt der Phasenregler 3 die weitere Regelung.The output pulses of the frequency comparison circuit control a digital-to-analog converter 6, which the frequency of the oscillator 1 switches through in stages until the input frequencies f1; f2 match. The phase regulator 3 then takes over the further control.
Die Teiler A>j; A2 sind einfache 2:1 - Teiler, die die Eingangsfrequenzen auf die halbe Frequenz teilen. Dadurch wird am Ausgang der Instand L oder 0 über eine Periodendauer der Eingangsfrequenz erhalten. Den Teilern A^; Δ2 sind flankengesteuerte Flip-Flops B-i; B2 nachgeschaltet. Sind die beiden Ein-The divisors A> j; A2 are simple 2: 1 factors that Divide the input frequencies by half the frequency. This results in L or 0 over at the output of the instant receive a period of the input frequency. The dividers A ^; Δ2 are edge-triggered flip-flops Bi; B2 downstream. Are the two
409813/0779 - 5 -409813/0779 - 5 -
73347167334716
gangsfrequenzen f^; ±2 gleich,! so ändern sich die
Zustände der beiden Flip - Flops B-j; B2 nicht, es
entsteht kein Ausgangsimpuls (Fig. 3 und 4)·
Für f1 s 2 f2 zeigt Fig. 5, daß am Ausgang des
Flip - Flops Bi Impulse entstehen, während Fig. 6
das Impulsbild bei ft ^ f2 darstellt.output frequencies f ^; ± 2 equal! the states of the two flip-flops Bj change in this way; B2 not, there is no output pulse (Fig. 3 and 4)
For f1 s 2 f2, FIG. 5 shows that at the output of the
Flip-flops Bi pulses arise, while FIG. 6 shows the pulse pattern at ft ^ f2.
40981 3/077940981 3/0779
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD16578172A DD100596A1 (en) | 1972-09-21 | 1972-09-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2334716A1 true DE2334716A1 (en) | 1974-03-28 |
Family
ID=5488266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732334716 Pending DE2334716A1 (en) | 1972-09-21 | 1973-07-07 | DIGITAL FREQUENCY COMPARISON CIRCUIT AS CATCH AND HOLD CIRCUIT FOR A PHASE-CONTROLLED OSCILLATOR |
Country Status (4)
| Country | Link |
|---|---|
| DD (1) | DD100596A1 (en) |
| DE (1) | DE2334716A1 (en) |
| FR (1) | FR2200678B1 (en) |
| GB (1) | GB1413608A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4128811A (en) * | 1977-07-05 | 1978-12-05 | General Electric Company | Frequency indicating circuit |
| IT1123854B (en) * | 1978-10-16 | 1986-04-30 | Licentia Gmbh | COMMAND ARRANGEMENT TO GENERATE A FREQUENCY-DEPENDENT SIGNAL |
| JPS60206339A (en) * | 1984-03-30 | 1985-10-17 | Victor Co Of Japan Ltd | Bit clock signal generator of digital signal demodulating device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1452109A (en) * | 1965-06-30 | 1966-02-25 | Materiel Telephonique | Stabilized variable oscillator |
| FR1480358A (en) * | 1966-03-31 | 1967-05-12 | Materiel Telephonique | Pulse frequency comparator |
| US3401353A (en) * | 1967-07-06 | 1968-09-10 | Sylvania Electric Prod | Automatic coarse tuning system for a frequency synthesizer |
-
1972
- 1972-09-21 DD DD16578172A patent/DD100596A1/xx unknown
-
1973
- 1973-07-07 DE DE19732334716 patent/DE2334716A1/en active Pending
- 1973-09-10 GB GB4243773A patent/GB1413608A/en not_active Expired
- 1973-09-21 FR FR7333920A patent/FR2200678B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DD100596A1 (en) | 1973-09-20 |
| GB1413608A (en) | 1975-11-12 |
| FR2200678B1 (en) | 1977-08-12 |
| FR2200678A1 (en) | 1974-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1964912C3 (en) | Frequency synthesizer | |
| DE3046486C2 (en) | Method for reducing the noise of a digitally adjustable frequency generator and frequency generator operating according to it | |
| DE3836814A1 (en) | FREQUENCY SYNTHESIZER | |
| DE1616278C3 (en) | Circuit for automatic electronic tuning of resonant circuits | |
| DE1766866B1 (en) | FREQUENCY SYNTHETIZER USING CONTROL LOOP | |
| DE2334716A1 (en) | DIGITAL FREQUENCY COMPARISON CIRCUIT AS CATCH AND HOLD CIRCUIT FOR A PHASE-CONTROLLED OSCILLATOR | |
| DE4325896C2 (en) | Phase startable clock device | |
| EP0025876A1 (en) | Multichannel radiotelephone equipment | |
| DE2816077C2 (en) | Frequency generator | |
| DE2462255C3 (en) | Phase shift circuit | |
| DE2229610A1 (en) | Digitally controlled frequency analyzer | |
| DE1616450B2 (en) | MIXING | |
| DE2450383B2 (en) | Regulated converter circuit | |
| DE1616331C3 (en) | Frequency shifter | |
| DE2323767A1 (en) | CIRCUIT ARRANGEMENT FOR CONTROLLING THREE-PHASE CONTROLLERS | |
| DE1762872A1 (en) | Circuit arrangement for phase synchronization | |
| DE1766866C (en) | Frequency synthesizer using control loops | |
| DE1591722C3 (en) | Frequency processing based on the principle of the digital counting process | |
| DE2325741C3 (en) | Circuit arrangement for generating channel frequencies | |
| DE3230772A1 (en) | PLL oscillator circuit for generating different frequencies belonging to a frequency raster | |
| DE2803674C3 (en) | Frequency multiplier | |
| CH459334A (en) | Circuit arrangement for the electronic control of the speed of a drive device | |
| DE938387C (en) | Frequency converter | |
| DE742063C (en) | Arrangement for generating a trapezoidal oscillation for phase investigations | |
| DE3801418A1 (en) | Frequency synthesis circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |