DE2319287A1 - Verfahren zum entfernen von ueberschuessigem lot von kontaktfingern auf modulsubstraten - Google Patents

Verfahren zum entfernen von ueberschuessigem lot von kontaktfingern auf modulsubstraten

Info

Publication number
DE2319287A1
DE2319287A1 DE2319287A DE2319287A DE2319287A1 DE 2319287 A1 DE2319287 A1 DE 2319287A1 DE 2319287 A DE2319287 A DE 2319287A DE 2319287 A DE2319287 A DE 2319287A DE 2319287 A1 DE2319287 A1 DE 2319287A1
Authority
DE
Germany
Prior art keywords
solder
chip
disc
contact fingers
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2319287A
Other languages
English (en)
Other versions
DE2319287C3 (de
DE2319287B2 (de
Inventor
Jerald James Reynolds
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2319287A1 publication Critical patent/DE2319287A1/de
Publication of DE2319287B2 publication Critical patent/DE2319287B2/de
Application granted granted Critical
Publication of DE2319287C3 publication Critical patent/DE2319287C3/de
Expired legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001Interlayers, transition pieces for metallurgical bonding of workpieces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/018Unsoldering; Removal of melted solder or other residues
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K2035/008Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of silicium
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49718Repairing
    • Y10T29/49721Repairing with disassembling
    • Y10T29/4973Replacing of defective part

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

Verfahren zum Entfernen von überschüssigem Lot von Kontakt-'fingern auf Modulsubstraten
Die Erfindung betrifft ein Verfahren zum Entfernen überschüssigen Lots von Kontaktfingern auf Modulsubstraten nach dem Ablöten eines Chips, wobei eine Platte auf das Lot aufgesetzt, die Platte sodann erhitzt und, nachdem das Lot geschmolzen istf die Platte abgehoben wird.
In der OS 2 214 994 wird eine Vorrichtung beschrieben, mit der fehlerhafte Chips von Moduisubstraten abgelötet und fehlerfreie Chips auf Modulsubstrate aufgelötet werben können, ohne daß andere Chips, die sich auf demselben Mcdulsufostrat befinden, bzw. deren Lötverbindungen, in Mitleidenschaft gezogen werdenc
Ein Problem, das bei der Anwendung dieser Vorrichtung noch nicht gelöst wurde, besteht darinf &a£- aas ursprünglich an dem Chip hängende Lct? beim Abtrennen des Chips vom Moäulsubstrat teilweise an den Kontaktfingern des Modalsubstrats hängen bleibt. Dieses überschüssige Lot kann Kurzschlüsse verursachen und muß daher vor dem Auflöten des fehlerfreien Chips entfernt werden.
Die bekannten Verfahren zum Entfernen von überschüssigem Lot sind in dem 1964 veröffentlichten Buch "Solders and Soldering" auf den
303846/0804
Seiten 296 ff beschrieben. Allen diesen Verfahren ist gemeinsam, daß infolge zu großer Hitzeentwicklung bei ihrer Anwendung auf ein Chip die benachbarten Chips bzw. ihre Lötverbindungen beschädigt würden. Sie sind daher nicht geeignet, um überschüssiges Lot von mehrere Chips tragenden Modulsubstraten zu entfernen.
Es ist die Aufgabe der Erfindung, ein Verfahren anzugeben, mit dem überschüssiges Lot von Kontaktfingern auf Modulsubstraten derart entfernt werden kann, daß benachbarte, auf dasselbe Modulsubstrat aufgelötete Chips bzw. ihre Lötverbindungen zum Modulsubstrat nicht beschädigt werden.
Diese Aufgabe wird erfindungsgemäß mit einem Verfahren der eingangs genannten Art dadurch gelöst, daß als Platte eine mit Lot vollständig benetzbare, in ihren Abmessungen und in ihrer Wärmeleitfähigkeit einem Halbleiterchips entsprechende Scheibe verwendet wird.
Zwar ist aus dem IBM Technical Disclosure Bulletins, März 197O1, Seite 1666 bekannt, überschüssiges Lot von Kontaktfingern auf Modulsubstraten mittels einer erhitzten Kupfer- oder Nickelscheibe zu entfernen, jedoch treten dabei zwei wesentliche Schwierigkeiten auf. Einerseits ist die Benetzbarkeit voa Kupfer und Nickel mit dem Lot begrenzt, so daß das überschüssige Lot nur unvollständig entfernt wird und die Operation unter umständen mehrmals wiederholt werden muß, andererseits haben, was noch entscheidender ist, Kupfer und Nickel eine gans andere Wärmeleitfähigkeit wie Halbleitermaterial, weshalb beim Erhitzen der Kupfer- oder Nickelplatfce mit dem Ziel, das überschüssige Lot zn schmelzen,, andere Verfahrensbedingungen eingehalten und wesentlich andere Vorrichtungen benutzt werden müssen, wie beim Erhitzen eines Chips, das auf ein Modulsubstrat aufgelötet oder von ihm abgelötet werden soll. Dahingegen verwendet das erfindungsgemäße Verfahren eine Scheibe mit einer Oberfläche, die vom Lot vollständig benetzt wird^ weshalb das überschüssige Lot mit Sicherheit beim einmaligen Durchführen der Operation vollständig entfernt werden kannP und wählt das Material
BU 972 007 3 0 9 8 4 S / 0 8 0 4
der Scheibe so aus, daß es dieselbe Wärmeleitfähigkeit hat wie das Halbleitermaterial, so daß es möglich ist, unter ganz ähnlichen Verfahrensbedingungen und unter Verwendung praktisch derselben Apparatur das fehlerhafte Chip vom Modulsubstrat abzulöten, das überschüssige Lot zu entfernen und das fehlerfreie Chip auf das Modulsubstrat aufzulöten. Dadurch werden die Kosten für eine zusätzliche Apparatur gespart und der Verfahrensablauf vereinfacht sich, weil bei allen drei Verfahrensschritten bei denselben Temperaturen gearbeitet werden kann und der nicht unerhebliche Justieraufwand um ca. 30% reduziert wird.
In vorteilhafter Weise wird das beschriebene Verfahren derart durchgeführt, daß nacheinander die an einer Vakuumsonde hängende Scheibe über die Kontaktfinger des ModulSubstrats ausgerichtet wird, daß dann die Scheibe abgesenkt wird? bis sie das Lot berührt, daß die Scheibe mittels einer fokussiert auf sie wirkenden Heizquelle erhitzt wird, daß dabei die Temperatur der Scheibe gemessen wird und daß bei einer bestimmten oberhalb der Schmelztemperatur des Lots liegenden Temperatur die Heizung abgeschaltet und gleichzeitig die Scheibe vom Modulsubstrat abgehoben wird. Dabei ist es vorteilhaft, als fokussiert wirkende Heizquelle einen Mikrogasbrenner zti verwenden« Dieser Verfahrensablauf ist deshalb günstig, weil dabei die in der oben erwähnten OS 2 214 994 beschriebene Anordnung, die sich beim Auf- und Ablöten von Chips auf Modulsubstraten sehr bewährt hat, verwendet werden kann. Zu den wesentlichsten Teilen dieser Vorrichtung zählen eine Vakuumsonde zum Anheben und Absenken der Chips, ein Mikrogasbrenner zum Erhitzen der Chips, ein infrarotempfindliches Pyrometer, mit dem die Temperatur der Chips gemessen werden kann und eine Steuerung, die aufgrund der gemessenen Temperaturen die Bewegung der Vakuumsonde und den Mikrogasbrenner steuert. Bei Verwendung dieser Anordnung läßt sich die Beheizung der Scheibe so steuern, daß mit Sicherheit eine Beeinträchtigung benachbarter Chips vermieden werden kann.
Bu 972 007 309846/08
Bei der Bearbeitung von aus Silizium bestehenden Haibleiterchips mit integrierten Schaltkreisen ist es vorteilhaft, wenn als Scheibe ein einseitig plattiertes Chip aus Silizium oder Titan verwendet wird. Durch die Plattierung kann eine auf das verwendete Lot abgestimmte vollständige Benetzbarkeit der Scheibenoberfläche erreicht werden. Das Titan unterscheidet sich sehr wenig in seiner Wärmeleitfähigkeit von Silizium.
In vorteilhafter Welse wird das Chip plattiert, indem eine zwischen 3 und 20 u dicke Kupferschicht und eine zwischen 1000 und 1500 8 dicke Goldschicht aufgebracht wird., Die dünne Goldschicht stellt die vollständige Benetzbarkeit des Chips sieher. Da jedoch Gold auf Silizium schlecht, aber auf Kupfer gut haftet, ist es vorteilhaft, eine Zwischenschicht aus auf dem Silizium gut haftendem Kupfer aufzubringen«
Die Erfindung wird anhand von durch Zeichnungen erläuterten Ausführungsbeispielen beschrieben.
Es zeigen: -
Fig. 1 in Draufsicht die Kontaktfinger auf einem
Modulsubstrat zur Aufnahme eines Chips mit integrierten Schaltkreisen vor der mittels des beschriebenen Verfahrens vorgenommenen Entfernung von überschüssigem Lot,
Fig. 2 in Draufsicht die in Flg. 1 gezeigten Kontaktfinger nach der Entfernung des überschüssigen Lots,
Fig. 3 im Querschnitt den in Fig. 1 gezeigten Ausschnitt entlang der Linie 3-3 und darüber eine an einer Vakuumsonde hängende Scheibe,
Bü972007 303846/0804
Fig. 4 eine Darstellung, die sich von der Fig. 3
dadurch unterscheidet, daß die Scheibe inzwischen auf die Kontaktfinger aufgesetzt und das Lot mittels des schematisch gezeigten Mikrobrenners zum Schmelzen gebracht worden ist, und
Fig. 5 im Querschnitt den Ausschnitt aus der Fig. 2
entlang der Linie 5-5 und darüber die an der Vakuumsonde hängende* Scheibe mit an deren Unterseite haftendem, überschüssigem Lot.
Fig. 1 zeigt eine Vielzahl von zum Kontaktieren von Kontakten auf Chips dienenden Kontaktfingern 10 auf einem AL3O3-MOdUlsubstrat 12. Die Kontaktfinger in der in Fig. 1 gezeigten Darstellung sind gegenüber der Wirklichkeit wesentlich vergrößert. In Wirklichkeit mißt ein Chip mit integrierten Schaltkreisen nur etwa 2,5 mm χ 2,5 mm. Zur Herstellung der Kontaktfinger 10 wird auf das Modulsubstrat 12 ein mit Lot benetzbares Leitungsmuster, das normalerweise aus eine Silber-Palladium-Paste besteht, mittels Siebdruck aufgebracht. Anschließend wird ein Glasdamm auf das Leitungsmuster aufgedruckt und schließlich das Modulsubstrat 12 mit geschmolzenem Lot in Kontakt gebracht, wodurch die Kontaktfinger 10 gebildet werden, die in ihrer Ausdehnung durch die Lage des Glasdamms 13 bestimmt sind, und etwa halbkugelförmige Lotklumpen 14 tragen. Die Verhältnisse zeigen am besten die Fign. 2 und 5.
Nach dem Herstellen haben die Lotklumpen 14 auf den Kontaktfingern 10 eine saubere und im wesentlichen halbkugelförmige Gestalt. Auf diese Kontaktfinger wird ein Halbleiterchip mit seinen mit Lot überzogenen Kontakten gesetzt. Daraufhin folgt ein Lötprozeß, bei dem das Lot auf den Kontakten mit dem Lot auf den Kontaktfingern verschmilzt.
Wenn das Chip nicht einwandfrei mit den Kontaktfingern 10 ver-
309846/0804
BU 972 007
bunden ist, oder wenn das Chip in irgendeiner Weise fehlerhaft ist, wird das Modul eine nachfolgende elektrische Prüfung nicht bestehen. In diesem Fall ist es notwendig, das betreffende Chip zu entfernen und durch ein anderes zu ersetzen. Das Chip kann sehr leicht mit einer in der OS 2 214 994 beschriebenen Apparatur entfernt werden. Bei Verwendung dieser Apparatur wird das Chip, das entfernt werden soll, mit einer Mikroflamme so hoch erhitzt, das seine Verbindungen zum Substrat schmelzen. Um zu verhindern, daß benachbarte Chips beschädigt werden, wird/ wenn das Chip eine bestimmte Temperatur erreicht hat, die mit einem ultrarotempfindlichen Pyrometer gemessen wird, die Mikroflamme gelöscht und das Chip abgehoben. Beim Abheben läßt das Chip Lot auf den Kontaktfingern zurück. Dadurch erhalten die Lotklumpen 14, wie die Fign. 1 und 3 am besten zeigen, eine unregelmäßige Gestalt. Manchmal bleibt sogar soviel überschüssiges Lot zurück, daß zwei Konaktfinger miteinander verbunden sind, wodurch ein Kurzschluß zwischen ihnen entsteht. Aber auch dann, wenn ein Kurzschluß vor dem Aufsetzen eines neuen Chips auf die Kontaktfinger 10 nicht auftritt, kann ein auf überschüssiges Lot zurückzuführender Kurzschluß nach dem Auflöten eines neuen Chips auftreten.
In Fig. 3 wird eine Scheibe 16 vor ihrer Verwendung bei dem beschriebenen Verfahren gezeigt. Dia Scheibe 16 besteht aus einem Siliziumchip 18 mit den Abmessungen eines Chips mit integrierten Schaltkreisen. Es ist auch möglich, da die Wärmeleitfähigkeit von Titan sehr ähnlich ist wie die von Silizium, statt des Silizium-Chips 18 ein solches aus Titan zu verwenden. Um eine mit Lot benetzbare Oberfläche zu erhalten, wird mittels Kathodenzerstäubung eine Kupferschicht 20 mit einer Schichtdicke zwischen etwa 3 und 20 μ auf das Siliziumchip 18 aufgebracht. Eine zwischen 1000 und 1500 8 dicke Goldschicht 22 wird dann stromlos auf die Kupferschicht 20 plattiert. Es ist auch möglich, eine mit Lot benets re Schicht auf dem Siliziumchip 18 durch Aufdampfen von etwa 1500 8 Chrom, etwa 500 8 einer Chrom-Kupfermischung, etwa 1O. Kupfer und etwa 1500 8 Gold zu erzielen.
BU 972 007 30S846/Q804
Bei der Verwendung der Scheibe 16 zum Entfernen von überschüssigem Lot von den Lotklumpen 14, wird die von der Vakuumsonde 24 gehaltene Scheibe 16 über den Lotklumpen 14 in Stellung gebracht. Die Scheibe 16 wird dann auf die Kontaktfinger 10 abgesenkt und anschließend werden die Lotklumpen 14 auf Schmelztemperatur erhitzt, indem eine Mikroflamme 26 in der Art wie es Fig. 4 zeigt, angewendet wird. Die Scheibe 16 wird mit der Mikroflamme 26 so hoch erhitzt, daß die Lotklumpen 14 schmelzen, aber nicht so hoch, daß die Lötverbindungen von benachbarten Chips aufgeschmolzen werden. Die die mit der Mikroflamme 26 zugeführte Wärmemenge kann bequem gemessen und kontrolliert werden durch Verwendung eines nicht gezeigten, infrarotempfindlichen Pyrometers. Wenn das überschüssige Lot schmilzt, fließt es auf die Goldschicht 22 und bleibt dort hängen.
Wenn das Lot geschmolzen ist, wird die Mikroflamme 26 gelöscht und die Scheibe 16 wird, wie in Fig. 5 gezeigt ist, mittels der Vakuumsonde 24 von den Kontaktfingern 10 abgehoben. Das überschüssige Lot 28 hängt nun an der Scheibe 16. Auf diese Weise wird der ursprüngliche Zustand der Konataktfinger 10 mit halbkugelförmigen Lotklumpen 14 wieder hergestellt. Bei Verwendung der oben beschriebenen Apparatur zum Entfernen fehlerhafter Chips kann überschüssiges Lot mit dem beschriebenen Verfahren unter Produktionsbedingungen in etwa 1 see. entfernt werden, wobei eine Wirkung erzielt wird, die sich aus dem Vergleich zwischen Fig. 1 und Fig. ergibt. Es ist dabei anzumerken, daß die Fign. 1 und 2 Zeichnungen sind, die nach Photographien von wirklichen Modulsubstraten vor und nach dem Entfernen des überschüssigen Lots mittels einmaliger Anwendung des beschriebenen Verfahrens angefertigt worden sind. Sollte nach einer einzigen Anwendung des beschriebenen Verfahrens noch überschüssiges Lot sich auf den Lotklumpen 14 befinden, kann das Verfahren ohne weiteres ein- oder mehrmals wiederholt werden, um eine vollständige Entfernung des Überschüssigen Lots sicherzustellen, jedoch sind solche Wiederholungen normalerweise nicht notwendig.
BU 972 007 3098 46/08 OA

Claims (6)

PATENTANSPRÜCHE
1. Verfahren zum Entfernen überschüssigen Lots von Kontaktfingern auf Modulsubstraten nach dem Ablöten eines Chips, wobei eine Platte auf das Lot aufgesetzt, die Platte sodann erhitzt und, nachdem das Lot geschmolzen ist, die Platte abgehoben wird,
dadurch gekennzeichnet, daß als Platte eine mit dem Lot vollständig benetzbare? in ihren Abmessungen und in ihrer Wärmeleitfähigkeit einem Halbleiterchip entsprechende Scheibe (16) verwendet wird,
2. Verfahren nach Anspruch i, dadurch gekennzeichnet, daß nacheinander die an einer Vakuumsonde (24) hängende Scheibe (16) über die Kontaktfinger (10) des Modulsubstrats (12) ausgerichtet wird, daß die Scheibe (16) abgesenkt wird, bis sie das Lot (14) berührt s daß die Scheibe mittels einer fokussiert auf sie wirkenden Heizquelle erhitzt wird, daß dabei die Temperatur der Scheibe gemessen wird und daß b@i einer bestimmten;oberhalb der Schmelzteasperatur ü@s Lots liegenden Temperatur die Heizung abgeschaltet und gleichzeitig die Scheibe vom Modulsubstrat abgehoben wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als fokussiert wirkende Heisquelle ein Mikrogasbrenner (26) verwendet wird,»
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß es angewandt wird bei der Bearbeitung von aus Silizium bestehenden Halbleiterchips mit integrierten Schaltkreisen.
007 3Ö9 8A6/Q8G4
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Scheibe (16) ein einseitig plattiertes Chip (18) aus Silizium oder Titan verwendet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Chip (18) plattiert wird mit einer zwischen 3 und 20 μ dicken Kupferschicht (20) und einer zwischen 1000 und 1500 S dicken Goldschicht (22).
BU 972 007 309846/0804
Leerseite
DE2319287A 1972-04-26 1973-04-17 Verfahren zum Entfernen von überschüssigem Lot von Kontaktfingern auf Modulsubstraten Expired DE2319287C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US24761372A 1972-04-26 1972-04-26

Publications (3)

Publication Number Publication Date
DE2319287A1 true DE2319287A1 (de) 1973-11-15
DE2319287B2 DE2319287B2 (de) 1980-07-24
DE2319287C3 DE2319287C3 (de) 1981-03-26

Family

ID=22935594

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2319287A Expired DE2319287C3 (de) 1972-04-26 1973-04-17 Verfahren zum Entfernen von überschüssigem Lot von Kontaktfingern auf Modulsubstraten

Country Status (6)

Country Link
US (1) US3751799A (de)
JP (1) JPS5141548B2 (de)
CA (1) CA970883A (de)
DE (1) DE2319287C3 (de)
FR (1) FR2181851B1 (de)
GB (1) GB1376098A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269762B2 (en) * 2015-10-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Rework process and tool design for semiconductor package

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879839A (en) * 1973-06-04 1975-04-29 Ibm Method of manufacturing multi-function LSI wafers
US4012832A (en) * 1976-03-12 1977-03-22 Sperry Rand Corporation Method for non-destructive removal of semiconductor devices
US4321738A (en) * 1979-05-07 1982-03-30 International Business Machines Corp. Apparatus and method for rework dressing of a chip site
US4518110A (en) * 1982-09-22 1985-05-21 Control Data Corporation Device for soldering/desoldering apertured lendless packages
US4632294A (en) * 1984-12-20 1986-12-30 International Business Machines Corporation Process and apparatus for individual pin repair in a dense array of connector pins of an electronic packaging structure
US4923521A (en) * 1988-10-11 1990-05-08 American Telephone And Telegraph Company Method and apparatus for removing solder
US5065931A (en) * 1988-10-11 1991-11-19 At&T Bell Laboratories Device for removing solder
US4934582A (en) * 1989-09-20 1990-06-19 Microelectronics And Computer Technology Corporation Method and apparatus for removing solder mounted electronic components
US4991286A (en) * 1989-12-20 1991-02-12 Microelectronics And Computer Technology Corporation Method for replacing defective electronic components
US5072874A (en) * 1991-01-31 1991-12-17 Microelectronics And Computer Technology Corporation Method and apparatus for using desoldering material
US5205592A (en) * 1991-06-24 1993-04-27 Double Containment Systems Underground containment tank and piping assembly
US5216803A (en) * 1991-12-11 1993-06-08 Microelectronics And Computer Technology Corporation Method and apparatus for removing bonded connections
US5542601A (en) * 1995-02-24 1996-08-06 International Business Machines Corporation Rework process for semiconductor chips mounted in a flip chip configuration on an organic substrate
US6010058A (en) * 1995-10-19 2000-01-04 Lg Semicon Co., Ltd. BGA package using a dummy ball and a repairing method thereof
US5901898A (en) * 1997-05-14 1999-05-11 Easy-Braid Company System for removing solder
US6123246A (en) * 1997-08-01 2000-09-26 Costa; Larry J. Dual intermittent microflame system for discrete point soldering
US7353983B2 (en) * 2003-10-28 2008-04-08 Temic Automotive Of North America, Inc. Vertical removal of excess solder from a circuit substrate
CN116682888B (zh) * 2023-06-13 2024-01-30 北京智创芯源科技有限公司 一种芯片倒装互连失败返修方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3403438A (en) * 1964-12-02 1968-10-01 Corning Glass Works Process for joining transistor chip to printed circuit
US3618201A (en) * 1968-02-19 1971-11-09 Hitachi Ltd Method of fabricating lsi circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269762B2 (en) * 2015-10-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Rework process and tool design for semiconductor package

Also Published As

Publication number Publication date
JPS4922362A (de) 1974-02-27
US3751799A (en) 1973-08-14
DE2319287C3 (de) 1981-03-26
FR2181851A1 (de) 1973-12-07
CA970883A (en) 1975-07-08
GB1376098A (en) 1974-12-04
DE2319287B2 (de) 1980-07-24
JPS5141548B2 (de) 1976-11-10
FR2181851B1 (de) 1976-05-21

Similar Documents

Publication Publication Date Title
DE2319287C3 (de) Verfahren zum Entfernen von überschüssigem Lot von Kontaktfingern auf Modulsubstraten
DE1300788B (de)
DE1640467B1 (de) Verfahren zum kontaktgerechten Aufbringen von mikrominiaturisierten Komponenten auf eine dielektrische Grundplatte
DE1766528B1 (de) Elektrischer modulbauteil
EP0358867A1 (de) Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall
EP0850490B1 (de) Verfahren und vorrichtung zum testen eines chips
US4789096A (en) Method of soldering joints by moving them through a target area on which a stream of hot gas is focused
DE2343235B2 (de) Verfahren zur Befestigung und Kontaktierung von elektrischen Subminiatur-Bauelementen auf gedruckten Schaltungen
DE102018116410A1 (de) Verfahren zur Herstellung einer hochtemperaturfesten bleifreien Lotverbindung und hochtemperaturfeste bleifreie Lotverbindung
DE3137570A1 (de) Verfahren zum direkten verbinden von kupferteilen mit oxidkeramiksubstraten
DE2528000B2 (de) Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen
EP0009131B1 (de) Verfahren zur in situ Änderung der Zusammensetzungen von Lötlegierungen
DE102005009164B4 (de) Kontaktanschlussfläche mit Heizerstruktur und Verfahren zum Herstellen oder Betreiben derselben
EP0023599A2 (de) Lötbügel für Mikrolötstellen
DE2415120A1 (de) Verfahren zur herstellung von halbleiterchips tragenden chiptraegern
DE10014308B4 (de) Vorrichtung zum gleichzeitigen Herstellen von mindestens vier Bondverbindungen und Verfahren dazu
DE102006006561A1 (de) Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls
DE4109363C2 (de) Klebverbindung zwischen einem elektronischen Bauteil und einem Substrat sowie Verfahren zur Herstellung der Klebverbindung
DE3342279C1 (de) Lötverfahren und Einrichtung zur Durchführung des Verfahrens
DE1591113B2 (de) Verfahren zur befestigung eines integrierten schaltungsplaett chens auf einem substrat
DE19600994C2 (de) Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten
DE1941239C3 (de) Verfahren zum Auflegieren von Halbleiterkristallen auf einer auf einem Träger aus Isoliermaterial aufgebrachten höchstens 20 Mikrometer dicken Goldschicht
DE4232651C2 (de) Verfahren zum Reibbeloten von Leiterbahnen und Vorrichtung zu dessen Durchführung
EP0373528A2 (de) Verfahren zum Herstellen von Thermosicherungen und Anwendung des Verfahrens
DE3117827A1 (de) Verfahren zur herstellung von messwiderstaenden fuer widerstandsthermometer und vorrichtung zur durchfuehrung des verfahrens

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee