DE2253501C1

DE2253501C1 - Circuit arrangement for generating key character strings

Info

Publication number: DE2253501C1
Application number: DE19722253501
Authority: DE
Inventors: Siegfried; Ostermann Bernd Dipl.-Ing.; 7150 Backnang Bosch
Original assignee: Licentia Patent-Verwaltungs-QmbH, 6000 Frankfurt
Priority date: 1972-11-02
Filing date: 1972-11-02
Publication date: 1976-07-22

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Erzeugen von zufallsähnlichen Folgen mehrstelliger binärer Zeichen, bei der die Zählerstände von um jeweils eine bestimmte Anzahl von Schritten weiterschaltbaren Binärzählern mit unterschiedlichen teilerfremden Zählperioden mittels logischer Schaltungen für die Bildung der Zeichen ausgewertet werden.The invention relates to a circuit arrangement for generating random-like sequences of multiple digits binary characters in which the counter readings can be advanced by a certain number of steps Binary counters with different prime counting periods by means of logic circuits for the formation of the characters can be evaluated.

Um das Erkennen von Nachrichtensignalen auf ihrem Übertragungsweg durch Unbefugte zu verhindern, werden an Stelle-".des. Klartextes die durch eine sogenannte Schlüsselzeichenfolge verschlüsselten Nachrichtensignale übertragen. Empfangsseitig erfolgt die Wiederherstellung des Klartextes durch Anwenden einer zweiten gleichartigen Schlüsselzeichenfolge.To prevent unauthorized persons from recognizing message signals on their transmission path, are replaced by - ". des. the. plain text through a transmit so-called key string encrypted message signals. Takes place on the receiving side the restoration of the plaintext by applying a second key string of the same type.

Für die Erzeugung der beiden Schlüsselzeichenfolgen dienen sende- und empfangsseitig identische, aufeinander synchronisierte Schlüsselzeichengeneratoren. Diese Generatoren können die Aufgabe der Verschlüsselung der Nachrichtensignale nur dann erfüllen, wenn sowohlFor the generation of the two key character strings, identical to each other are used on the sending and receiving sides synchronized key character generators. These generators can do the job of encryption of message signals only meet when both

.", die Anzahl der verwendbaren Schlüsselcodes als auch ihre Periodendauer, also die Zeitdauer, innerhalb welcher die Zeichenfolge nicht wiederholt wird, sehr groß sind und außerdem die Verteilung der Zeichen einer zufallsmäßigen Folge entspricht, so daß aus der Folge selbst nicht auf den zeitlichen Schaltzustand der Schlüsselzeichengeneratoren geschlossen werden kann.. ", the number of usable key codes as well its period, i.e. the length of time within which the character string is not repeated, very much are large and, moreover, the distribution of the characters corresponds to a random sequence, so that from the As a result, the temporal switching status of the key character generators cannot be inferred.

Die Synchronisierbarkeit der Generatoren setzt außerdem voraus, daß, ausgehend von einem bestimmten, frei wählbaren Anfangszustand, eine ganz bestimmte eindeutige Zeichenfolge erzeugt wird.
Bekannte Schlüsselzeichengeneratoren bestehen aus Zählern, die über logische Schaltungen untereinander verbunden sind. Sie werden durch Taktgeber gesteuert und liefern nach einer bestimmten Anzahl von Zählschritten eine ein Schlüsselzeichen darstellende Impulsgruppe, die für die Verschlüsselung eines Nachrichtenelementes ausnutzbar ist.The fact that the generators can be synchronized also requires that, starting from a specific, freely selectable initial state, a very specific, unambiguous sequence of characters is generated.
Known key character generators consist of counters that are connected to one another via logic circuits. They are controlled by clocks and, after a certain number of counting steps, deliver a group of pulses representing a key character, which can be used to encrypt a message element.

In der Auslegeschrift 10 54491 ist eine Anordnung zur Erzeugung von n-stelligen binären Schlüsselzeichen beschrieben, die aus m nach jedem n-ten Signalschritt gleichzeitig um je einen Schritt weiter geschalteten Ringzählern unterschiedlicher teilerfremder Periodenlängen, einem /i-stelligen, als Ringzähler ausgebildeten Schlüsselspeicher mit π Eingängen sowie einer Umschalteeinrichtung mit m Eingängen und η Ausgängen besteht. Es wird dabei jeder der m Ringzählerausgänge über eine jeweils nach der Weiterschaltung des Ringzählers geöffnete Torschaltung an je einen der η Eingänge des Ringzählerspeichers gelegt. Es bilden dabei die Eingangsklemmen der η Stufen des Ringzählerspeichers die η Eingangsklemmen und die Ausgangsklemmen der η Stufen des Ringzählerspeichers die π Ausgangsklemmen des Schlüsselspeichers.In the Auslegeschrift 10 54491 an arrangement for the production of n-digit binary key character is described, which th n of m to each signal step of different simultaneously one step each indexed ring counters coprime period lengths, a / i-digit designed as a ring counter key memory with π inputs and a switching device with m inputs and η outputs. Each of the m ring counter outputs is connected to one of the η inputs of the ring counter memory via a gate circuit that is opened after the ring counter has been switched on. The input terminals of the η stages of the ring counter memory form the η input terminals and the output terminals of the η stages of the ring counter memory form the π output terminals of the key memory.

Diese bekannte Anordnung gewährleistet durch die große Anzahl der möglichen Anfangsstellungen der Ringzähler mit ihren unterschiedlichen teilerfremden Periodendauern und der möglichen Stellungen der Umschalteinrichtung eine sehr große Anzahl von Verschlüsselungscodes. Die Schlüsselperiode, d.h. die Anzahl der Schritte, nach der sich der Ablauf des Schlüsselcodes wiederholt, ist durch das Produkt der teilerfremden Periodendauern der Ringzähler bestimmt und genügend groß um das Erkennen der Schlüsselperiode zu erschweren.This known arrangement ensured by the large number of possible initial positions of the Ring counters with their different coprime periods and the possible positions of the Switching device a very large number of encryption codes. The key period, i.e. the The product of the number of steps after which the expiration of the key code repeats itself is the The ring counter determines coprime period durations and is large enough to recognize the key period to complicate.

Es ist jedoch bei dieser bekannten Anordnung wie bei anderen früheren Verschlüsselungseinrichtungen, bei denen die Forderung nach einer großen Anzahl verfügbarer Schlüsselcodes und großer Schlüsselperiode besteht, der Aufwand durch die bedeutende Anzahl von Ringzählanordnungen mit teilerfremden Periodendauern und durch die erforderlichen mechanischen Umschalteanordnungen, durch die die Verknüpfungen bewirkt werden, hoch.It is, however, with this known arrangement as with other prior encryption devices which require a large number of available key codes and a large key period exists, the effort due to the significant number of ring counting arrangements with coprime periods and through the necessary mechanical switching arrangements through which the links caused high.

Der Erfindung liegt die Aufgabe zugrunde, bei verhältnismäßig geringem Aufwand an Verknüpfungs-The invention is based on the object, with relatively little effort on linking

schaltungen zwischen den einzelnen Zählketten langperiodige reprozierbare Schlüsselzeichenfolgen zu erzeugen, deren Aufbau quasistatistisch ist, so daß jeder beliebige Schlüsselbeginn praktisch einem anderen Code entspricht und ein unbefugtes Entschlüsseln auch s bei Auswertung einer langen Nachricht nicht möglich ist.circuits between the individual counting chains to generate long-period reprocessable key strings, the structure of which is quasi-statistical, so that any key begins practically with a different one Code corresponds and unauthorized decryption is not possible even when evaluating a long message is.

Die Erfindung ist dadurch gekennzeichnet, daß die einzelnen Bit der Zeichen aus einer Zähleranordnung entnommen werden, in der eine erste Anzahl Zähler bestehend aus jeweils einer zweiten Anzahl Stellen unterschiedlicher vorzugsweise teilerfremder Zählperioden in Form einer Matrix angeordnet sind, deren Zeilen jeweils einen vollständigen Zählerinhalt darstellen und deren Spalten jede Wertigkeit der Zählersteilen höchstens einmal enthalten, und daß die Zählerstände aller Zähler um einen gleichen Wert unter Berücksichtigung der jeweils zugeordneten teilerfremden Zählperiode erhöht werden und die Entnahme der die Zufallszeichen bildenden Bit durch logische Verknüpfung aller in einer Spalte enthaltenen Inhalte der unterschiedlichen Zählerstände durchgeführt wird.The invention is characterized in that the individual bits of the characters from a counter arrangement be taken, in which a first number of counters each consisting of a second number of digits different, preferably partially prime, counting periods are arranged in the form of a matrix, whose Lines each represent a complete counter content and their columns each value of the counter parts Contained at most once, and that the counter readings of all counters around the same value, taking into account the respectively assigned coprime counting period are increased and the removal of the Bit that forms random characters by logically combining all the contents of the different meter readings is carried out.

Hierdurch wird der Vorteil erreicht, daß die große Schlüsselperiode, die durch das Produkt aus den einander teilerfremden Zählperioden der Binärzähler gegeben ist, eine hohe Entzifferfestigkeit gewährleistet. Durch diesen Verwürfelungsprozeß gleicht die erzeugte Schlüsselzeichenfolge einer quasistatistischen Impulsfolge, bei der durch jeden beliebigen Anfangszustand, der durch die Eingabe beliebiger Binärkombination in eine Zeile der Zähleranordnung festgelegt ist, ein neuer Code gebildet ist, so daß sich eine große Anzahl von unterschiedlichen Codes darbietet.This has the advantage that the large key period that is determined by the product of the The binary counter is given coprime counting periods, ensuring a high level of decipherability. Through this scrambling process, the generated key string resembles a quasi-statistical pulse train, in the case of any initial state that is created by entering any binary combination in a line of the counter arrangement is fixed, a new code is formed so that a large number of different codes.

Die Erfindung wird an dem im Blockschaltbild scbeniatisch dargestellten Ausführungsbeispiel eines Generators für Schlüsselzeichenfolgen erläutert.The invention is based on the exemplary embodiment shown in a schematic manner in the block diagram Key string generator explained.

Es ist eine aus beispielsweise 25 bistabilen Elementen bestehende Speicheranordnung vorgesehen, die inairixl'örmig bei diesem Ausführungsbeispiel in gleich viele,A memory arrangement consisting, for example, of 25 bistable elements is provided which is shaped like an inairix in this embodiment in the same number,

hier in fünf Zeilen Zi... Z 5 und fünf Spalten S1 55here in five lines Zi ... Z 5 and five columns S 1 55

aufgegliedert ist. In dem Schaltbild sind die einzelnen Speicherelemente A mit zwei Indizes versehen, von denen der erste die Zeile und der zweite die Wertigkeit einer Zählerstufe, z. B. 2°, bezeichnet In jeder der Zeilen kann jeweils ein Binärzählerstand abgespeichert werden. is broken down. In the circuit diagram, the individual memory elements A are provided with two indices, of which the first is the line and the second is the value of a counter stage, e.g. B. 2 °, denoted A binary counter reading can be saved in each of the lines.

Nur die Zeile Zl ist als binäre Zählerkeite, deren Grenzadresse durch einen Adressengeneraior AG bestimmbar ist, ausgebaut. Die Speicherinhalte aller Speicherzellen A11 ... Λ51 sind durch die vom Schiebegenerator SG1 abgegebenen, gleichzeitig allen Speicherzellen zugeführten ersten Schiebeimpulse um jeweils eine Zeile und eine Spalte, in dem Schaltbild in Richtung der durch die ausgezogenen Linien dargestellten Pfeile, ringförmig verschiebbar. Außerdem bilden die Elemente jeder Spalte gemeinsam ein Ring-Schieberegister, in welchem die Speicherinhalte durch die von dem Schiebegenerator SG 2 abgegebenen zweiten Schiebeimpuls im Ring in Richtung der gestrichelten Pfeile verschiebbar sind. fioOnly the line Zl is developed as binary counters, the limit address of which can be determined by an address generator AG . The memory contents of all memory cells A 11 ... Λ51 can be shifted in a ring by the first shift pulses emitted by the shift generator SG 1 and simultaneously supplied to all memory cells by one row and one column, in the circuit diagram in the direction of the arrows shown by the solid lines. In addition, the elements of each column together form a ring shift register in which the memory contents can be shifted in the ring in the direction of the dashed arrows by the second shift pulse emitted by the shift generator SG 2. fio

Es wird zunächst unterstellt, daß in allen Zeilen Binärkombinationen eingespeichert sind, deren Werte die in dem Schaltbild neben den Zeilen als Beispiel teilerfremder Zählspeicher angeschriebenen Werte 25, 27,29,31,32 nicht übersteigen. ('5 It is initially assumed that binary combinations are stored in all lines, the values of which do not exceed the values 25, 27, 29, 31, 32 written in the circuit diagram next to the lines as an example of non-partial counting memories. ('5

Während des Würfelvorgangs in der Speichermatrix wechseln Zähl- und Schiebevorgänge ab. Der erste, aus dem Generator ZG an das erste bistabile Element A 11 der ersten Zeile gelieferte Zählimpuls erhöht den Stand des aus den Elementen A 11, A 12, A 13, A 14, A 15 gebildeten Binärzählers um eine Einheit. Es liegt während dieses Zähl vorganges aus dem Grenzadressengenerator AG ein Steuerbefehl an, der diesen ersten Binärzählerstand auf einen Grenzwert, beispielsweise 25 beschränkt. Es wird dadurch beim Überschreiten der dem Binärzählerstand zugeordneten Grenzadresse der Binärzähler auf den Stand 00000 umgeschaltet. Der dem Zählimpuls folgende erste Schiebeimpuls aus dem Generator SG1 wirkt auf alle Speicherelemente der Speichermatrix ein. Dieser Schiebeimpuls verschiebt alle Speicherinhalte um jeweils eine Zeile und zugleich um eine Spalte zu dem nächst niedrigen Stellenwert. Es gelangt dabei der in der Zählkette der Zeile Zi eingeschriebene erste Binärzählerstand, dem die Grenzadresse 25 zugeordnet ist, in die Zeile Z5, und zwar um eine Spalte zu einem niedrigeren Stellwert verschoben. Alle anderen Binärzählerstände wandern dabei in die entsprechend folgenden Zeilen, also auch der in der Zeile Z2 eingeschriebene zweite Binärzählerstand, dem hier die Grenzadresse 27 zugeordnet ist, in die Zeile Z1, verschoben um eine Spalte. Durch den folgenden Zählimpuls aus dem Generator ZG wird der in der Zeile Zi eingetragene zweite Binärzählerstand unter Anwendung der diesem zugeordneten Grenzadresse um eine Einheit erhöht. Der darauf folgende erste Verschiebeimpuls des Generators SG1 bewirkt die Verschiebung des zweiten Binärzählerstandes in die Zeile Z 5, wobei gleichzeitig der dritte Binärzählerstand in die Zeile Zl verschoben wird, wo sein Wert unter Berücksichtigung der ihm zugeordneten Zählperiode 29 um eine Einheit erhöht wird.During the dice process in the memory matrix, counting and shifting processes alternate. The first counting pulse supplied from the generator ZG to the first bistable element A 11 of the first line increases the status of the binary counter formed from the elements A 11, A 12, A 13, A 14, A 15 by one unit. During this counting process there is a control command from the limit address generator AG which limits this first binary counter reading to a limit value, for example 25. When the limit address assigned to the binary counter status is exceeded, the binary counter is switched to the status 00000. The first shift pulse from the generator SG 1 following the counting pulse acts on all storage elements of the storage matrix. This shift pulse shifts all memory contents by one line and at the same time by one column to the next lowest value. The first binary counter reading written in the counting chain of line Zi , to which limit address 25 is assigned, arrives in line Z5, shifted by one column to a lower control value. All other binary counter readings move into the corresponding following lines, including the second binary counter reading written in line Z2 , to which limit address 27 is assigned here, to line Z 1, shifted by one column. By the following counting pulse from the generator ZG , the second binary counter reading entered in the line Zi is increased by one unit using the limit address assigned to it. The following first shift pulse from the generator SG 1 shifts the second binary counter reading into line Z 5, while at the same time the third binary counter reading is shifted into line Zl, where its value is increased by one unit, taking into account the counting period 29 assigned to it.

Nach dem Ablauf der der Zeilen bzw. Spaltenzahl entsprechenden Anzahl von je 5 Zähl- und ersten Verschiebeimpulsen hat ein voller Umlauf der Binärzählerstände stattgefunden, ein jeder wurde dabei um eine gleiche Anzahl von Einheiten in seinem Wert erhöht. Es stehen dabei zu jeder Zeit in jeder Spalte je ein unterschiedlicher Stellenwert jedes Binärzählerstandes eingeschrieben.After the number of 5 counting and first numbers corresponding to the number of rows or columns has elapsed Shift pulses, a full cycle of the binary counter readings has taken place, each of which was turned over an equal number of units increases in its value. There are always in every column inscribed a different value for each binary counter reading.

Aiii Ende eines Würfelvorganges werden durch eine der Zeilenzahl entsprechende Anzahl vom Generator SG 2 abgegebener Schiebetaktimpulse, die in den einzelnen Spalten eingeschriebenen Stufenwerte der Ptiiifireihlvorgänge, die jeweils in jeder Spalte mit ■s^ri f ,rliiedlirhern Stellenwert vorliegen, in jeder Spalte ι ijjjfiJi η \f verschoben und dabei gleichzeitig in die Vu^ibcKV'-ter Bi, B2, 53, B 4, B5 übertragen. Die Übergabe der Spalteninhalte an die jeweils zugeordneten Ausgaberegister erfolgt durch eine modulo-2-Addition, wonach unter Weglassung der Überträge jedes Ausgaberegister den Wert 0 oder den Wert L enthält. Es kann jede Stufe des Ausgaberegisters bei der Übergabe der Spalteninhalte den vorangegangenen Wert enthalten oder zuvor auf Null zurückgestellt werden, wonach der neue Wert modiiIo-2 hinzuaddiert wird.At the end of a dicing process, a number of shift clock pulses emitted by the generator SG 2 corresponding to the number of lines, the step values of the Ptiiifireihlvorfahren written in the individual columns, which are present in each column with ■ s ^r if, rliiedlirhern place value, in each column ι ijjjfiJi η \ f shifted and at the same time transferred to the Vu ^ ibcKV'-ter Bi, B2, 53, B 4, B5 . The transfer of the column contents to the respectively assigned output register takes place by modulo-2 addition, after which each output register contains the value 0 or the value L , omitting the transfers. Each stage of the output register can contain the previous value when the column contents are transferred or it can be reset to zero beforehand, after which the new value modiiIo-2 is added.

Um eine ausreichende Änderungswahrscheinlichkeit zu erreichen, wird die Übergabe der Stufenwerte an die Ausgaberegister erst nach einer höheren Anzahl von Zähiimpulsen des Generators ZG vorgenommen. Vorteilhaft ist dabei eine solche Anzahl von Zählimpulsen, die gewährleistet, daß jeder Binärzählerinhalt der Anordnung um eine gleiche, die höchste Zähiperiode übersteigende Anzahl von Zähltakten weitergeschaltet wird.In order to achieve a sufficient probability of change, the transfer of the step values to the output register is only carried out after a higher number of counting pulses from the generator ZG . An advantage here is a number of counting pulses which ensures that each binary counter content of the arrangement is advanced by an equal number of counting pulses exceeding the maximum counting period.

Die Einstellung eines Anfangscodes vor dem Beginn einer Nachrichtenübertragung erfolgt bei diesemThe setting of an initial code before the start of a message transmission takes place with this

Ausführungsbeispiel durch Eingabe von Ziffern zwischen 0 und 15 in die vier ersten Spalten der fünf Zeilen. Da die Speicherung binär erfolgt, bedeutet die Eingabe von 20 Bit einen Schlüsselbeginn und gleichzeitig die Festlegung eines Schlüsselcodes.Embodiment by entering digits between 0 and 15 in the first four columns of the five lines. Since the storage is binary, entering 20 bits means a key start and at the same time the Definition of a key code.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for generating random-like sequences of multi-digit binary characters, in which the counter readings of binary counters, which can be advanced by a certain number of steps, with different partial-extraneous counting periods are evaluated by means of logic circuits for the formation of the characters, characterized in that the individual bits of the characters , can be taken from a counter arrangement (A ti ... A 55) in which a first number of counters, each consisting of a second number of digits of different, preferably partially extraneous, counting periods (25 ... 32), are arranged in the form of a matrix, whose lines (Z \ ... Z5) each represent a complete counter content and whose columns £ 51 ... 55) contain each valence of the counter digits at most once, and that the counter readings of all counters have the same value, taking into account the respectively assigned coprime values Counting period can be increased and the extraction of the random characters forming bit is carried out by logically linking all the contents of the different counter readings contained in a column.

2. Circuit arrangement according to claim 1, characterized in that the counters are arranged in the form of a square matrix, in which the total number of counters (m) corresponds to the total number of digits of the fine counter.

3. Circuit arrangement according to claims 1 and 2, characterized in that the value to Each counter content is increased before the new bits are taken, coprime to the counting periods and is greater than the largest coprime counting period assigned to the individual counters.

4. Circuit arrangement according to claims 1. to 3,; characterized in that the logical Linking the contents of the columns when the bits are taken in an addition modulo 2 consists.

5. Circuit arrangement according to claims 1 to 4, characterized in that in this logical Linking includes the result of the previous link as a further value will.

6. Circuit arrangement according to claims 1 to 5, characterized in that in place of the Counters with different counting periods, feedback shift registers with different period lengths can be used, which are incremented by the same value.