DE2217634B2

DE2217634B2 - Safety circuit for counting pulses according to the binary number system in digital data processing systems, especially in railway systems

Info

Publication number: DE2217634B2
Application number: DE2217634A
Authority: DE
Inventors: Franz-Lothar 3301 Hondelage Bauer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1972-04-12
Filing date: 1972-04-12
Publication date: 1974-02-07
Also published as: DE2217634A1; DE2217634C3; ZA732521B

Description

Die Erfindung bezieht sich auf eine Sicherheitsschaltung zum Zählen von Impulsen nach dem Dual- zahlensystem in digitalen Datenverarbeitungsanlagen, insbesondeie in Eisenbahnanlagen, unter Verwendung eines Akkumulators, der a«s einem arithmetischen Rechenwerk in Verbindung mit einem n-stufigen Umlaufregister besteht, dessen in π Binärstufen enthaltene Zählinformation durch einen bei jedem Zählimpuls ausgelösten Verschiebepuls mit η Verschiebeimpulsen ausgelesen und um eins vermehrt oder vermindert wieder zurückgeschrieben wird unter Verwendung zweier Akkumulatoren mit einem nteiligen Vergleicher.The invention relates to a safety circuit for counting pulses according to the binary number system in digital data processing systems, especially in railway systems, using an accumulator which is an arithmetic calculator in conjunction with an n-level circulating register, which is in π binary levels The counting information contained is read out by a shift pulse with η shift pulses triggered with each count pulse and written back again, increased or decreased by one, using two accumulators with an n- part comparator.

Auf vielen technischen Gebieten sind zum Steuern von Betriebsabläufen Zählvorgänge erforderlich. Beispielsweise bei der Längenbestimmung von zu bearbeitenden Teilen in Werkzeugmaschinen, bei der Steuerung von digitalen Rechenmaschinen zum Ausführen von arithmetischen Rechenoperationen, bei der Fabrikationsüberwachung zum Bestimmen von Mengen und auch in der kernphysikalischen Meßtechnik. In many technical fields, counting processes are required to control operations. For example, when determining the length of parts to be machined in machine tools, when Control of digital calculating machines for performing arithmetic operations factory monitoring for determining quantities and also in nuclear physics measuring technology.

Im Eisenbahnsicherungswesen werden zur Frei- und Besetztmeldung von Streckenabschnitten in stärkerem Maße Achszählanlagen eingesetzt, Diese bestehen vielfach aus je einem ortsfesten Streckengerät mit mindestens je zwei in Fahrrichtung hintereinander angeordneten Impulsgebern am Anfang und am Ende des zu überwachenden Streckenabschnittes. Die Impulsgeber werden bei den die Zählstellen passierenden Fahrzeugachsen nacheinander beeinflußt und geben dabei jeweils zwei einander zeitlich sich überlappende Impulse ab. Diese werden zum Bestimmen der jeweiligen Bewegungsrichtung des Schienenfahrzeugs ausgewertet und in einen richtungsabhängigen Achszählimpuls umgewandelt. Dieser Achszäh-In the railway safety system, the vacancy and occupancy reports of route sections are stronger Dimensions of axle counting systems used, these often consist of a stationary track unit each with at least two pulse generators arranged one behind the other in the direction of travel at the beginning and at the end of the route section to be monitored. The pulse generators are at those passing the counting points Vehicle axles influenced one after the other and give each other two in time overlapping pulses. These are used to determine the respective direction of movement of the rail vehicle evaluated and converted into a direction-dependent axle counting pulse. This axle counting

!impuls dient dann als Ein- oder Auszähümpuis der Achszählanlage. Die bei den Achszählaniagen verwendeten Zähler brauchen in der Regei kein absolutes Zahlergebnis zu liefern, weil es zur Frei- oder Besetztmeldung ausreicht zu wissen, ob der betreffende Streckenabschnitt frei oder nicht frei von Achsen i t.! impuls then serves as a count-in or count-out box Axle counting system. The counters used in the axle counting systems generally do not need an absolute one To deliver the payment result because it is a free or occupied message It is sufficient to know whether the route section in question is free or not free of axes i t.

Es gibt aber auch Achszählanlagen, bei denen die einzelnen Zählstellen für übergeordnete zentrale Aufgaben eine exakte Meldung über die jeweilige Achszahl abgeben müssen. Derartige Zahlstellen werden als Achsmeldepunkte bezeichnet.But there are also axle counting systems in which the individual counting points for higher-level central Tasks have to submit an exact report about the respective number of axles. Such paying agents are referred to as axle reporting points.

Wenn in den aufgezählten digitalen Datenverarbeitungsanlagen, insbesondere auf dem Gebiet des Eisenbahnsicherungswesens für Achsmcldepunkie, eine Zählschaltung nach dem Dualzahlensystem verwendet werden soll, die mit handelsüblichen Verkniipiiiiigsbausteinen zu erstellen ist, beispielsweise in TTL-Technik, ist es aus Sicherheitsgründen vielfach erforderlich, einen hohen Aufwand hinsichtlich einer eindeutigen Überwachung auf richtiges Arbeiten der Zähleinrichtung zu betreiben, wenn be> den verwendeten Schaltkreistechniken in mehr oder weniger großen Zeiträumen mit einer Störung gerechnet werden muß.If in the enumerated digital data processing systems, in particular in the field of Railway safety system for Achsmcldepunkie, a counting circuit used according to the binary number system should be made with commercially available Verkniipiiiiigsbauststeine is to be created, for example in TTL technology, it is often for security reasons required a high level of effort in terms of clear monitoring of correct operation of the Operate the counter if the circuit technology used is more or less large Periods of time with a disturbance must be expected.

Eine Einrichtung, bei der Additionen nicht durch Zählen, sondern mit Hilfe eines Addierwerkes erfolgen, in das ein erster Summand als Ergebnis einer vorangegangenen arithmetischen Berechnung und als zweiter Summand die Zahl eins eingegeben werden, ist im Buch von A. P. Speiser mit dem Titel »Digitale Rechenanlagen«, erschienen im Springer-Verlag 1961, auf den Seiten 179 und 180, näher beschrieben. Die Grundlage derartiger Recheneinrichtungen ist ein Akkumulator, der aus einem Rechenwerk für arithmetische Operationen in Verbindung mit einem mehrstufigen Umlaufregister besteht, das zum Speichern r'es jeweils errechneten Ergebnisses dient. Wenn zu der im Akkumulator befindlichen Zahl eine weitere addiert werden soll, wird die im Umlaufregister befindliche Zahl durch eine Anzahl von Taktimpulsen ausgelesen und in das arithmetische Rechenwerk eingegeben, das unter Summenbildung die neu gewonnene Zahl in das Umlaufregi^ter wieder zurückspeichert. Die Verwendung die er bekannten Akkumulatoren als Zähler auf technischen Gebieten mit hoher Sicherheitsanforderung ist ιϊκ■ t ohne weiteres möglich, insbesondere dann nicht, wenn zum Aufbau handelsübliche Verknüpfungsschaltungen verwendet werden, die von Hause aus nicht fehlersicher sind.A device in which additions are not made by counting but with the help of an adder into which a first summand is entered as the result of a previous arithmetic calculation and the number one as the second summand is described in the book by AP Speiser with the title »Digital Computing Systems «, Published by Springer-Verlag in 1961, on pages 179 and 180, described in more detail. The basis of such arithmetic units is an accumulator which consists of an arithmetic unit for arithmetic operations in connection with a multistage circulating register which is used to store the result calculated in each case. If another number is to be added to the number in the accumulator, the number in the circulation register is read out by a number of clock pulses and entered into the arithmetic calculator, which saves the newly acquired number back into the circulation register by adding up. The use of the accumulators known to him as counters in technical areas with high security requirements is easily possible, especially not when commercially available logic circuits are used to build which are inherently not fail-safe.

Aus der deutschen Auslegeschrift 1 132 972 ist eine Anordnung zur Kontrolle von Zählketten bekannt. Bei dieser Schaltungsanordnung sind zur Erhöhung der Sicherheit und Zuverlässigkeit zwei Zählketten in Gleichlaufbetrieb vorgesehen. An einander entsprechende Zählkettenglieder der beiden Zählketten ist jeweils eine aus Widerständen und Dioden bestehende Baugruppe einer Prüfschaltung angeschlossen, die bei gleichlaufenden Zählketten keine Störungsmeldung ausgibt. Diese Prüfschaltung hat den Nachteil, daß sie selbst nicht überwachbar ist, so daß sich also ein Fehler in dieser Schaltung dahingehend auswirken kann, daß die erforderliche Störungsmeldung bei gestörtem Zählbetrieb ausbleibt. Ein weiterer Nachteil ist darin zu sehen, daß die einzelnen Stufen der Zählketten nul einem statischen Prüfbetrieb hinsichtlich der Schaltzustände unterliegen, so daß bestimmte Fehler bei einander entsprechenden Zählketiengliedern durch die Prüfschaltung nicht registriert werden können.An arrangement for checking counting chains is known from the German Auslegeschrift 1 132 972. In this circuit arrangement, two counting chains are in to increase security and reliability Synchronous operation provided. Corresponding counting chain links of the two counting chains are a test circuit assembly consisting of resistors and diodes is connected, which does not issue an error message when counting chains are running concurrently. This test circuit has the disadvantage that it cannot be monitored itself, so that a fault in this circuit will have an effect can mean that the necessary error message is missing in the event of a disturbed counting operation. Another The disadvantage is that the individual stages of the counting chains can only be operated in a static test mode the switching states are subject, so that certain errors in corresponding counter elements cannot be registered by the test circuit.

Der Erfindung liegt die Aufgabe zugrunde, eine Sicherheitsschaltung zum Zählen von Impulsen nachThe invention is based on the object of a safety circuit for counting impulses

dem Dualzahlensystem mit zwei Akkumulatoren und einem n-teiligen Vergieicher zu schaffen, wobei handelsübliche, nicht fehlersichere digitale Schaltkreise zur Anwendung kommen sollen. Danach soll die Prüxschaiiung in Form eines Vergleichen so gestaltet sein,the binary number system with two accumulators and to create an n-part comparator, whereby commercially available, non-fail-safe digital circuits are to be used. After that the test should be carried out be designed in the form of a comparison,

to daß eine Überwachung dieser Prüfschaltung auf ordnungsgerechtes Arbeiten möglich ist. Weiterhin liegt der Erfindung die Aufgabe zugrunde, daß die beiden Akkumulatoren so gestaltet werden, daß eine dynamische Prüfung aller Stufen möglich ist.to that a monitoring of this test circuit for proper Working is possible. Furthermore, the invention is based on the object that the two Accumulators are designed so that dynamic testing of all stages is possible.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß von dem Vergleicher jeder Teil mit zwei gleichwertigen Binärstufen der beiden Umlaufregister verbunden ist für ein beinäres Prüfsignal in Abhängigkeit von Übereinstimmung oder Nichtübereinstimmung der jeweils vorliegenden B ir'Urzustände, daß zum Erzeugen der Verschiebepulse ein durch jeden Zählimpuls auslösbarer Verschiebepulsgenerator vorgesehen ist, der über zwei Schiebeleitungen je η Verschiebeimpulse auslöst, die gegeneinander um 180° pha-According to the invention, the object is achieved in that each part of the comparator is connected to two equivalent binary levels of the two circulating registers for a binary test signal depending on the agreement or disagreement of the respective existing B ir'Urländände that to generate the shift pulses can be triggered by each counting pulse A shift pulse generator is provided, which triggers η shift pulses via two shift lines that move against each other by 180 ° pha-

S5 sit.nverschoben sind, und daß das Prüfsignal gemeinsam mit einem der beiden Verschiebepulse auf ein EXKLUSIV-ODER-Glied geführt ist, das einen Störungsmeldungsspeicher steuert.S5 are shifted, and that the test signal is common is performed with one of the two shift pulses to an EXCLUSIVE-OR gate, which has a fault message memory controls.

Wesentlich ist für diese Sicherheitsschaltung zumIt is essential for this safety circuit to

Zählen von Impulsen, daß die beiden Akkumulatoren jeden einzelnen Zählimpuls für sich gesondert verarbeiten, und zwar mit einer Phasenverschiebung von 180°. Durch diese Maßnahme wird in vorteilhafter Weise erreicht, daß bei jedem Additions- oder Subtraktionsvorgang die beiden Umlaufregister der Akkumulatoren bei ordnungsgerechter Informationsspeicherung einen Wechsel zwischen Ungleichheit und Gleichheit der beiden Binärinformationen aufweisen. Hierdurch ist in vorteilhafter Weise eine dynamische und damit sicherungstechnische Prüfung der beiden Akkumulatoren möglich.Counting pulses so that the two accumulators process each individual counting pulse separately, with a phase shift of 180 °. This measure is more advantageous Way achieved that with each addition or subtraction process, the two circulating registers of the accumulators with proper information storage, a change between inequality and have equality of the two binary information items. This is a dynamic in an advantageous manner and thus safety testing of the two accumulators is possible.

An sich kann ein beliebiger Vv/gleicher eingesetzt werden. Besonders zweckmäßig ist jedoch ein Vergleicher, der selbst auch überwachbar ist. Eine vorteil-Any Vv / equal can be used per se will. However, a comparator that can also be monitored is particularly useful. An advantage

hafte Weiterbildung der Erfindung sieht einen Vergleicher vor, bei dem jeder Teil aus zwei NAND-Gliedern mit je zwei Eingängen für einerseits die äquivalenten und andererseits die antivalenten Ausgänge der beiden zugeordneten Binärstufen besteht,A further development of the invention provides a comparator in which each part consists of two NAND gates with two inputs each for, on the one hand, the equivalent and, on the other hand, the complementary outputs of the two assigned binary levels exists,

bei dem ferner die beiden NAND-Glieder über ein drittes NAND-Glied verknüpft sind, wobei die dritten NAND-Glieder allerTeile ausgangsseitig miteinander verbunden sind und den Ausgang des Vergleichers bilden.in which the two NAND elements are also linked via a third NAND element, the third NAND elements of all parts are connected to one another on the output side and the output of the comparator form.

Zum Steuern der beiden Akkumulatoren werden bei jede „ι einzugebenden Zählimpuls zwei um 180° gegeneinander phasenverschobene Verschiebepulse benötigt, von denen jeder so viel Verschiebeimpulse aufweist, wie die beiden Umlaufregister der Akkumulatoren Binärstufen enthaltet,.To control the two accumulators, for every counting pulse to be entered, two by 180 ° phase-shifted shift pulses are required, each of which has so many shift pulses has how the two circulating registers of the accumulators contain binary levels.

Eine bevorzugte Ausführung eines Verschiebepulsgenerators zum Auslösen der beiden benötigten Verschiebepulse besteht in vorteilhafter Weise aus einem Pulsgenerator, dessen Puls bei einer Ausführungsform mittelbar oder bei einem etwas anderen Aufbau unmittelbar eine bistabile Kippstufe steuert, an deren äquivalenten und antivalenten Ausgang je ein mit einer der beiden Schiebeleitungen ausgangs-A preferred embodiment of a displacement pulse generator to trigger the two required displacement pulses consists in an advantageous manner of one Pulse generator, the pulse of which is indirect in one embodiment or in a slightly different one Structure directly controls a bistable multivibrator, at whose equivalent and complementary output each an output with one of the two sliding lines

scitig verbundenes Schaltmittel mit zugeordnetem bistabilen Steuerschalter angeschlossen ist, wobei die Steuerschalter jeweils beim ersten Verschiebeimpuls der beiden Verschiebepulse die beiden Schaltmittel zur Ausgabe der Verschiebepulse in Wirkstellung bringt. Ferner ist in dem Zusammenhang ein bei der Ausgabe von Verschiebeimpulsen fortschaltbares Steuerschieberegister vorgesehen, das nach Ausgabe von jeweils η Verschiebeimpulsen über eines der beiden Schaltmittcl dieses mit Hilfe des zugehörigen Steuerschalters abschaltet.Scitig connected switching means is connected with an associated bistable control switch, the control switch bringing the two switching means for outputting the displacement pulses into the operative position at the first displacement pulse of the two displacement pulses. Furthermore, a control shift register which can be incremented when outputting shifting pulses is provided, which after outputting η shifting pulses via one of the two switching means switches it off with the aid of the associated control switch.

Die beiden Schaltmittel, die letztlich die um 180" phasenverschobenen Verschiebepulse ausgeben, können beispielsweise als UND-Glied aufgebaut sein. Es ist aber auch möglich, zwei Torschaltungen zu verwenden, von denen jede durch den zugeordneten bistabilen Steuerschalter in Wirkstellung, also in den eingeschalteten Zustand, gebracht werden kann, bei dem Verschiebeimpulse ausgegeben werden. Jeweils nach der Ausgabe einer Anzahl von η Vcrschiebeimpulser. wird die jeweilige Torschaltung durch den zugeordneten Steuerschalter wieder abgeschaltet.The two switching means, which ultimately output the shift pulses phase-shifted by 180 ", can for example be constructed as AND elements. However, it is also possible to use two gate circuits, each of which is activated by the associated bistable control switch After a number of η shift pulses have been output, the respective gate circuit is switched off again by the associated control switch.

Der im nachfolgenden Text näher erläuterten Schaltung liegt die Erkenntnis zugrunde, daß bei Verwendung eines ganz bestimmten Vergleichers für die beiden Umlaufregister, wie er bereits näher gekennzeichnet wurde, es möglich ist, diesen Vergleicher selbst auch auf ordnungsgerechtes Arbeiten dann überwachen zu können, wenn die beiden Akkumulatoren nach einem vorgegebenen Testprogramm gesteuert werden. Beim Abarbeiten des vorgegebenen Programms muß in den beiden Umlaufregistern eine als Fehler definierte Binärzahl auftreten, die vom Vergleicher erkannt werden muß, so daß der Störungsmeldungsspeicher anspricht. Die Beendigung des Programmablaufs und somit das Einstellen der Grundstellung der beiden Akkumulatoren bei ordnungsgerechtem Betrieb wird zusätzlich vom erfolgreichen Ansprechen des Störungsmeldungsspeichers abhängig gemacht.The circuit explained in more detail in the following text is based on the knowledge that when used a very specific comparator for the two circulating registers, as it has already been identified in more detail it is possible to use this comparator itself to work properly then to be able to monitor when the two accumulators are controlled according to a predetermined test program will. When processing the specified program, a Binary number defined as an error occur, which must be recognized by the comparator, so that the fault message memory appeals to. The termination of the program sequence and thus the setting of the basic position of the two accumulators when the batteries are in order Operation is also based on successful addressing of the fault message memory made dependent.

Das Testprogramm, insbesondere für den Vergleicher, wird in vorteilhafter Weise durch eine Prüfschaltung ausgelöst, die ein dreistufiges Steuerwerk enthält, das mit Hilfe eines Einschaltbefehls in seiner ersten Siufe einschaltbar ist, die ausgangsseitig mit Setz- und Rücksetzeingängen der einzelnen Binärstufen der beiden Umlaufregister derart verbunden ist, daß in den beiden Umlauf registern die Zahl 2" — 2 eingestellt ist, wobei das Steuerwerk nach dem Wirksamschalten der ersten Stufe bei noch vorhandenem Einschaltbefehl mit Hilfe eines Rückkopplungszweiges in die zweite Stufe einstellbar ist, die ausgangsseitig für beide Akkumulatoren und den Verschiebepulsgenerator einen Test-Zählimpuls auslöst zum Einstellen der Zahl 2" — 1 und xum verzögerten Einstellen der Grundstellung des Störungsmeldungsspeichers, der ausgangsseitig mit dem Steuerwerk verbunden ist, derart, daß beim Einstellen der Grundstellung des Störungsmeldungsspeichers bei noch vorhandenem Einschaltbefehl die dritte Stufe des Steuerwerkes wirksam wird und ebenfalls einen Test-Zählimpuls auslöst zum Einstellen der Zahl 2".The test program, in particular for the comparator, is advantageously carried out by a test circuit triggered, which contains a three-stage control unit, which with the help of a switch-on command in its first Siufe can be switched on, the output side with set and reset inputs of the individual binary levels of the two circulating registers is connected in such a way that the number 2 "- 2 is set in the two circulating registers the control unit after the first stage has been activated if the switch-on command is still present with the help of a feedback branch in the second stage can be set, the output side for both Accumulators and the shift pulse generator triggers a test counting pulse to set the number 2 "- 1 and x for delayed setting of the basic position of the fault message memory, which is connected on the output side to the control unit, in such a way that when setting the basic position of the fault message memory if the switch-on command is still present the third stage of the control unit takes effect and also triggers a test counting pulse for setting the number 2 ".

Durch Anwendung dieser Prüfschaltung, die aus Sicherheitsgründen auch verdoppelt werden kann, wird in hervorragender Weise erreicht, daß zur Erzielung einer hohen Sicherheit in der Fehlererkennung alle zum Zählen von Impulsen vorgesehenen Einrichtungen einschließlich des Vergleichen für die beiden Umlaufregister sowie des Störungsmeldungsspeichcrs überwacht werden. Hierdurch ist es in vorteilhafter Weise möglich, bei den genannten Baugruppen von einem eigensicheren Aufbau abzusehen und durch Verwendung handelsüblicher Schaltkrcistechniken die Kosten für die Sicherheitsschaltung gering zu halten. By using this test circuit, which can also be doubled for safety reasons, is achieved in an excellent way that to achieve a high level of security in error detection all facilities provided for counting pulses including comparing for the two Circulating register and the fault message memory are monitored. This makes it more advantageous Way possible to refrain from an intrinsically safe structure with the named assemblies and through Use of commercially available Schaltkrcistechniken to keep the costs for the safety circuit low.

Ausführungsbeispielc der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert. EsEmbodiments of the invention are described below explained in more detail with reference to the drawing. It

»o zeigt im einzelnen»O shows in detail

Fig. 1 das Blockschaltbild aller Schaltungsteilc der Sicherheitsschaltung zum Zählen von Impulsen,1 shows the block diagram of all circuit parts of the safety circuit for counting pulses,

F i g. 2 das Blockschaltbild eines Verschiebepulsgencralors für zwei um 180" gegeneinander phasenver-F i g. 2 shows the block diagram of a shift pulse generator for two 180 "out of phase with each other

»5 schobene Verschiebepulse,»5 shifted shift pulses,

Fig. 3 ein Impulsdiagramm für den Verschiebepulsgenerator nach Fig. 2, *■ 3 shows a pulse diagram for the shift pulse generator according to FIG. 2, * ■

Fig. 4 das Blockschaltbild eines anderen vorteilhaften Verschiebepulsgenerators,Fig. 4 is a block diagram of another advantageous one Shift pulse generator,

»o Fig· 5 ein Impulsdiagramm für den Verschiebepulsgenerator nach Fig. 4,FIG. 5 shows a timing diagram for the shift pulse generator according to Fig. 4,

Fig. 6 das Blockschaltbild einer Prüfschaltung zum Auslösen eines Testlaufes der gesamten Zählschaltung, UfIiFig. 6 shows the block diagram of a test circuit for Triggering a test run of the entire counting circuit, UfIi

»5 F i g. 7 und 8 tabellarische Zusammenstellungen von Binärwerten der einzelnen Stufen der Umlaufregister bei Grundstellung und bis zur eingestellten Zahl 1 sowie für den Testlauf bei der gespeicherten Zahl 2" — 2 und beim bzw. nach dem Einzählen von zwei weiteren Impulsen einschließlich einer Gegenüberstellung der Binärwerte eines Prüfsignals mit einem der beiden Verschiebepulse.»5 F i g. 7 and 8 tabular compilations of binary values of the individual levels of the circulating register for the initial position and up to the set number 1 as well as for the test run with the saved Number 2 "- 2 and when or after the counting in of two further pulses including a comparison of the binary values of a test signal with one of the two shift pulses.

Fig. 1 zeigt schematisch ein Blockschaltbild aller Schaltungsteile der Sicherheitsschaltung zum Zählen von Impulsen. Dargestellt ist ein Anwendungsbeispiel für die Eisenbahnsicherungstechnik, wobei davon ausgegangen wird, daß an einer Zählstelle die jeweils vorbeigefahrene Achszahl richtungsabhängig in einem Achszählwerk so verarbeitet wird, daß die Zählstelle für übergeordnete zentrale Aufgaben, also als Achsmeldepunkt, verwendet werden kann. Als Achszählwerk dient dabei die in der vorliegenden Anmeldung noch näher zu beschreibende Sicherheitsschaltung. Die Zählstelle wird durch zwei Impulsgeber PGl und PGl gebildet, die so an einem Gleis (nicht dargestellt) angebracht sind, daß sich bei Beeinflussung durch eine Fahrzeugachse zeitlich teilweise überlappende Impulse ergeben., die im Ausführungsbeispiel aus Sicherheitsgründen gleichzeitig zwei Richtungs-Fig. 1 shows schematically a block diagram of all circuit parts of the safety circuit for counting pulses. An application example for railway safety technology is shown, whereby it is assumed that the number of axles driven past at a counting point is processed depending on the direction in an axle counter so that the counting point can be used for higher-level central tasks, i.e. as an axle reporting point. The safety circuit to be described in more detail in the present application serves as the axle counter. The counting point is formed by two pulse generators PGl and PGl , which are attached to a track (not shown) in such a way that, when influenced by a vehicle axle, partially overlapping pulses result.

einheiten RTl und RTZ zugeführt werden. In der Regel reicht allerdings eine Richtungseinheit zum Ermitteln der jeweiligen Bewegungsrichtung der an der Zählstelle vorbeigefahrenen Fahrzeugachsen aus der Reihenfolge der von den beiden Impulsgebern PGl und PG2 abgegebenen Impulse aus. Der festgestellten Bewegungsrichtung entsprechend ist jeweils ein vom Ausgang RT\\ bzw. RTIl der Richtungseinheit RTV bzw. RTL ausgegebenes Richtungskennzeichen. Über den Ausgang RTlO bzw. RT20 wird jeweils beim Passieren einer Achse an der Zahlstelle ein einziger Zählimpuls ausgegeben. Dieser gelangt über ein ODER-Glied Ol bzw. Ol auf einen Akkumulator Al bzw. Al. Jeder der beiden Akkumulatoren besteht aus einem arithmetischen Rechenwerk R Wl bzw. RW2 in Verbindung mit einem dreistufigen Umlauf register, dessen Stufen beim Akkumulator Al mit All, All und A10 bezeichnet sind. Die entsprechenden gleichwertigen Stufen des Uiniaufregisters vom Akkmnula-units RTL and RTZ are supplied. As a rule, however, one direction unit is sufficient to determine the respective direction of movement of the vehicle axles that have passed the counting point from the sequence of the pulses emitted by the two pulse generators PG1 and PG2. Corresponding to the determined direction of movement is a direction indicator output by the output RT \\ or RTIl of the direction unit RTV or RTL . A single counting pulse is output via the output RT10 or RT20 when an axis is passed at the payment point. This passes via an OR gate Ol Ol or an accumulator Al or Al. Each of the two accumulators is composed of an arithmetic calculating unit R Wl and RW2 register in connection with a three-stage circulation, the stages in the accumulator is all Al, All and A are referred to 10th The corresponding equivalent levels of the Uinia accrual register from the accmnula-

tor /12 tragen die Bcziigszeichcn /122. /121 und /120. Die Anzahl der für die Umlaufrcgister vorauszusehenden Stufen ist so zu wählen, daß das Speichel volumen der Umlaufrcgister selbst bei der höchst vorkommenden Anzahl von Achsen nichl voll ausgenutzt ist. Im vorliegenden Ausführiingsbcispiel wurden wegen einer besseren Übersicht der Zcichnungsunterlagcn nur dreistufige Umlaufspeicher gewühlt: der Anmeldungsgegenstand ist jedoch keinesfalls auf die Anwendung derartiger Umlaufrcgister beschränkt. Die einzelnen Binärstufen der Umlaufregister bestehen aus Flipflops mit dynamischen Takteingängen, die mit Verschiebeimpulsen beaufschlagt werden. Die Takteingänge der drei Binärstufen /112, /111 und /MO des Akkumulators Al sind mit einer Schieheleiuing KS'l und die Rinärslufcn /422. /121 und /120 des Akkumulators /12 mit einer Schichelciümg KS'2 verbunden. Über diese beiden Schiebeleitungcn KVl und VSl gelangen - wie später noch näher ausgeführt wird - zwei um 180" gegeneinander phasenverschobene Verschiebepulse TI und 711 eines Verschiehepulsgencrnlors VPR auf die beiden Umlaufregister. dera^rt. daß eine Informationsvcrschicbiing zunächst im Akkumulator A 1 und dann erst im Akkumulator Al erfolgt. tor / 12 bear the symbols / 122. / 121 and / 120. The number of stages to be anticipated for the circulating registers is to be chosen so that the saliva volume of the circulating registers is not fully utilized even with the highest number of axes occurring. In the present exemplary embodiment, only three-stage circulating memories were selected for a better overview of the drawing documents: the subject of the application is, however, in no way limited to the use of such circulating registers. The individual binary levels of the circulating register consist of flip-flops with dynamic clock inputs to which shift pulses are applied. The clock inputs of the three binary stages / 112/111 and / MO of the accumulator are connected to an Al Schieheleiuing KS'l and Rinärslufcn / 422nd / 121 and / 120 of the accumulator / 12 connected to a Schichelciümg KS'2. Get over these two Schiebeleitungcn KVL and VSI - is explained in more detail later - two 180 "phase with one another shift pulses TI and 711 one Verschiehepulsgencrnlors VPR to the two circulating register dera ^r t that a Informationsvcrschicbiing first in the accumulator A 1 and then only in.. Accumulator Al takes place.

Den Hinärstufcn in den beiden Umlaufrcgistcrn ist entsprechend dem Dualzahlcnsystem eine vorgegebene Wertigkeit fest zugeordnet. So repräsentieren die gleichwertigen Binärstufen /112 und /Ί22 im eingestellten L-Zustand den Wen 2~. Die jeweils nachgcordnvMc Binärstufe /111 bzw. /121 speichert im /. Zustand den Wert 2¹ und die jeweils letzte Stufe /110 bzw. /120 jedes Uinlaufregisters den Wer; 2". Die höchste Zahl, die sich mit einem dreistufigen Umlaufspeicher darstellen läßt, errechnet sich nach der Formel 2" — 1; im vorliegenden Fall mit // = 3 Binärstufcn ergibt sich die Zahl 7. Ein vom arithmetischen Rechenwerk RH⁷I bzw. RWl auf die Rinärslufe /112 bzw. AU gegebenes Binärkennzeichen vom Wert O oder L wird über den Eingang /1120 bzw. /1220 bei der Rückflanke eines Verschiebeimpulses auf der Schiebeleitung VS\ bzw. VSl übernommen. Das Binärkennzeichen wird gleichzeitig über ein Negationsglied /Vl bzw. Nl dem Eingang /1121 der Binärsliife All bzw. dem Eingang /1221 der Binärstufc All zugeführt. According to the binary number system, a predetermined value is permanently assigned to the secondary stages in the two circulation registers. The equivalent binary levels / 112 and / Ί22 represent the value 2 ~ in the set low state. The subsequent binary level / 111 or / 121 saves in /. State the value 2 ¹ and the last level / 110 or / 120 of each input register the who; 2 ". The highest number that can be represented with a three-stage circulating memory is calculated using the formula 2" - 1; in the present case with // = 3 binary levels the number 7 results. A binary identifier of the value O or L ^{given by the arithmetic calculator RH 7} I or RW1 to the binary run / 112 or AU is transmitted via the input / 1120 or / 1220 on the trailing edge of a shift pulse on the shift line VS \ or VSl. The binary identifier is simultaneously fed via a negation element / Vl or Nl to the input / 1121 of the binary line All or to the input / 1221 of the binary stage All .

Die Binärstufe /Ml im Akkumulator Al ist mi' ihren Eingängen /MIO und Aiii einerseits an den äquivalenten Ausgang A122 der Binärstufe All und andererseits an deren antivalenten Ausgang /1123 angeschlossen. Da also zum Steuern der Binärstufe /Ml antivalente Signale zur Verfügung stehen, kann auf ein Negationsglied, wie es zwischen der Binärstufe All und dem arithmetischen Rechenwerk RWl vorgesehen ist, verzichtet werden. Entsprechendes gilt für die Binärstufen /Ml und /MO und die gleichwertigen Binärstufen im Akkumulator Al. The binary stage / ml in the accumulator and Al is connected mi 'their inputs / MIO and Aiii one hand to the equivalent output 122 of the A binary stage All the other hand, at the non-equivalent output / 1,123th Since complementary signals are available for controlling the binary stage / Ml, a negation element, as is provided between the binary stage All and the arithmetic unit RWl , can be dispensed with. The same applies to the binary levels / Ml and / MO and the equivalent binary levels in the accumulator A1 .

Weitere Eingänge bei den Binärstufen All. All und /MO sind mit /1124, /M14 und /M05 gekennzeichnet. Mit Hilfe der Eingänge /1124 und Al 14 können bei einem entsprechenden Einstellsignal die Binärstufen AXl und AM gesetzt und die Binärstufe Λ10 über den Eingang /4105 rückgeselzt werden. Dann befindet sich allein die letztgenannte Binärstufc /HO in der markierten Grundstellung. Da das Einsrellsigna! in gleicher Weise auf die Binärstufen All. All und /120 im Akkumulator Al wirkt, das gilt für beide Umlaufregister unabhängig von einem Verschiebeimpuls, sind auch hier die beiden höherwerügen Binärstiifen /122 und /121 gesetzt, während die am Ende des Umhuifrcgislcrs befindliche Binärstufe /120 riiekgesetzt ist. Somit ist es mit Hilfe des genannten Einstellsignals möglich, in beiden Umlaufregistern unabhängig von der bereits gespeicherten Binärzahl die Binär/ahl LLO einzugeben, die der Zahl (S im ZehnerzahliMisystem entspricht.Further inputs for the binary levels All. All and / MO are marked with / 1124, / M14 and / M05. With the help of the inputs / 1124 and Al 14, the binary levels AXl and AM can be set with a corresponding setting signal and the binary level Λ10 can be reset via the input / 4105. Then only the last-mentioned binary level / HO is in the marked basic position. Since the Einsrellsigna! in the same way to the binary levels All. All and / accumulator 120 acts in Al, which is independent from a shift pulse for both circulating registers, are also set here the two höherwerügen Binärstiifen / 122/121, while the binary stage located at the end of Umhuifrcgislcrs / is riiekgesetzt 120th With the help of the mentioned setting signal it is possible to enter the binary / ahl LLO in both circulating registers independently of the already stored binary number, which corresponds to the number (S in the tens system.

Solange eine retriggerbare monostabile KippstufeAs long as a retriggerable monostable multivibrator

i" MK sich in der stabilen Grundstellung befindet, ist cmc Ausgabeeinrichtung ASG. die mit den äquivalenten Ausgängen AIII, AIII und AlOl der Binärsiufen /122. /121 und /120 im Akkumulator /12 verbunden ist. eingeschaltet. Dabei wird die imi " MK is in the stable basic position, the cmc output device ASG. which is connected to the equivalent outputs AIII, AIII and A1Ol of the binary levels / 122. / 121 and / 120 in the accumulator / 12. is switched on. The im

is Akkumulator /42 gespeicherte Binarzahl cod'ert üK-r die Leitung ASGl ausgegeben. Ein über das ODER-Glied Ol gegebener Zählimpuls steuert die retriggerbare monostabile Kippstufe MK in den instabilen Zustand, der für die Dauer einer Informationsumspci-is accumulator / 42 stored binary number cod'ert üK-r the line ASGl output. A counting pulse given via the OR element Ol controls the retriggerable monostable multivibrator MK into the unstable state, which is

chcrting in den Akkumulatoren beibehalten bleibt, währenddessen die Ausgabeeinrichtung ASG abgeschaltet ist.chcrting is retained in the accumulators while the output device ASG is switched off.

An die ein/einen Binärstufen der beiden Umlaufregister in den Akkumulatoren /M und /12 ist ein dreiteiliger Vergleicher VG angeschlossen, der die Aufgabe hat. festzustellen, ob gleichartige Ausgänge je zweier gleichwertiger Binärstufen der beiden Umlaufregister denselben oder verschiedene logische Werte aufweisen. Nähere Einzelheiten werden später A three-part comparator VG is connected to the one / one binary levels of the two circulating registers in the accumulators / M and / 12, which has the task. determine whether similar outputs in each of two equivalent binary levels of the two circulating registers have the same or different logical values. More details will be given later

im Text an Hand von tabellarischen Zusammenstellunuen näher erläutert. Jeder Teil des Vergleichen Vl hestcht aus zwei NAND-Gliedern NDIl und SD21 mit je zwei Eingängen für einerseits die äquivalenten und andererseits die antivalcntcn Ausgängeexplained in more detail in the text using tabular compilations. Each part of the compare Vl hestcht of two NAND gates Ndil SD21 and each having two inputs for on the one hand and on the other hand the equivalent outputs antivalcntcn

der beiden zugeordneten BinärsUifen /M2 und All So sind die beiden Eingänge des NAND-Gliedes NDIl mit den äquivalenten Ausgängen /.122 und /1212 der beiden zugeordneten Binärstufen und die Eingänge des NAND-Gliedes NDIl mit den antivalenten Ausgängen /1123 und /1223 derselben Binarstufen verbunden. Ausgangsscitig verbunden sine die beiden NAND-Glieder NDIl und NDIl des ersten Teiles des dreiteiligen Vergleichcrs VG mit einem dritten NAND-Glied NDh Wie der Aufbau de; dreiteiligen Vergleichers VG leicht zu erkennen gibt sind für jeden der drei Vcrgleichcrteile drei der be schriebenen NAND-Glieder erforderlich. Die dritter NAND-Glieder/VDl,/VD2undiVD3in den drei Tei len des Vergleichers VG sind ausgangsseitig miteinof the two assigned binary levels / M2 and All So are the two inputs of the NAND element NDIl with the equivalent outputs /.122 and / 1212 of the two assigned binary levels and the inputs of the NAND element NDIl with the complementary outputs / 1123 and / 1223 of the same Binary levels connected. Output connected sine the two NAND elements NDIl and NDIl of the first part of the three-part comparator VG with a third NAND element NDh As the structure de; three-part comparator VG is easily recognizable, three of the described NAND elements are required for each of the three comparator parts. The third NAND elements / VDl, / VD2undiVD3 in the three parts of the comparator VG are also on the output side

ander verbunden (Wired-And-Verknüpfung bei Posi tivlogik). Der Verknüpfungspunkt stellt praktisch dei Ausgang des Vergleichers dar, dessen Ausgangssigna jedoch im Beispiel mit Hilfe eines Negationsgliede: /V3 invertiert als binäres Prüfsignal UE auf ein EX KLUSIV-ODER-Glied EO gelangt.connected to another (wired-and link with positive logic). The point of connection is practically the output of the comparator, the output signal of which, however, in the example with the help of a negation element: / V3 inverted as a binary test signal UE, reaches an EXCLUSIVE-OR element EO .

Bei einer Störung hat das Prüfsignal UE gegenübe einem Vergleirhssignal einen charakteristischen Zu stand, bei dem das EXKLUSIV-ODER-GIied EO ei nen nachgeschalteten StÖrungsmeldungsspeicher Sl aus der dargestellten Grundstellung in die ander Lage einstellt. Der Grundstellungsausgang des Stö rungsmeldungsspeichers SR ist über ein Verzöge rungsglicd VDl mit einem nachdem Ruhestromprin z,ip arbeitenden Störungsmelder SM verbunden, de die festgestellte Störung ausgibt oder weiterleitet Wenn der StÖrungsmeldungsspeicher SK nur für ein sehr kurze Zeit aus der dargestellten Grundstellun in die andere Lage geschaltet wird, dort also nur sehIf a fault occurs, the test signal UE has gegenübe a Vergleirhssignal a characteristic to stand, wherein the exclusive OR GIied EO ei NEN downstream fault message memory Sl from the basic position shown in the other position is established. The normal position the output of the Stö approximately message memory SR is a tarry rungsglicd VDl with an after Ruhestromprin z, ip working fault detector SM connected, de outputs the detected fault or forwards, when the fault message memory SK appear only for a very short time from the position shown Grundstellun to the other position will, so just look there

309 586/38309 586/38

kurze Zeit verweilt, um dann wieder in die Grundstellung zurückgestellt zu werden, spricht der Störungsmelder SM wegen der vorgesehenen Verzögerung nicht an. Erst wenn der Störungsmeldungsspcichcr SR für längere Zeit nicht in Grundstellung ist, wird der Störungsmelder SM ausgelöst. Weitere Einzelheiten werden später noch näher erläutert.If there is a short period of time and then it is reset to the basic position, the malfunction indicator SM does not respond because of the intended delay. Only when the fault message memory SR is not in the basic position for a long time will the fault indicator SM be triggered. Further details are explained in more detail later.

Die Schaltungsanordnungen nach F i g. 2 und 4 stellen vorteilhafte Ausbildungen von Verschiebcpulsgeneratoren VPR dar, die wahlweise zum Erzeugen der um 180° gegeneinander phasenverschobenen Verschiebepulse für die beiden Schiebcleitungen VS\ und VSl eingesetzt werden können. Zunächst wird im folgenden der Verschiebepulsgenerator VPRi nach Fig. 2 näher erläutert. Ein Pulsgenerator PR für rechteckförmige Impulse steuert eine bistabile Kippstufe BXl, deren äquivalenter Ausgang BKW einerseits mit einer Torschaltung TG und andererseits mit einem UND-Glied SLX verbunden ist. Der antivalente Ausgang BX12derbistabilen Kippstufe BKi, der mit der Grundstellungsmarkierung versehen ist, ist mit einem UND-Glied SL2 verbunden. Ferner sind zwei bistabile Steuerschalter SSRl und SSÄ2 in Form von bistabilen Kippstufen vorgesehen, die mit ihren äquivalenten Ausgängen mit den beiden UND-Gliedern 5Ll und SLl verbunden sind. Wenn die beiden bistabilen Steuerschalter SSRl und SSRl sich in Grundstellung befinden, sind die beiden UND-Glieder 5Ll und 5L2 abgeschaltet. Die Torschaltung TG wirkt ausgangsseitig einerseits auf die dynamischen Steuereingänge der beiden bistabilen Steuerschalter SSRl und 55Λ2 dann, wenn ein Übergang von ogischThe circuit arrangements according to FIG. 2 and 4 show advantageous embodiments of Verschiebcpulsgeneratoren represents VPR, which can optionally be used for generating the 180 ° phase-shifted against each shift pulses for the two Schiebcleitungen VS \ and VSI. First, the displacement pulse generator VPRi according to FIG. 2 is explained in more detail below. A pulse generator PR for square-wave pulses controls a bistable multivibrator BXl, whose equivalent output BKW is connected on the one hand to a gate circuit TG and on the other hand to an AND gate SLX . The complementary output BX12 of the bi-stable multivibrator BKi, which is provided with the basic position marking, is connected to an AND element SL2 . Furthermore, two bistable control switches SSRl and SSÄ2 are provided in the form of bistable multivibrators, which are connected with their equivalent outputs to the two AND gates 5Ll and SLl . When the two bistable control switches SSRl and SSRl are in the basic position, the two AND gates 5Ll and 5L2 are switched off. The gate circuit TG acts on the output side on the one hand on the dynamic control inputs of the two bistable control switches SSRl and 55Λ2 when a transition from ogisch

0 nach 1 erfolgt, also an der Vorderflanke eines durch die Torschaltung TG abgegebenen Signals. Ferner ist die Torschaltung TG über ein ODER-Glied 03 mit einem vierstufigen Stellerschieberegister 551 verbunden, von dem die letzte Stufe 5514 ausgangsseitig über das ODER-Glied O3 auf die erste Stufe ">S11 rückgekoppelt ist. Außerdem ist der Ausgang der letzten Stufe 5514 des Steuerschieberegisters 551 mit dem die Grundstellung einstellenden Eingang des bistabilen Steuerschalters SSRl verbunden. Die dritte Stufe 5513 des Steuerschieberegisters 551 wirkt auf einen dynamischen Steuereingang mit Wirkung von logisch0 to 1 takes place, that is to say on the leading edge of a signal emitted by the gate circuit TG. Furthermore, the gate circuit TG is connected via an OR gate 03 to a four-stage actuator shift register 551, from which the last stage 5514 is fed back on the output side via the OR gate O3 to the first stage "> S11. In addition, the output of the last stage 5514 des Control shift register 551 is connected to the input of the bistable control switch SSR1 which sets the basic position . The third stage 5513 of the control shift register 551 acts on a dynamic control input with the effect of logic

1 nach 0 zum Einstellen der Grundstellung des bistabilen Steuerschalters SSRl. Der Eingang TGE zum Einschalten der Torschaltung TG ist mit dem ODER-Glied Ol verbunden, so daß jeder über dieses gegebene Zähümpuls die Torschaltung TG wirksam schaltet. Der Sperreingang TGS der Torschaltung TG ist mit dem Ausgang der letzten Stufe 5S14 des Steuerschieberegisters 551 verbunden. Die Wirkungsweise des Verschiebepulsgenerators VPR1 wird nachstehend an Hand des Impulsdiagrammcs von F i g. 3 näher erläutert.1 to 0 for setting the basic position of the bistable control switch SSRl. The input TGE for turning on the gate TG is connected to the OR gate Ol, so that each switch effectively gate TG this given Zähümpuls. The blocking input TGS of the gate circuit TG is connected to the output of the last stage 5S14 of the control shift register 551. The mode of operation of the displacement pulse generator VPR 1 is illustrated below with reference to the pulse diagram of FIG. 3 explained in more detail.

Die einzelnen Diagrammlinien des Impulsdiagrammes nach Fig. 3 tragen Bezugszeichen, die ebenfalls Baugruppen oder Teile von Baugruppen in der Schaltung nach F ig. 2 kennzeichnen. Der äquivalente Ausgang BKIl der bistabilen Kippstufe BKl führt bei ständig eingeschaltetem Pulsgenerator PR ein in de* ersten Diagrammlinie, die sinngemäß auch mit BKIl bezeichnet ist, dargestelltes Rechtecksignai. Der antivalente Ausgang BKIl der bistabilen Kippstufe BKl führt ein um 180° gegenüber dem Signal des äquivalenten Ausganges BKIl phasenverschobenes Signal, das in dem Impulsdiagramm nach Fig. 2 in der zweiten Diagrammlinie von oben dargestellt i~i und sinngemäß ir.il dem Bezugszeichen BK12 des betreffenden Ausganges der bistabilen Kippstufe BKl bezeichnet ist. Die strichpunktierte senkrechte Linie Ll stellt denjenigen Zeitpunkt dar, bei dem über dieThe individual diagram lines of the pulse diagram according to FIG. 3 have reference numerals which also indicate assemblies or parts of assemblies in the circuit according to FIG. 2 mark. When the pulse generator PR is constantly switched on, the equivalent output BKIl of the bistable flip-flop BKl leads to a rectangular signal shown in the first diagram line, which is also referred to as BKIl . The anti-valent output BKIl of the bistable multivibrator COS introduces a 180 ° relative to the signal of the equivalent output BKIl phase-shifted signal in the pulse diagram according to Fig. 2 in the second diagram line shown from above i ~ i and mutatis mutandis ir.il the reference numeral BK 12 of the relevant output of the bistable multivibrator BKl is designated. The dash-dotted vertical line Ll represents that point in time at which about the

5 ODER-Glieder Ol und Ol (Fig. 1) ein Zählimpuls gegeben wird, der auf die beiden Akkumulatoren A1 und Al sowie gleichzeitig auf den Einstelleingang TGE der Torschaltung TG gelangt. Die mit TG bezeichnete Diagrammlinie zeigt eine Kurve, die zum5 OR gates Ol and Ol (Fig. 1) a counting pulse is given, which reaches the two accumulators A 1 and A1 and at the same time to the setting input TGE of the gate circuit TG . The diagram line labeled TG shows a curve leading to the

to Zeitpunkt des angenommenen Zahlimpulses vom Zustand »aus« in den Zustand »ein« übergeht. Damit ist die Torschaltung TG durchlässig für den in der Diagrammlinie BKIl gezeigten Puls. Die erste Vordcrflankc BKl 10 des Pulses in Diagrammlinie BKIl to the time of the accepted number pulse changes from the state »off« to the state »on«. The gate circuit TG is thus permeable to the pulse shown in the diagram line BKIl. The first Vordcrflankc BKl 10 of the pulse in diagram line BKIl

>5 schaltet die beiden bistabilen Steuerschalter SSRI und 55Ä2 um, so daß die angeschlossenen UND-Glieder 5Ll und 5L2 vorbereitet sind; vgl. Diagrammlinien SSR1 und SSRl. Die folgende erste Rückflanke BXlIl des Pulses in Diagrammlinie BKl 1 schaltet> 5 switches the two bistable control switches SSRI and 55Ä2 so that the connected AND gates 5Ll and 5L2 are prepared; see diagram lines SSR 1 and SSRl. The following first trailing edge BXlIl of the pulse in diagram line BKl 1 switches

ao das Steuerschieberegister 551 aus der ersten Stufe 5511 in die zweite Stufe 5512 fort. In dem Moment ist über das UND-Glied 5Ll bereits der erste Verschiebeimpuls des Verschiebepulses 71 auf die Schiebcleitung KSl (Fig. 1) gegeben; vgl. Diagrammlinieao the control shift register 551 from the first stage 5511 continues into the second stage 5512. At that moment, the first shift pulse is already via the AND element 5Ll the shift pulse 71 is given to the sliding line KSl (FIG. 1); see diagram line

»5 KSl. Nach dem Umschalten der bistabilen Kippstufe BXl gelangt über das UND-Glied 5L2 der erste Verschicbeirr.puls des Verschiebepulses 711. der gegenüber dem Verschiebepuls 71 um 180" phasenverschoben ist; vgl. Diagrammlinie VSl. Die nächste Rückflanke BKlIl des Pulses in Diagrammlinie BKlI bewirkt, daß das Steuerschieberegister 551 in seiner dritten Stufe 5513 eingestellt wird. Beim Einstellen der vierten Stufe 5514 des Steuerschieberegisters 551 bei der Vorderflanke BXl 13 wird der bistabile Steuerschalter 55Ä1 durch einen von der dritten Stufe 5513 gegebenen Rückflankenimpuls wieder in die markierte Grundstellung zurückgeschaltet. Dann ist das UND-Glied 5Ll nicht mehr vorbereitet, so daß weitere von der bistabilen Kippstufe BXl ausge-»5 KSl. The next trailing edge BKlIl see graph line VSI causes the pulse in graph line BKlI; after the switching of the bistable multivibrator Bxl passes via the AND gate 5L2 of the first Verschicbeirr.puls of the shift pulse is phase shifted 711 opposite to the shift pulse 71 to 180 ".. that the control shift register 551 is set in its third stage 5513. When the fourth stage 5514 of the control shift register 551 is set at the leading edge BXl 13, the bistable control switch 55A1 is switched back to the marked basic position by a trailing edge pulse given by the third stage 5513 AND gate 5Ll no longer prepared, so that more of the bistable flip-flop BXl

gebcne Impulse nicht mehr auf die Schiebeleitung VSl gegeben werden, vgl. auch die Kurve in der Diagramir>ünie SSR1. Bis zu diesem Zeitpunkt ist auf die Schiebeleitung KSl ein Verschiebepuls gelangt, der genau aus drei einzelnen, aufeinanderfolgenden Ver-given impulses are no longer given to the shift line VS1 , see also the curve in the diagram> ünie SSR 1. Up to this point in time a shift pulse has reached the shift line KS1, which consists of exactly three individual, successive shifts.

Schiebeimpulsen besteht, vgl. Diagrammlinie KSl. Mit der nächsten Rückflanke BX114 des das Steuerschieberegister 551 fortschaltende Pulses wird einerseits der bistabile Steuerschalter SSRl wieder in die markierte Grundstellung eingestellt, vgl. Diagramm-There are shifting impulses, see diagram line KSl. With the next trailing edge BX114 of the pulse which advances the control shift register 551, on the one hand the bistable control switch SSRl is set back to the marked basic position, see diagram-

linie SSRl. Damit wird das UND-Glied 5L2 unwirksam geschaltet, so daß weitere vom antivalenten Ausgang BX12 der bistabilen Kippstufe BKl abgegebene Impulse nicht mehr auf die Schiebeleitung VSl gelangen. Aus der Diagrammlinie VS2 ist zu ersehen, daC der Schiebepuls 711 ebenfalls nur aus drei Schiebeim pulsen besteht. Die Vorderflanke des von der letzter Stufe 5514 des Steuerschieberegisters SSl abgegebe nen Impulses gelangt auf den Sperreingang TGS dei Torschaltung TG und schaltet diese ab; vgl. Kurv» in der Diagrammlinie TG. Die Rückflanke des Impul ses der letzten Stufe SS14 des Steuerschieberegister SSl bereitet schließlich noch über das ODER-Gliei 03 die erste Stufe SSIl des Steuerschieben »ister SSl vor. Da jedoch die Torschaltung (G abges, halteline SSRl. The AND element 5L2 is thus switched ineffective, so that further pulses emitted by the complementary output BX12 of the bistable multivibrator BK1 no longer reach the shift line VS1 . From the diagram line VS2 it can be seen that the shift pulse 711 also only consists of three shift pulses. The leading edge of the pulse emitted by the last stage 5514 of the control shift register SSl arrives at the blocking input TGS of the gate circuit TG and switches it off; see curve »in the diagram line TG. The trailing edge of the pulse of the last stage SS14 of the control shift register SS1 finally prepares the first stage SSI1 of the control shift register SS1 via the OR gate 03. However, since the gate circuit (G off, hold

^C5 ist, bleibt diese Stufe so lange in dem vorbereitet» Zustand, bis wieder ein Zählimpuls über da« ODER Glied OX (Fig. 1) gelangt und sich der beschrieben Vorgang des Auslösern der beiden Verschiebepuls ^{C is} 5 , this stage remains in the prepared state until another counting pulse arrives via the OR element OX (Fig. 1) and the described process of triggering the two shift pulses

11 1211 12

wiederholt. OX (Fig. 1) kommende Leitung ein Zählimpuls auf Die Schaltungsanordnung für einen anderen vor- die erste Stufe 5521 des Stcucrschieberegisters 552 teilhaften Verschicbepulsgenerator VPRl zeigt gelangt, wird diese Stufe eingestellt, so daß eine Fort-Fig. 4. Hierin sind diejenigen Baugruppen und Ver- schaltung des Registers 552 erfolgen kann. Dieser kniipfungsglieder, die bereits für die Anoidnung nach 5 Zeitpunkt ist im Impulsdiagramn> nach Fig. 5 wie-Fig. 2 beschrieben wurden und gleiche Funktionen derum mit einer senkrechten, strichpunktierten Linie haben, mit denselben Bezugszeichen versehen. Ein LI markiert. Die erste Rückflanke PRX- vgl. Diaoberflächlicher Vergleich der beiden Schaltungsan- grammlinic PR - schaltet das Steuerschiebrregister Ordnungen nach Fig. 2 und Fig. 4 zeigt, daß bei der 552 aus der ersten Stufe SS21 in die zweite Stufe letzteren Schaltungsanordnung die Torschaltung TG ^lo 5S22. Dabei werden die beiden bistabilen Steuernach F ig. 2 nicht erforderlich ist. Ein anderer wesent- schalter 55Λ1 und SSR2 aus der markierten Grundlicher Unterschied besteht in der Art des verwendeten stellung in die andere Lage geschaltet, wobei einerseits Steuerschieberegisters 552 in Verbindung mit dem die Torschaltung 5L10 eingeschaltet und andererseits UND-Glied t/2 gegenüber dem Steuerschicberegistei das UND-Glied SL2 vorbereitet wird und zunächstrepeated. OX (Fig. 1) incoming line receives a counting pulse on the circuit arrangement for another before the first stage 5521 of the Stcucrschieberegister 552 partial displacement pulse generator VPR1 , this stage is set so that a continuation of FIG. 4. This is where the modules and interconnection of the register 552 can be made. This kniipfungsglieder, which is already for the anoidnung after 5 point in time in the pulse diagram> according to Fig. 5 as-Fig. 2 and have the same functions in turn with a vertical, dash-dotted line, provided with the same reference numerals. A LI marked. . The first trailing edge PRX- cf. Diaoberflächlicher comparison of the two Schaltungsan- grammlinic PR -.. On the Steuerschiebrregister systems according to Figures 2 and 4 shows that in 552 the latter from the first step SS21 to the second stage circuit arrangement, the gate circuit TG ^lo 5S22 . The two bistable controls are shown in FIG. 2 is not required. Another essential switch 55Λ1 and SSR2 from the marked Fundamental difference consists in the type of position used switched to the other position, whereby on the one hand the control shift register 552 is switched on in connection with the gate circuit 5L10 and on the other hand the AND element t / 2 opposite the Steuerschicberegistei AND gate SL2 is prepared and initially

551 in der Anordnung nach Fig. 2. Während das ¹S auch bleibt. Das von der ersten Stufe 5521 .!es Steuer-Steuerschieberegister 551 mit einer Anzahl von Stu- Schieberegisters 552 abgegebene Signal steuert mitfen auskommt, die um eins höher liegt, als Stufen für telbar über das UND-Glied t/2 die bistabile Kippstufe die beiden Umlaufregister in den Akkumulatoren A1 BKX aus der markierten Grundstellung unter dem und A 2 (F ig. 1) vorgesehen sind, wird für das Steuer- Einfluß des Pulses vom Generator PR in die andere Schieberegister 5S2 in der Anordnung nach Fig. 4 *o Lage. Weitere Steuerimpulse für die bistabile Kippcine Anzahl von Stufen benötigt, die sich kurz nach stufe BKX werden dann ausgelöst, solange die andeder Formel 2n + 2 errechnet, wenn die Zahl η wie- ren Stufen des Steuerschieberegisters 552 geschaltet derum die Stufenzahl der Umlaufregister angibt. Im werden. Mit der Rückflanke PR6 des vom Pulsgenevorhegenden Fall besteht das Steuerschieberegister rator PR abgegebenen Pulses, vgl. Diagrammlinie551 in the arrangement according to FIG. 2. While the ¹ S also remains. The signal emitted by the first stage 5521.! It control-control shift register 551 with a number of Stu shift registers 552 controls with the help of which is one higher than stages for the two bistable flip-flops via the AND element t / 2 Circulating registers are provided in the accumulators A 1 BKX from the marked basic position under the and A 2 (Fig. 1), is used for the control influence of the pulse from the generator PR in the other shift register 5S2 in the arrangement according to Fig. 4 * o Location. Further control pulses for the bistable Kippcine number of stages are required, which are shortly after stage BKX , as long as the other of the formula 2n + 2 is calculated, when the number η is switched as the number of stages of the control shift register 552 and indicates the number of stages of the circulating register. I'm going to be. With the trailing edge PR6 of the case from the pulse genes, the control shift register PR exists, see diagram line

552 demnach aus acht Stufen. ^a5 PR, wird die siebte Stufe 5527 des Steucrschieberegi-Beim betrachteten Ausführungsbeispiel steuert der sters 552 eingestellt. Dabei gibt die sechste Stufe 5526552 therefore consists of eight stages. ^a 5 PR, the seventh stage 5527 of the control slide control is set. In the exemplary embodiment under consideration, the star 552 controls. The sixth level gives 5526

Pulsgenerator PR das Ste jerschieberegister 552 di- einen Impuls aus, der den bistabilen Steuerschalter reki und ständig. An die Ausgänge der einzelnen Stu- 55Λ1 wieder in die markierte Grundstellung zurückfen ist die bistabile Kippstufe BKX übci das UND- schaltet. Hierdurch wird die Torschaltung SLlO wie-Glied i72 angeschlossen, die ausgangsseitig mit einer 30 der abgeschaltet, st) daß der Verschiebepuls Π auf Torschaltung 5L10 und mit dem UND-Glied 5L2 der Schicbeleitung K51 mit einer Länge von drei Ververbunden ist. Das UND-Glied Ul ist außerdem mit Schiebeimpulsen beendet ist, vgl. vorletzte Diadem Pulsgenerator PR verbunden. An Stelle der Tor- grammlinic KSl. Bei der nächsten Rückflanke PRT, schaltung SLlO könnte auch das bei der Schaltungs- vgl. Diagrammlinie PR, wird die achte Stufe 5528 anordnung nach Fig. 2 verwendete UND-Glied SLl 35 des Steuerschieberegisters 552 eingestellt. Der dabei treten. Genausogut wäre es möglich, an Stelle des von der siebten Stufe 5527 abgegebene Impuls stellt UND-Gliedes SL2eine weitere Torschaltung zu ver- die Grundstellung des bistabilen Steuerschalters SSR2 wenden. Die Schiebeleitung KSl ist ausgangsseitig wieder her, wodurch das nachgeordnete UND-Glied mit der Torschaltung SLlO und die andere Schiebe- SL2 nicht mehr vorbereitet ist. Damit ist auch der leitung KS2 ist mit dem UND-Glied SL2 ausgangs- 4° um 180° phasenverschobene Verschiebepuls 7ΊΙ auf scitig verbunden. Der bistabile Steuerschalter SSÄ1 der Schiebeleitung KS2 mit einer Länge von drei dient zum Ein- und Ausschalten der Torschaltung Schiebeimpulsen, vgl. Diagrammlinw KS2, beendet. SLlO, während der andere bistabile Steuerschalter Da mit dem weiteren Fortschalten des Steuerschiebe-SSÄ2 das UND-Glied SL2 vorbereiten kann. registers SS2 das durch den Zählimpuls eingegebenePulse generator PR the Ste jerschieberegister 552 di- a pulse from the bistable control switch reki and constantly. The bistable flip-flop BKX is switched via the AND switch to the outputs of the individual stages. This connects the gate circuit SL10 like element i72, which is switched off on the output side with a 30 which is connected to the shift pulse Π on gate circuit 5L10 and with the AND element 5L2 of the transmission line K51 with a length of three. The AND element Ul is also terminated with shift pulses, see penultimate diadem pulse generator PR connected. Instead of the Torgrammlinic KSl. At the next trailing edge PRT, circuit SLlO, the AND element SLl 35 of the control shift register 552 used in the circuit see diagram line PR, the eighth stage 5528 arrangement according to FIG. Who kick it. It would just as well be possible, instead of the pulse emitted by the seventh stage 5527, to use a further gate circuit to change the basic position of the bistable control switch SSR2 . The shift line KS1 is restored on the output side, as a result of which the downstream AND element with the gate circuit SL10 and the other shift SL2 is no longer prepared. This means that the line KS2 is also connected to the AND element SL2 output 4 ° shift pulse 7ΊΙ phase shifted by 180 °. The bistable control switch SSÄ1 of the shift line KS2 with a length of three is used to switch the gate circuit shifting pulses on and off, see diagram linw KS2, ended. SLlO, while the other bistable control switch Da can prepare the AND element SL2 with the further switching of the control slide SSÄ2. registers SS2 the one entered by the counting pulse

Die Wirkungsweise des Verschiebepulsgenerators 45 Schiebebit ausgelesen wird und keine RückführungThe mode of operation of the shift pulse generator 45 shift bit is read out and no feedback

KPÄ2 wird an Hand des Impulsdiagrammes nach in die erste Stufe SS21 vorgesehen ist, ist die eingangsKPÄ2 is provided on the basis of the pulse diagram according to the first stage SS21, which is at the beginning

Fig. 5 erläutert. Für die Bezeichnung der Diagramm- angenommene Ausgangslage des Verschieber, isge-Fig. 5 explains. For the designation of the diagram - assumed starting position of the slider, is

linien dieses Impulsdiagrammes gilt sinngemäß das nerators VPRl wieder erreicht, bei dem u.a. daslines of this pulse diagram applies accordingly to the generator VPRl reached again, in which, among other things, the

gleiche wie für das Impulsdiagramm nach F ig. 3. Die UND-Glied Ul auch gesperrt ist.
mit PR bezeichnete erste Diagrammlinie zeigt den 50 Fig. 6 zeigt das Blockschaltbild einer Prüfschaltungsame as for the pulse diagram according to Fig. 3. The AND element Ul is also blocked.
The first diagram line labeled PR shows the 50 FIG. 6 shows the block diagram of a test circuit

vom Pulsgenerator PR an das Steuerschieberegister PSG zum Auslösen eines Testlaufes der gesamtenfrom the pulse generator PR to the control shift register PSG to trigger a test run of the entire

SS2 abgegebenen Puls. Die Diagrammlinien SSÄl Zählschaltung nach einem besonderen Einschaltbe-SS2 delivered pulse. The diagram lines SSÄl counting circuit according to a special switch-on

und SSR2 zeigen durch ihre Kurven den jeweiligen fehl, der beispielsweise dann ausgelöst werden kann,and SSR2 show the respective errors by their curves, which can then be triggered, for example,

Schaltzustand der beiden bistabilen Steuerschalter wenn das Zählwerk in Grundstellung gelangt ist. DiesSwitching status of the two bistable control switches when the counter has reached the basic position. this

SSRl und SSR2, bezogen auf die diesen nachgeschal- 55 kann durch Auszählen von Fahrzeugachsen oder abei SSR1 and SSR2, based on these downstream, can be done by counting vehicle axles or abei

teten Einrichtungen. Schließlich veranschaulichen die auch durch gezielte Einstellung der Grundstellungfacilities. Finally, they are also illustrated by the targeted setting of the basic position

letzten beiden Diagrammlinien KSl und KS2 die nach über die Rücksetzeingänge (nicht alle eingezeichnet!]the last two diagram lines KS1 and KS2 which follow the reset inputs (not all drawn!]

diesem Zählimpuls auf die beiden Schiebeleitungen der einzelnen Binärstufen in den Umlaufregisterrthis counting pulse to the two shift lines of the individual binary levels in the circulating register

abgegebenen Schiebepulse, die ebenfalls um 180° ge- (Fig- 1) erfolgen. Da angenommen wird, daß deidelivered shift pulses, which are also carried out by 180 ° (FIG. 1). Since it is assumed that dei

geneinander phasenverschoben sind. 60 Einschaltbefehl nur sehr kurze Zeit ansteht, wird füiare out of phase with each other. 60 switch-on command is only pending for a very short time, füi

In dem Zeitraum, in dem keine Schiebeimpulse ab- diesen ein Speicherschaltmittel in Form einer bistabiIn the period in which there are no shift pulses from these, a memory switching means in the form of a bistabi

gegeben werden, ist keine der acht Stufen des Steuer- len Kippstufe BK2 vorgesehen, die den Einschaltbeare given, none of the eight stages of the control flip-flop BK2 are provided that the switch-on

Schieberegisters SS2 eingestellt; es fehlt also das fehl für noch zu beschreibende Steuervorgänge speiShift register SS2 set; So the missing storage for tax processes to be described is missing

Schiebebit, und das UND-Glied i/2 ist gesperrt. Somit chert. Wesentlicher Bestandteil der PrüfschaltunjShift bit, and the AND gate i / 2 is blocked. So chert. Essential part of the test circuit

hat der vom Pulsgenerator PR auf den Eingang der 65 PSG nach F ig. 6 ist ein Steuerwerk SK, das unabhänhas the pulse generator PR on the input of the 65 PSG according to Fig. 6 is a control unit SK, which is independent

ersten Stufe SS2ä des Steuerschieberegisters 5'52 und gig von der Anzahl von Binärstufen in den Umlaufrefirst stage SS2ä of the control shift register 5'52 and gig of the number of binary stages in the circulation

auf das UND-Glied {/2 gegebene Puls keinerlei Wir- gistern der Akkumulatoren Al und /12 (Fig. I) dreito the AND gate {/ 2 given no pulse WIR gistern of the accumulators and Al / 12 (Fig. I) three

kung zur Folge. Erst wenn über die vom ODER-Glied stufig ist. Im Ausführungsbeispiel ist die dritte Stuftresult. Only when the OR element is in stages. In the exemplary embodiment is the third stage

SK3 des Steuerwerkes SK über ein ODER-Glied OX rückgekoppelt auf die erste Stufe SKI. Diese ist ebenfalls über das ODER-Glied OA mit der bistabilen Kippstufe BKl verbunden. Ein weiterer Rückkopplungszweig führt vom Ausgang der ersten Stufe SKI des Steuerwerkes SK über ein ODER-Glied OS und ein UND-Glied i/l auf einen Fortschalteingang des Steuerwerkes SK. Das UND-Glied Ul hat die Aufgabe, nur dann Fortschaltimpulse auf das Steuerwerk SK weiterzugeben, wenn ein Einschaltbefehl vorgelegen hat. Danach befindet sich die bistabile Kippstufe BKl außerhalb der gekennzeichneten Grundstellung. Der dynamische Eingang des ODER-Gliedes O5 ist mit dem Ausgang des Störungsmeldungsspeichers SR verbunden. Der Anschluß kann auch bei dem die Grundstellung markierenden Ausgang des Störungsmeldungsspeichers SR folgen, dann ist jedoch für das ODER-Glied OS ein dynamischer Eingang vorzusehen, der beim Übergang von logisch Π nach 1 anspricht. Der Ausgang der ersten Stufe SKI des Steuerwerkes SK liefert das Einstellsigna] für die Setz-'ind Rücksetzeingänge der Binärstufen in den Umlaufregistern der Anordnung nach Fig. 1. Sowohl der Ausgang der zweiten Stufe SKI als auch derjenige der dritten Stufe SK3 des Steuerwerkes SK ist über ein ODER-Glied Ob mit den beiden ODER-Gliedern OX und Ol (Fig. I) verbunden. Über diese Verbindungsleitung werden zu gegebener Zeit zwei aufeinanderfolgende Test-Zählimpulse gegeben. Ausgangsscitig ist an die zweite Stufe SKI des Steuerwerkes SK ein Verzögerungsglied VD2 angeschlossen, das mit dem die Grundstellung einstellenden Eingang des Störungsmeldungsspcichers SR verbunden ist. *" SK3 of the control unit SK fed back to the first stage SKI via an OR element OX. This is also connected to the bistable flip-flop BK1 via the OR element OA . Another feedback branch leads from the output of the first stage SKI of the control unit SK via an OR element OS and an AND element i / l to an incremental input of the control unit SK. The AND element Ul has the task of only forwarding incremental pulses to the control unit SK when a switch-on command has been given. Thereafter, the bistable flip-flop BKl is outside the marked basic position. The dynamic input of the OR element O5 is connected to the output of the fault message memory SR . The connection can also follow the output of the fault message memory SR that marks the initial position, but then a dynamic input must be provided for the OR element OS , which responds when the logic Π to 1 changes. The output of the first stage SKI of the control unit SK supplies the setting signal for the set-'ind reset inputs of the binary levels in the circulating registers of the arrangement according to FIG. 1. Both the output of the second stage SKI and that of the third stage SK3 of the control unit SK Connected via an OR gate Ob to the two OR gates OX and Ol (Fig. I). At a given time, two successive test counting pulses are given via this connection line. A delay element VD2 is connected to the second stage SKI of the control unit SK , which is connected to the input of the fault message memory SR which sets the basic position. * "

Die Wirkungsweise der Prüfschaltung PSG nach Fig. 6 ist zunächst ohne besondere Berücksichtigung der Einwirkung auf andere Baugruppen folgende: Nach einem Einschaltbefehl über den Eingang K wird die bistabile Kippstufe BKl aus der markierten Grundsteilung in die andere Lage gesteuert und gibt dabei über das ODER-Glied O4 einen Fortschaltimpuls auf das dreistufige Steuerwerk SK. Durch Fortschalten aus der ersten Stufe SKI in die zweite Stufe SKI wird über den Ausgang der ersten Stufe SKi ein Impuls abgegeben, der einerseits als Einstellsignal in den Umlaufrcgistern (Fig. 1) und andererseits zum weiteren Fortschalten des Steuerwerkes KS dient. Da das UND-Glied Ul von der bistabilen Kippstufe BKl vorbereitet ist, wird der von der ersten Stufe SK1 abgegebene impuls über das ODER-Glied OS geleitel zum Fortschalten des Steuerwerkes SK Beim Fortschalten aus der zweiten Stufe SKI in die dritte Stufe SK3 wird der von der zweiten Stufe SKI abgegebene Impuls als Tcst-Zählimpuls und außerdem zum verzögerten Rückstellen des Störungsmeldungsspcichers SR ausgegeben. In Abhängigkeit von dieser Rückstellung wird das Steuerwerk SK über die beiden Verknüpfungsglicdcr Ol und Ul nochmals fortgeschaltet, wobei von der letzten Stufe SK3 ebenfalls ein Test-Zählimpuls abgegeben wird. Dieser Impuls stellt die bistabile Kippstufe BKl wieder in die maikicrtc Grundstellung und bereitet die erste Stufe 5AfI des Steuerwerkes SK für einen späteren Umlauf wieder vor.The operation of the test circuit PSG according to FIG. 6 is initially as follows, without special consideration of the effect on other assemblies: After a switch-on command via input K , the bistable flip-flop BKl is controlled from the marked basic division into the other position and outputs via the OR element O4 an incremental pulse to the three-stage control unit SK. By switching from the first stage SKI to the second stage SKI , a pulse is emitted via the output of the first stage SKi , which serves on the one hand as a setting signal in the circulating registers (Fig. 1) and on the other hand for further switching of the control unit KS . Since the AND gate Ul is prepared by the bistable flip-flop COS, the output from the first stage SK 1 pulse via the OR gate OS geleitel is is for advancing the control plant SK When advancing from the second stage SKI in the third step SK3 of The pulse emitted by the second stage SKI is output as a Tcst counting pulse and also for the delayed resetting of the fault message memory SR . As a function of this reset, the control unit SK is advanced again via the two link elements Ol and Ul , a test counting pulse also being emitted from the last stage SK3. This pulse sets the bistable flip-flop BKl back into the maikicrtc basic position and prepares the first stage 5AfI of the control unit SK for a later cycle.

Die Fig. 7 und 8 zeigen tabellarische Zusammenstellungen von Binärwerten der einzelnen Stufen der Umlaufregistcr in den Akkumulatoren AX und Al (Fig. 1), Werte des binären Prüfsignal* UE des Vergleichers VG und die jeweiligen binären Momentanwerte des Verschiebepulses 711. In den ersten beiden Spalten der tabellarischen Zusammenstellung nach Fig. 7 sind Binärwerte der äquivalenten Ausgänge AIII und AIII derjenigen Binürslufen All und A11 mit der höchsten Wertigkeit 2~ (Fig. 1) eingetragen. Demzufolge sind die beiden Spalten mit den Bezugszeichen der entsprechenden Binärsiufen .412 und All überschrieben. Entsprechendes gilt sinngemäßFIGS. 7 and 8 show tabular compilations of binary values of the individual stages of the Umlaufregistcr in the accumulators AX and Al (Fig. 1), values of the binary test signal * UE of the comparator VG and the respective binary instantaneous values of the displacement pulse 711. In the first two Columns of the tabular compilation according to FIG. 7 are binary values of the equivalent outputs AIII and AIII of those binary runs All and A11 with the highest valency 2 ~ (FIG. 1). As a result, the two columns are overwritten with the reference symbols of the corresponding binary levels .412 and All. The same applies accordingly

für die folgenden zwei sowie für die fünfte und sechste Spalte, die mit All, All bzw. /110 und AlQ überschrieben sind. Die vorletzte Spalte enthält Werte des binären Prüfsignals UE, das dem EXKLUSIV-ODER-Glied EO zugeführt wird. Die letzte Spalte,for the following two columns as well as for the fifth and sixth columns, which are overwritten with All, All or / 110 and AlQ. The penultimate column contains values of the binary test signal UE, which is fed to the EXCLUSIVE-OR gate EO. The last column

'5 die mit 711 überschrieben ist. enthält Momentanwerte des Verschiebepulses 711, der zu Vergleichszwecken ebenfalls dem EXKLUSIV-ODER-Glied EO zugeführt wird. Die Werte in der ersten Zeile gehen für die Grundstellung der beiden Akkumulatoren Al und'5 which is overwritten with 711. contains instantaneous values of the shift pulse 711, which is also fed to the EXCLUSIVE-OR element EO for comparison purposes. The values in the first line represent the basic position of the two accumulators A1 and

" Al. Dabei haben alle äquivalenten Ausgänge der Binärstufen, wie beispielsweise der Ausgang A 122 der Binärstufe .412, den Wert 0. Dasselbe gilt für das binäre Prüfsignal UE des Vergleichers I⁷G wegen der besiehenden Übereinstimmung. Zum selben Zeitpunkt wird kein Verschiebepuls 711 ausgelöst, wonach dessen Wert aui der Schiebeleitunc VS2 und damit auch am EXKLUSI V-ODER-Glied'EO gleich 0 ist. Nun wird angenommen, daß an den beiden Impulsgebern PGl und PGl sich eine Achse so vorbeibewegt. daß die Richtungseinheiten RTl und R72 je einen Zählimpuls auslösen, der mit Hilfe der arithmetischen Rechenwerke RWl und RW2 zum bestehenden Zählerstand addiert werden. Die /u den Zählimpulsen gehörenden Richtungskennzeichen können für den Addinonsvorgancalslogisch (Kind für den Subtraktionsvorgang, also bei Auszählimpiilsen. als logisch 1 definiert werden. Diese Richtungskennzeichen gelangen auf die Eingänge RWIl und RWIl der beiden arithmetischen Rechenwerke RWl und RWl. Bei einer derartigen Verfahrensweise braucht also kein besonderes Kennzeichen auf den Eingängen RWIl und RWlX zu liegen, um einen Additionsvorgang auszulösen. Aus diesem Grunde werden die von der Prüfschaltung PSG nach Fig. 6 ausgelösten Test-Zählimpulse ohne das Vorhandensein eines speziellen Richümgskennzeichens ίιι> den Richtungseinheiten RTX und /?72inden Rechenwerken RWX und RWl artithmetiseh verarbeitet." Al. All equivalent outputs of the binary levels, such as the output A 122 of the binary level .412, have the value 0. The same applies to the binary test signal UE of the comparator I ⁷ G because of the agreement. At the same time, no shift pulse 711 triggered, after which its value on the shift line VS2 and thus also on the EXCLUSIVE V-OR element EO is equal to 0. It is now assumed that an axis moves past the two pulse generators PG1 and PG1 in such a way that the direction units RT1 and R72 each trigger a counting pulse which is added to the existing counter reading with the help of the arithmetic units RW1 and RW2 the inputs RWIl and RWIl of the two arithmetic calculators RWl and RWl. With such a ver When driving, there is no need for a special identifier to be on the inputs RWIl and RWlX in order to trigger an addition process. For this reason, the test circuit PSG in FIG. 6 triggered test counts without the presence of a special Richümgskennzeichens ίιι> directional units RTX and /? 72inden calculators RWX and RWL artithmetiseh be processed.

Mit dem beim Zählimpuls zuerst ausgelosten Wrschicbeimpuls des Vcrschiebcpulses 71 auf der Schiebeleitung K.S'l wird der jeweilige Binärwert der Binärstufe /110 ausgelesen und in das arithmetische Rechenwerk RWX gegeben. Dort erfolgt die Addition mit logisch L sowie die Ausgabe des errechneten Wertes in Form eines Binärkennzeichens an die Biniirstufc /112, Die zweite Zcüc der tabellarischen Zusammenstellung nach Fig. 7 zeigt, daß nach dem ersten Verschiebeimpuls des Vcrschiebcpulses 71 de; äquivalente Ausgang AMI der Binärstufe /112 logisch /. führt. Da wegen der Phasenverschiebung um ISO" der beiden Verschicbcpulsc 71 und 7TI auf der zweiten Schiebclcitiing VSl noch kein Verschiebeimpuls vorhanden war. ha! der Umspeichervorgang im Akkumulator Al bis dahin noch nicht staägefiuulen. The respective binary value of the binary stage / 110 is read out and given to the arithmetic unit RWX with the shifting pulse of the shifting pulse 71 on the shifting line K.S'1, which is first triggered with the counting pulse. There the addition takes place with a logical L and the output of the calculated value in the form of a binary identifier to the binary stage / 112. The second line of the tabular compilation according to FIG. 7 shows that after the first shift pulse of the shift pulse 71 de; equivalent output AMI of the binary level / 112 logical /. leads. Because on the second Schiebclcitiing VSI no shift pulse of the re-storing in the accumulator Al was because of the phase shift by ISO "of the two Verschicbcpulsc 71 and 7TI available. Ha! Had not yet been staägefiuulen.

so daß der äquivalente Ausgang /1222 der Binärslufe /122 nach wie vor logisch 0 führt. Infolge der Nichtübereinstimmung der Werte an den Ausgängen der Biniirstiifcn A 12 und ,122 wird der Wert des binärenso that the equivalent output / 1222 of the binary run / 122 still leads to logic 0. As a result of the mismatch of the values at the outputs of the binary pins A 12 and 122, the value of the binary

Prüfsignals UE gleich L. Da nach dem ersten Verschiebeimpuls des Verschiebepulses TI der Wert des Verschiebepulses ΠΙ ebenfalls gleich L ist, gibt das EXKLUSIV-ODER-Glied EO kein Ausgangssignal an den Störungsmeldungsspeicher SR ab. ach dem
ersten Verschiebeimpuls des Verschiebepuises TII hat der Umspeichervorgang im Akkumulator Al ebenfalls begonnen. Wie aus der dritten Zeile der tabellarischen Zusammenstellung nach Fig. 7 zu ersehen ist, haben dann die äquivalenten Ausgänge /1122 und AIII der beiden Binärstufen All und All beide den Wert L. Wegen dieser Übereinstimmung und der gleichzeitigen Übereinstimmung der Werte an den antivalenten Ausgängen wird der Wert des binären Prüfsignals UEgleich 0. Dieser Wert stimmt mit demjenigen des Schiebepulses TII nach dem ersten Verschiebeimpuls überein, so daß auch in diesem Fall das EXKLUSIV-ODER-Glied EO kein Signal an den nachgeschalteten Störungsmeldungsspeicher SR ausgibt. Dieser bleibt also in der markierten Grundstellung liegen. Nach den jeweils zweiten Verschiebeimpulsen der beiden Verschiebepulse Π und TlI ist der Umspeichervorgang in den beiden Akkumulatoren Al und Al bis in die beiden Binärstufen All und All mit der Wertigkeit 2' fortgeschritten. Beendet ist der Umspeichervorgang nach den dritten Verschiebeimpulsen der beiden Verschiebepulse TI und TII. wenn die äquivalenten Ausgänge der beiden Binärstufen A]O und AlO den Wert L führen. Da den letztgenannten Binärstufen der Wert 2" zukommt und nur diese beiden letzten Stufen den Wert L führen, sind die beiden Umlaufregister nach der Eingabe des ersten Zählimpulses von der Grundstellung auf den Wert 1 eingestellt.Test signal UE is equal to L. Since after the first displacement pulse of the displacement pulse TI, the value of the displacement pulse ΠΙ is also equal to L , the EXCLUSIVE-OR element EO does not emit an output signal to the fault message memory SR . oh that
first shift pulse of Verschiebepuises TII has also begun the re-storing in the accumulator Al. As can be seen from the third line of the table according to FIG. 7, the equivalent outputs / 1122 and AIII of the two binary levels All and All then both have the value L. Because of this agreement and the simultaneous agreement of the values at the complementary outputs the value of the binary test signal UE is 0. This value corresponds to that of the shift pulse TII after the first shift pulse, so that in this case too the EXCLUSIVE-OR element EO does not output a signal to the downstream fault message memory SR. This remains in the marked basic position. After the respective second shift pulses of the shift pulses Π and TlI the re-storing is advanced in the two accumulators Al and Al up in the two binary stages All and All of valency 2 '. The restoring process is ended after the third shift pulses of the two shift pulses TI and TII. if the equivalent outputs of the two binary levels A] O and AlO have the value L. Since the last-mentioned binary levels have the value 2 "and only these last two levels have the value L , the two circulating registers are set from the initial position to the value 1 after the first counting pulse has been entered.

Wenn beim Eingeben des Zählimpulses auf einem der drei Schritte mit Hilfe des EXKLUSIV-ODER-Glicdes EO ein Unterschied der Werte des binären Prüfsignals UE einerseits und andererseits des Verschiebepulses TIl festgestellt worden wäre, wäre der Störungsmeldungsspeicher SR aus der markierten Grundstellung in die andere Lage gesteuert worden. Nach einer durch das Verzögerungsglied VD1 vorgegebenen Vcrzögerungszcit hütte der Störungsmelder SM, der nach dem Ruhestromprinzip arbeitet, angesprochen und die festgestellte Störung so lange gemeldet, bis der Störungsmeldungsspeicher SR durch ein Signal über den Rücknahmeeingang RT wieder in die Grundstellung eingestellt worden ware.If when entering the counting pulse on one of the three steps with the help of the EXCLUSIVE-OR-Glicdes EO a difference between the values of the binary test signal UE on the one hand and the shift pulse TIl on the other hand, the fault message memory SR would have been moved from the marked basic position to the other position been. After a predetermined by the delay element VD 1 Vcrzögerungszcit the fault detector SM, which operates according to the principle of power hut, addressed and the detected fault reported as long would have been to the fault message storage SR is set by a signal on the return input RT back into the basic position.

Zum Überprüfen der Sicherheitsschaltimg zum Zählen von Impulsen, insbesondere des Vergleichers VCj (Fig. I), dient die Prüfschaltimg /'.SY/ nach Fig. <·>, die - wie bereits in der Bcschrcibungscinlcitung kurz erläutert wurde - beispielsweise bei jeder Zählergrundstellung einmal in Aktion treten kann. Zu diesem Zweck wird auf den Eingang K der I.-ünschaltbcfchl gegeben, der die bistabile Kippstufe BKl aus der markierten Grundstellung in die andere Lage steuert. Dabei löst das dreistufige Steuerwerk SK ein Einstellsignal aus, das die beiden Umlaufrcgislcr in den Akkumulatoren /11 und /12 in die Stellung 2"— 2 einstellt. Beim Ausfiihriingsbeispiel wird also die Zählcrstclliing fr gewählt. Die tabellarische Zusammenstellung nach Fig. 8 ist wie diejenige nach Fig. 7 aufgebaut und zeigt in der ersten Zeile die Wertigkeiten der äquivalenten Ausgänge der ύπ/elnen Biniirstufcn nach dem Einslellsignal.(Fig. I) for checking the Sicherheitsschaltimg for counting pulses, especially the comparator VC j which Prüfschaltimg /'.SY/ is shown in FIG <·>, the -. Was briefly discussed as early as the Bcschrcibungscinlcitung - for example, at each counter basic position once can go into action. For this purpose, the I.-ünschaltbcfchl is given to input K, which controls the bistable flip-flop BKl from the marked basic position into the other position. The three-stage control unit SK triggers a setting signal which sets the two circulating registers in the accumulators / 11 and / 12 to position 2 "- 2. In the exemplary embodiment, the counter configuration fr is selected. The table according to FIG. 8 is like that constructed according to FIG. 7 and shows in the first line the values of the equivalent outputs of the ύπ / elnen binary stages after the insertion signal.

Das Ausgangssignal der /weiten Stufe SKI des Steuerwerkes Λ'λ'gelangt über das ODHR-ülied Oft als Test-Zählimpuls über die ODER-Glieder Ol und Ol auf die beiden Akkumulatoren AI und A 2 sowie auf den Verschiebepulsgenerator VPR. Nach Ablaut der jeweils drei Verschiebeimpulse der beiden Ver-The output signal of the / wide stage SKI of the control unit Λ'λ 'arrives via the ODHR-ülied often as a test counting pulse via the OR gates Ol and Ol to the two accumulators A I and A 2 as well as to the displacement pulse generator VPR. After each of the three shifting impulses of the two

schiebepulse TI und TII ist an Stelle der Zahl ό in den beiden Akkumulatoren Al und Al die Zahl 7 enthalten. Nach den ersten beiden Verschiebeimpulsen der beiden Verschiebepulse TI und TII führen alle äquivalenten Ausgänge der sechs Binärstufen denshift pulse TI and TII contains the number 7 instead of the number ό in the two accumulators Al and Al. After the first two shift pulses of the two shift pulses TI and TII, all equivalent outputs of the six binary levels lead to the

ίο Wert L. Da der Wert des binären Prüfsignals UE gleich O ist und somit übereinstimmt mit dem Wert des Verschiebepulses TII, spricht das EXKLUSIV-ODER-Glied EO nicht an. Da die Werte der äquivalenten und der antivalenten Ausgänge der 3inär-ίο value L. Since the value of the binary test signal UE is equal to 0 and thus corresponds to the value of the shift pulse TII, the EXCLUSIVE-OR element EO does not respond. Since the values of the equivalent and complementary outputs of the 3 binary

stufen sich nach den zweiten und dritten Verschiebeimpulsen der beiden Verschiebepulse TI und TII nicht ändern, bleibt der Wert O des binären Prüfsignais UE erhalten. Demgegenüber ändert sich jedoch der Wert des Verschiebepulses TII, so daß nach demif the two shift pulses TI and TII do not change after the second and third shift pulses, the value O of the binary test signal UE is retained. In contrast, however, changes the value of the shift pulse TII, so that after

zweiten Verschiebeimpuls des Verschiebepulses Π zwischen den Werten des binären Prüfsignals UE und dem Wert des Verschiebepulses TII ein Unterschied besteht, vgl. Zeile 4 in der Zusammenstellung nach Fig. S. Unabhängig davon, wie hoch die /i von Binär-second shift pulse of the shift pulse Π there is a difference between the values of the binary test signal UE and the value of the shift pulse TII, see line 4 in the compilation according to Fig. S. Regardless of how high the / i of binary

stufen in den beiden Umlaufregistern der Akkumulatoren Al und Al ist, tritt jeweils beim Eingeben der Zahl 2"— 1 eine scheinbare Störung auf, die als Wertunterschied zwischen dem binären Prüfsignal UE und dem Verschiebepuls TII festgestellt wird. Hierdurch wird der Störungsmeldungsspeicher SR kurzzeitig aus der Grundstellung in die andere stabile Lage eingestellt. step in the two circulation registers of accumulators Al and Al, the number 2 "occurs in each case when entering - 1 is an apparent interference, which is determined as the difference in value between the binary test signal UE and the shift pulse TII result, the fault message storage SR is briefly from the. Basic position set in the other stable position.

Die Verzögerungszeit des Verzögerungsgliedes VDl in der Prüfschaltung PSG nach Fig. 6 wird beispielsweise so gewählt, daß das von der zweiten Stufe SKI des Steuerwerkes SK abgegebene Ausgangssignal auf den die Grundstellung bewirkenden Eingang desStörungsmeldungsspeichers SR erst gelangt, wenn die dritten Verschiebeimpulse der beiden Verschiebcpulse TI und TII die Umspeichervorgänge in den beiden Umlaufregistern der Akkumulatoren A1 und A 2 beendet haben. Der Störungsmelder SM spricht bei dem beschriebenen Test wegen der Verzögerung durch das Verzögerungsglied VDl nicht an.The delay time of the delay element VDl in the test circuit PSG according to FIG. 6 is selected, for example, so that the output signal emitted by the second stage SKI of the control unit SK only reaches the input of the error message memory SR that causes the basic position when the third shift pulses of the two shift pulses TI and TII have finished the restoring processes in the two circulating registers of the accumulators A 1 and A 2. The fault indicator SM does not address the described test because of the delay through the delay VDl.

Beim Einstellen der Grundstellung dos Störungsmeldung Speichers SR wird über das ODER-Glied OS und das UND-Glied UX in der Prüfschaltung PSG nach F i g. 6 das Steuerwerk SK nochmals fortgeschaltet. Dabei gibt die dritte Stufe SK3 einen Impuls aus.When setting the basic position of the fault message memory SR , the OR element OS and the AND element UX in the test circuit PSG according to FIG. 6 the control unit SK advanced again. The third stage SK3 outputs a pulse.

se der einerseits die bistabile Kippstufe BKl wieder in die markierte Grundstellung bringt und andererseits über das ODER-Glied O6 als zweiter Test-Zählim puls verwendet wird. Durch diesen Test-Zählimpuis werden die beiden Umlaufrcgister in den Akkumulatoren /(J und Al nach dreimaliger Lmspeiehenina auf die Zahl 2" = S eingestellt. Wesentlich ist dabei. daß nacheinander jeweils alleinige Nichtübercinstin: mung bei den Binarstufen All und /122. A 11 ipui /121 und schließlich bei den Binäi-tufen /110 und /120 jeweils nach dem ersten, dem /weiten bzw. nach dem dritten Vorschiebeimpuls des \ erschiebepulscs H eintritt, vgl. die Zeilen 2. 4 und (1 in der Zusammenstellung nach Fig. S. Da jeweils nach dem ersten, /weiten und dritten Verschieheimpuls des Vcrschiebcpulses 711 Übereinstimmung der Binärwerte an sieh entsprechenden Ausgängen gleichwertiger Binärstiifi'ii folgt, stimmt der Wert des binären Prüfsignals UE in allen Zeilen tier Zusammenstellung nach Fig. 8 mitse which, on the one hand, brings the bistable flip-flop BKl back into the marked basic position and, on the other hand, is used as a second test counting pulse via the OR element O6. With this test count, the two circulating registers in the accumulators / (J and Al are set to the number 2 "= S after three Lmspeiehenina. What is important here is that one after the other only non-occurrence at the binary levels All and / 122. A 11 ipui / 121 and finally at the binary levels / 110 and / 120 after the first, the / wide or after the third feed pulse of the \ shift pulse H occurs, see lines 2.4 and (1 in the compilation according to Fig Since, after the first, wide and third shift pulse of shift pulse 711, there is a match of the binary values at the corresponding outputs of equivalent binary levels, the value of the binary test signal UE agrees in all lines of the compilation according to FIG

1?1?

ten Werten des Verschwbepulsesjll ubercin, w da*the maximum values of the blurring pulse, w since *

las EXKLLiSIV-ODER-Glicd '^' ^llld" TfTI ) i d Vleiche^ VG (F|g.I)las EXCLLiSIVE-OR-Glicd '^' ^llld "TfTI) id Vleiche ^ VG (F | gI)

erschwbpdifficult

KLLiSIV-ODER-Glicd '^ ,Vurde beispielsweise der Vergleiche^ VG (F iicht ordiiungsgerecht arbeiten uder im La dreimaligen Umspeichervorägnge eine f^rB' KLLiSIV-OR-Glicd '^, for example, the comparisons ^ VG (F iicht work properly uder in the La three-time re-storage processes a f ^rB '

geleite' werden. Die leiste Zeile ir, Fig. S zeigt, daß ^ich die beiden Umiaufregister der Akkumulatoren AI und A 2 nach fehlerfrei beendetem Testluuf wieder i.'i der ursprünglichen Grundsteilung befinden. ia daßbe escorted. The row ir, Fig. 5 shows that the two circulation registers of the accumulators A 1 and A 2 are again in the original basic division after the test run has ended without errors. ia that

die Sicherheilsschaltung zum Zählen von Impulsen wieder aut'nahmebereit ist fur neue Zählimpuise. Die Sicherheitsschaltung ist nicht auf die Verwendung des dargestellten Vergleichen KG mit NAND-Gliedern beschränkt, es ist auch eine Vergleichsscrtalljng mitthe safety circuit for counting pulses is again ready to accept new counting pulses. the Safety circuit is not restricted to the use of the Comparisons KG shown with NAND gates are limited, there is also a comparison SCrtalljng with

ίο NOR-Gliedern möglich, welche dieselbe logische Funktion hat.ίο NOR members possible, which have the same logical Function.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. Sicherheitschalmng for counting pulses according to the dual ahlensystero in digital data processing systems, especially in railway systems, using an accumulator which consists of an arithmetic calculator in connection with a / i-level circulating register, the counting information contained in η binary levels by an at shift pulse triggered by each counting pulse is read out with π shift pulses and written back again increased or decreased by one, using two accumulators with a rt-part comparator, characterized in that each part of the comparator has two similar binary levels (A12, A 22) of the two Umlauii egister verHunden is for a binary test signal ( UE) depending on agreement or disagreement of the respective binary states that a shift pulse generator (VPR) is provided to generate the shift pulses (Π, TlI), which can be triggered by each counting pulse and which has two Shift lines (KSl, VS2) triggers π shift pulses each, are phase shifted by 180 ° with respect to one another, and that the test signal (UE) together with one of the t iden shift pulses is routed to an EX-CLUSIVE-OR element (EO) , the one Fault message memory (SR) controls.

2. Safety circuit according to claim 1, characterized in that each part of the comparator (KG) consists of two NAND elements (ND12, ND22) with two inputs each for the equivalent and the complementary outputs (/ 4122, Λ222 and / 1123 , / 1223) of the two assigned binary levels (A 12, A22) is that the two NAND elements (ND12, DN22) are linked via a third NAND element (NDl) , the third NAND elements (NDl, NDl, ND3) of all parts are connected to one another on the output side and form the output of the comparator (KG).

3. Safety circuit according to claim 1, characterized in that the shift pulse generator (VPR) consists of a pulse generator (PR) whose pulse directly or indirectly controls a bistable multivibrator (BKl in Fig. 4 or Fig. 2), on their equivalent and complementary output is connected to one of the two shift lines (KSl or K52) on the output side connected switching means (5Ll, SL2 in Fig. 2, 5L10, 5L2 in Fig. 4) with an assigned bistable control switch (SSRl, SSR2) , the control switches ( 55Ä1, SSR2) at the first shift pulse of the two shift pulses (71, TII) brings the two switching means (5Ll, 5L2 in Fig. 2; SL10, 5L2 in Fig. 4) into the active position for outputting the shift pulses (Π, TII) and that a control shift register (551, FIG. 2; 552, FIG. 4) which can be incremented when outputting shift pulses is provided, which after outputting η shift pulses in each case via one of the two switching means (SL1 or SL2, FIG. 2; SL10 or SL 2, Fig. 4) this switches off with the help of the associated control switch (SSRl or SSRD.

4. Security balancing at least according to claim 2, characterized in that a test circuit ( PSG) with a three-stage control unit (SK) is provided for the comparator (VG) , which can be switched on with the aid of a switch-on command in its first stage (SKI) , which is connected on the output side with set and reset inputs (/ 4124, v4114, / 4105) of the individual binary levels (All, A 11, Λ10) of the two circulating registers detail, that the number 2 "-1 is set in the two circulating registers, that the control unit (SK) after the activation of the first stage (SKI) I> ci any switch-on command that is still present can be set in the second stage (SK2) with the aid of a feedback branch, the output side for both accumulators (Al, Al in Fig. 1) and the displacement pulse generator (VPR) triggers a test counting pulse for setting the number 2 "-1 and for delayed setting of the basic position of the error message memory (SR), which is connected on the output side to the control unit (SiT), d expects that when the basic position of the fault message memory (SR) is set and the switch-on command is still present, the third stage (SÄ * 3) of the control unit (SK) becomes effective and also triggers a test counting pulse to set the number 2 " (Fig. 6).