DE2155585C

DE2155585C - Fhpflop level

Info

Publication number: DE2155585C
Application number: DE19712155585
Authority: DE
Inventors: Ulrich Dipl Ing 8000 Mun chen Siebe
Original assignee: VDO Adolf Schindling GmbH, 6000 Frank fürt
Filing date: 1971-11-09
Publication date: 1973-06-07

Description

60 Tastimpulse verkürzt, so daß ein Großteil der60 key pulses shortened, so that a large part of the

gegebenenfalls zwischen den Tastimpulsen auf-if necessary between the key pulses

Die Erfindung betrifft eine Flipflopstufe, insbeson- tretenden Störimpulsen den AnsteuerstromkreisThe invention relates to a flip-flop stage, in particular to interference pulses in the control circuit

dere für einen elektronischen Zähler, mii zwei als nicht beeinflussen kann. Beide Maßnahmen zusam-the other for an electronic counter, miii two than can not affect. Both measures together

Flipflop arbeitenden Konjunktionsgliedern, deren men gewährleisten somit einen von FremdeinflüssenFlip-flop working conjunctions, whose men thus ensure one of external influences

Ausgänge jeweils mit einem Eingang des anderen 65 freien Betrieb der Flipflopstufe, unter der Voraus-Outputs each with one input of the other 65 free operation of the flip-flop stage, under the precondition

Konjunktionsgliedes verknüpft sind, und einem setzung, daß der Flipflopstufe einwandfreie Tast-Conjunctural element are linked, and a setting that the flip-flop stage flawless tactile

Ansteuerstromkreis mit zwei Konjunktionsgliedern, impulse zur Verfügung stehen, was im allgemeinenControl circuit with two conjunctive elements, impulses are available, which in general

von denen jeweils ein Eingang mit dem Ausgang des der Fall ist.each of which has an input with the output of the.

Insbesondere bei der Verwendung der Flipflop- sen. Ein weiterer Eingang des Gatters 16 ist über stufj als Zählstufe kann es jedoch geschehen, daß einen Schaltern mit einem »O«-Signal, beispielsder Zählimpulsgeber keine einwandfreien Rechteck- weise Nullpotential, beaufschlagbar. Ist der Schalter impulse abgibt oder die von dem Geber gelieferten 17 geöffnet, arbeitet der Zähler als Dezimalzähler. Rechteckimpulse bei einem längeren (Jbertragungs- 5 ist er geschlossen, als reiner Binärzähler.
weg durch Störeinflüsse verwaschen und deformiert Die Umformerstufe 12 umfaßt zwei Schmittwerden. In diesen Fällen empfiehlt es sich, die Trigger 18 und 19, die über ein RC-VerzögeruiiL Tastimpulse dem Ansteuerstromkreis über eine glied 20 hintcreinandergeschaltet sind. Dem Eingang Impulsformerstufe zuzuführen, die aus zwei, über des ersten Schmitt-Triggers 18 ist ein RC-Tiefpaß ein Zeitglied hintereinandergeschalteten Schmitt- io 21 vorgeschaltet. Die Ausgänge der beiden Schmitt-Triggern besteht, deren Ausgänge in einem Konjunk- Trigger 18 und 19 sind in einem NAND-Gatter 22 tionsglied zusammengefaßt sind. Zusätzlich kann zusammengefaßt, dessen Ausgang mit dem Eingang dem Eingang des ersten Schmitt-Triggers ein Tiefpaß der ersten Stufe des Zählers verbunden ist.
vorgeschaltet sein, wodurch sich die Störunempfind- Bei Eintreffen eines Zählimpulses am Eingang lichkeit der Anordnung weiter erhöht. 15 der Impulsformerstufe 12 wird dieser beim Durch-Especially when using the flip-flops. Another input of the gate 16 is via stufj as a counting stage, however, it can happen that a switch can be acted upon with an “0” signal, for example the counting pulse generator does not have a perfect square-wave zero potential. If the switch emits pulses or the 17 supplied by the transmitter is opened, the counter works as a decimal counter. Square-wave pulses with a longer (transmission) 5 it is closed as a pure binary counter.
washed away and deformed by interference. The converter stage 12 comprises two Schmitt disks. In these cases it is advisable to use triggers 18 and 19, which are connected in series to the control circuit via a link 20 via an RC delay pulse. To supply the input pulse shaper stage, which is made up of two Schmitt-io 21 connected in series via the first Schmitt trigger 18, an RC low-pass filter, and a timing element. The outputs of the two Schmitt triggers, the outputs of which are summarized in a conjunct trigger 18 and 19 in a NAND gate 22 tion element. In addition, the output of which is connected to the input of the input of the first Schmitt trigger, a low-pass filter of the first stage of the counter can be summarized.
be connected upstream, which increases the sensitivity of the arrangement when a counting pulse arrives at the input. 15 of the pulse shaper stage 12, this is

Weitere Ausgestaltungen und Vorteile der Erfin- laufen des Tiefpasses 21 von hochfrequenten Stördung ergeben sich aus der nachfolgenden Beschrei- spannungen gereinigt und kippt den Schmitt-Trigger bung eines Ausfiihrimgsbcispiels in Verbindung mit 18 bei Erreichen einer bestimmten Schwellwertder Zeichnung, die ein Schaltbild eines aus Flipflop- spannung aus seinem Ruhezustand. Der Schmittstufen aufgebauten elektronischen Zählers zeigt. 20 Trigger 18 gibt daher sowohl an das RC-Verzüge-Further refinements and advantages of the invention run the low pass 21 for high-frequency interference result from the following writing voltages cleaned and tilts the Schmitt trigger Exercise of an exemplary embodiment in connection with 18 when a certain threshold value is reached Drawing showing a circuit diagram of an off flip-flop voltage from its idle state. The Schmitt stages built-up electronic meter shows. 20 Trigger 18 therefore gives both the RC distortion

Der Zähler besteht aus vier Flipflopstufen 1, 2, 3 rungsglied 20 als auch an aen einen Eingang desThe counter consists of four flip-flop stages 1, 2, 3 approximately element 20 as well as an input of the

und 4, die im wesentlichen den gleichen Aufbau Gatters 22 ein »L«-Signal ab. Dem anderen Eingangand FIG. 4, which has essentially the same structure as gate 22, emits an "L" signal. The other entrance

besitzen. Jede Flipfiopslufe umfaßt zwei als Flipflop des Gatters 22 wird von dem zweiten Schmitt-Triggerown. Each flip-flop comprises two flip-flops as the gate 22 is triggered by the second Schmitt trigger

arbeitende NAND-Gatter 5 und 6 und zwei den 19, der sich noch in seinem Ruhezustand befindet.working NAND gates 5 and 6 and two the 19, which is still in its idle state.

Anstellerstromkreis für das Flipflop bildende NAND- 25 ebenfalls ein »L«-Signal zugeführt, so daß derAn "L" signal is also supplied to the operator circuit for the NAND-25, which forms the flip-flop, so that the

Gattcr7und8. Ausgang des NAND-Gatters 22 ein >;O«-SignalGate 7 and 8. Output of the NAND gate 22 a >; O «signal

Der Ausgang des NAND-Gatters 5 ist über ein abgibt. Nach einer bestimmten, durch den Widerintegrierendes RC-Glied 9 mit einem der drei Ein- stand und den Kondensator des RC-Verzögeruiigsgänge des Gatters 6 verbunden, während der Aus- gliedes 20 vorgegebenen Zeit wird auch der Schmittgang des Gatters 6 über ein integrierendes RC-GIied 30 Trigger 19 aus seinem Ruhezustand gekippt und 10 an einem der beiden Eingange des Gatters 5 liegt. gibt nunmehr ein »O«-Signal ab. Dies hat zur Folge, Der Ausgang des NAND-Gatters 5 bildet den d;iß im Ausgang des Gatters 22 ein »L«-Signal «!.«-Ausgang und der Ausgang des NAND-Gatters6 etsdieint, und zwar so lange, bis nach Zurückkippen den »O«-Ausgang der Zählstufe. der beiden Schmitt-Trigger 18 und 19 in ihre Aus-The output of the NAND gate 5 is an emits. After a certain, through the reintegration RC element 9 with one of the three entry points and the capacitor of the RC delay gears of the gate 6 connected, during the time specified by the member 20, the Schmittgang is also of the gate 6 via an integrating RC-GIied 30 and trigger 19 tilted from its idle state 10 is at one of the two inputs of gate 5. now emits an "O" signal. As a consequence, The output of the NAND gate 5 forms the d; iß in the output of the gate 22, an "L" signal "!." - The output and the output of the NAND gate6 etsdieint, and that until after tilting back the "O" output of the counting stage. of the two Schmitt triggers 18 and 19 in their

Die Ansteuerung der beiden Gatter 5 und 6 er- 35 gangslage der Schmitt-Trigger 18 durch einen neuen folgt durch die NAND-Gatter 7 und 8. Dei Ausgang Zählimpuls wieder aus seinem Ruhezustand gekippt des Gatters 7 liegt am anderen Eingang des Gatters S wird. Am Ausgang des Inverters 11 erscheinen folgiind der des Gatters 8 an einem der Eingänge des lieh Zählimpulse konstanter Dauer mit einer der Galters 6. Jeweils ein Eingang der beiden Gatter 7 Periodendauer des Eingangssignals an der Fmpuls- und 8 steht über einen Inverter 11 mit der vorher- 40 formerstufc 12 entsprechenden Periodendauer,
gehenden Stufe — bei der Stufe 1 ist dies die Impuls- Zur Erläuterung der Wirkungsweise der einzelnen formerstufe 12 — in Verbindung. Der andere Zählstufen sei davon ausgegangen, daß der Zähler Eingang des Gatters 8 ist über ein integrierendes in Null stehi. Dann geben die Ausgänge aller RC-Gliedl3 an den »L&-Ausgang der jeweiligen NAND-Gatter 5 jeweils ein »O«-Signal und die Zählstufe und einer der Eingänge des Gatters 7 über 45 Ausgänge aller NAND-Gatter 6 jeweils ein »Leein entsprechendes RC-Gliedl4 an den >■()'■■-Aus- Signal ab. Jedem mil einem Ausgang der Gitter 6 gang der Zählstufe angeschlossen. verbundene Eingang der NAND-Gatter 7 wird daherThe activation of the two gates 5 and 6 by a new initial position of the Schmitt trigger 18 follows through the NAND gates 7 and 8. The output counting pulse is again toggled from its idle state. At the output of the inverter 11, that of the gate 8 appears at one of the inputs of the borrowed counting pulses of constant duration with one of the gates 6. Each input of the two gates 7 is the period duration of the input signal at the Fmpuls- and 8 is via an inverter 11 with the previous one - 40 formerstufc 12 corresponding period duration,
going stage - at stage 1 this is the impulse To explain the mode of operation of the individual former stage 12 - in connection. The other counting stage is assumed that the counter input of the gate 8 is at zero via an integrating one. Then the outputs of all RC-Gliedl3 give an "O" signal to the "L &" output of the respective NAND gate 5 and the counting stage and one of the inputs of the gate 7 via 45 outputs of all NAND gates 6 each a "Leein" corresponding RC-Gliedl4 to the> ■ () '■■ -Off signal. Each with an output of the grid 6 gang connected to the counting stage. connected input of the NAND gate 7 is therefore

Ein weiteres NAND-Gatter 15, dessen einem ein »L«-Signal zur Verfügung gestellt und jedemAnother NAND gate 15, one of which is provided with an "L" signal and each

Eingang ebenfalls die Zählimpulse zugeführt werden mit einem Ausgang der Gatter 5 verbundene EingangInput also the counting pulses are supplied to an output of the gate 5 connected input

und dessen anderer Eingang über das RC-Glied am 50 der Gatter 8 ein »O«-Signal. Ebenso gelangt vomand its other input via the RC element at 50 of gate 8 an "O" signal. Also received from

»L«-Ausgang des Flipflops liegt, dient zur Bildung Ausgang des Gatters 5 ein »O«-Signal zum NAND-"L" output of the flip-flop is used to form the output of gate 5, an "O" signal to the NAND

eines Weiterschaltsignals, das außerdem die Zähl- Gatter 16, das folglich ein »L«-SignrJ an die Gatter 6of an advance signal, which also sends the counting gate 16, which consequently sends an "L" signrJ to the gate 6

richtung angibt. Lediglich die vierte, letzte Flipflop- und 7 abgibt. Des weiteren steht an btiuen Eingän-indicating direction. Only the fourth, last flip-flop and 7 emits. Furthermore, at btiuen inputs

stufe 4 weist dieses NAND-Gatter 15 nicht auf, da gen der NAND-Gatter 15 jeweils ein »O«-Signa! an.This NAND gate 15 does not have stage 4, since each NAND gate 15 has an "O" signa! on.

diese kein Weiterschaltsignal abzugeben braucht. 55 Die Kondensatoren der RC-Glieder 10 und 14this does not need to issue a switching signal. 55 The capacitors of the RC elements 10 and 14

Der Ausgang des Gatters 15 ist jeweils mit dem werden bzw. sind aufgeladen, die der RC-Glieder 9The output of the gate 15 is charged with that of the RC elements 9

Inverter 11 der nächsten Stufe verbunden. Ebenso und 13 entladen.Inverter 11 connected to the next stage. Likewise and 13 discharged.

besteht die Möglichkeit, das Ausgangssignal des Trifft nun am Eingang der Impulsformerstufe 12there is the possibility of the output signal of the hits at the input of the pulse shaper stage 12

Gatters 8 als Weiterschaltsignal zu benutzen. ein Zahlimpuls ein, so erscheint am Ausgang desGate 8 to be used as a switching signal. a number pulse appears at the output of the

Die Löschung des Zählers nach Erreichen des &o Inverters 11 der Flipflopstufc 1 ein »L«-Signal. Das maximalen Zählerinhaltes kann mittels eines NAND- Gatter 7 ist damit erfüllt und gibt an das Gatter 5 Gatters 16 durchgeführt werden, dessen Ausgang ein >O«-Signal ab, an dessen Ausgang ein »L«-Signal jeweils mit einem Eingang der NAND-Gatter 6 und 7 erscheint. Dieses hat zur Folge, daß sich der Kondenverbunden ist. Ein Eingang des Gatters 16 ist an der. sator des RC-Gliedes9 auflädt und ebenso der Inverter 11 der Flipflopstufe 1, ein Eingang über das 65 Kondensator des RC-Gliedes 13. Die Zeitkonstante RC-GIied 13 an den »L«-Ausgang der ersten Stufe des RC-Gliedes 13 ist so gewählt, daß der Konden- und ein Eingang über das RC-Glied 13 der letzten saior erst dann völlig aufgeladen ist, wenn der Stufe an den »L«-Ausgang dieser Stufe angeschlos- Zählimpuls abgeklungen ist. An den beiden Ein-The deletion of the counter after reaching the & o inverter 11 of the flip-flop stage 1 an "L" signal. The The maximum content of the counter can be fulfilled by means of a NAND gate 7 and is passed on to gate 5 Gate 16, the output of which is an> O "signal and an" L "signal at the output each with an input of the NAND gates 6 and 7 appears. This has the consequence that the condens are connected is. An input of the gate 16 is at the. sator of the RC element9 and also the Inverter 11 of the flip-flop stage 1, an input via the 65 capacitor of the RC element 13. The time constant RC element 13 to the "L" output of the first stage of the RC element 13 is selected so that the condenser and an input via the RC element 13 of the last saior is only fully charged when the Stage connected to the »L« output of this stage - the counting pulse has decayed. At the two

gangen des Gatters 8 kann daher nie gleichzeitig ein »L«-Signal anliegen. Andererseits ist die Zeitkonstante des RC-Gliedes9 wesentlich kleiner als die des RC-Gliedcsl3 gewählt. Folglich sind kurz nach Erscheinen des »L«-Signals am Ausgang des Gatters 5 alle drei Eingänge des Gatters 6 mit einem »L«-Signal beaufschlagt. Das Gatter 6 gibt somit ein »O«-Signal ab. Der Kondensator des RC-Gliedes 10 entlädt sich und ebenso der des RC-Gliedes 14. Da jedoch die Zeitkonstante des RC-Gliedes 10 wesentlich kleiner ist als die des RC-Gliedes 14, ändert sich zuerst das Eingangspotential des dem RC-Glied 10 zugeordneten Eingangs und danach das des anderen Eingangs, so daß der Ausgang des Gatters 5 auf »L«-I'otential bleibt.inputs of the gate 8 can therefore never be entered at the same time "L" signal present. On the other hand, the time constant of the RC element9 is significantly smaller than that of the RC-Gliedcsl3 selected. Consequently are short after the "L" signal appears at the output of gate 5, all three inputs of gate 6 with one "L" signal applied. The gate 6 thus emits an "O" signal. The capacitor of the RC element 10 discharges, as does that of the RC element 14. However, since the time constant of the RC element 10 is much smaller than that of the RC element 14, the input potential of the dem changes first RC element 10 assigned input and then that of the other input, so that the output of the Gate 5 remains at "L" -I'otential.

Bei Eintreffen des nächsten Zählimpulses wird das NAND-Gatter 8 erfüllt, während das NAND-Gatter 7 durch seinen mit dem Gatter 6 verbundenen Eingang, der auf »O«-Potential liegt, nicht erfüllt wird. Das Gatter 8 gibt ein »O«-Signal ab und im Ausgang des Gatters 6 erscheint ein »L«- Signal. Durch dieses wird der Kondensator des RC-Gliedes 10 aufgeladen und das Gatter 5 sperrt, da an seinen beiden Eingängen »L«-Potential herrscht. Gleichzeitig lädt sich auch der Kondensator des RC-Gliedes 14 auf. Die Zeitkonstante des RC-Gliedes 14 ist so gewählt, daß der Kondensator erst dann völlig aufgeladen ist und dem Gatter 7 ein »L«-Signal zur Verfugung stellt, wenn der Zählimpuls abgeklungen ist. An den Eingängen des Gatters 7 kann daher nie gleichzeitig ein »L«-Signal auftreten. Der Ausgang des Gatters 7 gibt daher trotz der Eingangssignaländerung nach wie vor ein »L«-Signal ab und das Gatter 5 bleibt gesperrt.When the next counting pulse arrives, NAND gate 8 is fulfilled, while the NAND gate 7 because of its input connected to gate 6, which is at "O" potential is fulfilled. Gate 8 emits an "O" signal and an "L" appears at the output of gate 6 - Signal. By this, the capacitor of the RC element 10 is charged and the gate 5 blocks because "L" potential prevails at both of its inputs. At the same time, the capacitor of the is also charged RC element 14. The time constant of the RC element 14 is chosen so that the capacitor only is then fully charged and the gate 7 provides an "L" signal when the counting pulse has subsided. An "L" signal can therefore never be at the inputs of the gate 7 at the same time appear. The output of the gate 7 therefore continues to input despite the change in the input signal "L" signal off and gate 5 remains blocked.

Gleichzeitig mit dem NAND-Gatter 8 wird auch das NAND-Gatter 15 erfüllt, so daß vom Inverter IlSimultaneously with the NAND gate 8, the NAND gate 15 is also met, so that the inverter II

ίο der zweiten Stufe ein »L«-Signal abgegeben und die zweite Stufe aus ihrer Nullstellung gekippt wird. Die Tätigkeit des NAND-Gatters 15 kann auch durch das NAND-Gatter 8 wahrgenommen werden. In diesem Fall wird der Eingang des InvertersIl der jeweils folgenden Flipfiopstufe unmittelbar mit dem Ausgang des Gatters 8 verbunden.ίο the second stage emitted an »L« signal and the second stage is tilted from its zero position. The action of the NAND gate 15 can also can be perceived by the NAND gate 8. In this case the input of the InvertersIl the respective following flip-flop stage is directly connected to the output of the gate 8.

Wird bei geöffnetem Schalter 17 — der Zäiikr arbeitet dann als Dezimalzähler — ein Zählerstri"''» LOOL erreicht, das entspricht der Zahl »9«, ist das NAND-Gatter 16, sobald der K). Zählimpuls eintrifft, erfüllt und gibt ein »O«-Signal ab, wodurch sämtliche Zählstufen gelöscht werden. 1st dagegen der Schalter 17 geschlossen, so können die Zählstufen bei Erreichen des Zählerstandes LOOL nicht gelöscht werden, da der mit dem Schalter 17 verbundene Eingang auf »O«-Potential liegt. Der Zähle; arbeitet in diesem Falle als reiner Binärzähler.If switch 17 is open - the ceiikr then works as a decimal counter - a counter stripe "''» LOOL reached, which corresponds to the number "9", is the NAND gate 16 as soon as the K). Counting pulse arrives, fulfills and emits an "O" signal, whereby all counting levels are deleted. If, on the other hand, the switch 17 is closed, the counting stages can are not deleted when the counter reading LOOL is reached, since the one connected to switch 17 Input is at "O" potential. The count; works in this case as a pure binary counter.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

1 2 of them indirectly controlled conjunctive element of the flip-flop is linked and to which two patent claims: the Tastjmpuise are fed. There are already flip-flop stages with two conjunctiv

1st flip-flop stage, known in particular for an elec- tronics (German Offenlegungsschrift ironic counter with two working as flip-flop 1 562 344), each of which has an input from one account Conjunctional elements whose outcomes are junktionsgüedes with the outcomes of the other is connected to an input of the other conjunctual link, while each tion element are linked, and a control of the other inputs via a first resistor Circuit with two conjunctive elements, from io on a common supply voltage and further on each of which has an input with the output of ie a resistor and a capacitor is connected indirectly to the conjunctiva controlled by them. These flip-flop stages and the integrated one of the flip-flops are linked to those described above, especially for electronic ones both the strobe pulses are supplied, counters used, have known flip-flop stage characterized in that the 15 has the disadvantage that it is compared to the magnetic Linking the outputs and inputs of the as and electrical external field influences extremely emp-Fiipflop working conjunctions (5; 6) are sensitive. The from the foreign fields in the and the outputs of the flip-flop (5, 6) each with flip-flop stages or those in connection with them one of the inputs of the conjuncture elements induced interference voltages (7; 8) of the control circuit (7, 8) each 20 lead to an uncontrolled tilting of the flip over an integrating RC Glicd (9; ίθ; 13; 14) flops, so that when the Flipfiopstufen as counting stages takes place, the flip-flop (5, 6) associated with an electronic counter are used, the Neten RC elements (9; 10) a smaller time counting result can be significantly falsified. this have constant than that of the drive current- is particularly the case when the flip-flop circuit (7,8) associated RC elements (13; 14). 25 levels in systems, such as operating data acquisition

2. Flip-flop stage according to claim 1, marked systems, are installed in machine halls characterized by a ratio of time constants or in the vicinity of electrical machines betrievoii be practiced at about 1:10. Another disadvantage of this flip-flop

3. Flip-flop stage according to claim 1 or 2, their sensitivity to stages is short because of this characterized in that the strobe pulses 30 lead to operating voltage collapses because you the control circuit (7, 8) via a pulse storage capacity is very low. The latter can former stage (12) with two via a timing element (20) by stabilizing the operating voltage Schmitt triggers (18; be ned, but this is a not insignificant one 19) are supplied, the outputs of which are required in an effort.

The conjunctive link (22) are summarized. 35 The object of the invention is with a possible

4. flip-flop stage according to claim 3, thereby adding little additional effort to a flip-flop run characterized in that the first create a Schmitt trigger that is insensitive to magnetic or (18) a low-pass filter (21) is connected upstream. external electric field influences and short-term Bc-

5. flip-flop stage according to one of claims 1 is driving voltage collapses. This task to 4 for an electronic counter, which means 40 is based on that described above characterized in that to form a further flip-flop stage achieved according to the invention in that switching signals another Konjunktionsglicd (15) linking the outputs and inputs of the as is provided, one input of which the counter flip-flop working conjunctions and the pulses are supplied and the other of the outputs of the flip-flop with each one of the Input via an integrating RC element (13) 45 inputs of the conjunctive elements of the control element The »L« output of the flip-flop (5, 6) is connected to the circuit via an integrating RC is. Element happens, whereby the assigned to the flip-flop

6. Flip-flop stage according to one of claims 1 Neten RC elements have a smaller time constant aufbis 4 for an electronic counter, characterized as that associated with the control circuit, characterized in that the switching signal is 5 ° In a preferred embodiment, the output signal of the conjuncture element (8) the ratio of the time constants approximately 1:10.
Control circuit (7, 8) is used. By means of the measures according to the invention, which the "O" output occurring Kon on the one hand controls a reduction in the Kippgeschwindigjunktionselements (6) of the flip-flop (5, 6). speed of the flip-flop, so that short-term

55 Faults such as brief operating voltage failures or induced in the flip-flop Interference voltage pulses, the flip-flop no longer closes

tilt, and on the other hand the temporal one

Readiness of the trigger circuit for