DE2152337A1 - Semiconductor arrangement for transmitting an actuation signal from a control circuit to a relay - Google Patents
Semiconductor arrangement for transmitting an actuation signal from a control circuit to a relayInfo
- Publication number
- DE2152337A1 DE2152337A1 DE19712152337 DE2152337A DE2152337A1 DE 2152337 A1 DE2152337 A1 DE 2152337A1 DE 19712152337 DE19712152337 DE 19712152337 DE 2152337 A DE2152337 A DE 2152337A DE 2152337 A1 DE2152337 A1 DE 2152337A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- substrate
- electrode
- relay
- semiconductor arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011330 nucleic acid test Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Relay Circuits (AREA)
- Electronic Switches (AREA)
Description
DR. ING. E. HOFFMANN DIPL. ING. W. EITLE · DR. RER. NAT. K. HOFFMANNDR. ING. E. HOFFMANN DIPL. ING. W. EITLE DR. RER. NAT. K. HOFFMANN
PATENTANWÄLTE D-8000 MÖNCHEN 81 ■ ARABELLASTRASSE 4 · TELEFON (0811) 911087PATENTANWÄLTE D-8000 MÖNCHEN 81 ■ ARABELLASTRASSE 4 TELEPHONE (0811) 911087
Telefonaktiebolaget L M Ericsson, Stockholm / SchwedenTelefonaktiebolaget L M Ericsson, Stockholm / Sweden
Halbleiteranordnung zum Übertragen eines Betätigungssignals von einer Steuerschaltung zu einem Relais.Semiconductor arrangement for transmitting an actuation signal from a control circuit to a relay.
Die Erfindung bezieht sich auf eine Halbleiteranordnung zum Übertragen eines Betätigungssignals ei ner aus einer ersten Spannungsquelle eingespeisten Steuerschaltung zu einem aus einer zweiten Spannungsquelle eingespeisten Relais, wobei die Polarität der zweiten Spannungsquelle in bezug auf eine gemeinsame Nullklemme der Spannungsquellen entgegengesetzt der Polarität der ersten Spannungsquelle ist. Die Erfindung ist grundsätzlich verwendbar in Fernmeldesystemen und industriellen elektronischen Systemen, in welchen die Steuerschaltung gewöhnlich Transistoren umfaßt und als integrierte Schaltung aufgebaut ist, während das Relais ein elektromagnetisches Relais ist.The invention relates to a semiconductor arrangement for transmitting an actuation signal from a first one Voltage source fed control circuit to a relay fed from a second voltage source, the polarity of the second voltage source with respect to a common zero terminal of the voltage sources opposite to the polarity the first voltage source. The invention is basically applicable in telecommunication systems and industrial electronics Systems in which the control circuit usually comprises transistors and is constructed as an integrated circuit, while the relay is an electromagnetic relay.
209819/0610209819/0610
Die Steuerung eines elektromagnetischen Relais über eine Halbleitersteuerschaltung bringt oft gewisse Schwierigkeiten mit sich. Z.B. haben bei automatischen Fernsprechvermittlungen die Halbleitersteuerschaltungen und die Relais immer einen gemeinsamen Nullanschluß, wobei die Halbleiterschaltungen von einem Anschluß mit dem Potential +5 V und die Relais von einem anderen Anschluß mit dem Potential -48 V eingespeist werden. Polglich erfordert die Übertragung der Steuersignale eine besondere Anordnung, welche die erforderliche Potentialpegelverschiebung für das Steuersignal ergibt.The control of an electromagnetic relay via a semiconductor control circuit often presents certain difficulties themselves. For example, in automatic telephone exchanges, the semiconductor control circuits and the relays always have one thing in common Zero connection, the semiconductor circuits from one connection with the potential +5 V and the relays from another Connection with the potential -48 V. The transmission of the control signals requires a special arrangement, which the required shift in potential level for the control signal results.
Mit bekannten Anordnungen für den beschriebenen Zweck ist das Problem des Vorsehens der erforderlichen Potentialpegelverschiebung für das Steuersignal durch Schaltungen gelöst worden, welche passive Komponenten,wie Widerstände und Avalanchedioden, enthalten. Diese Schaltungen, deren grundlegende Prinzipien z.B. in Fig.8b in Band 1, Nr. 5 des "Semiconductor Application Report", Texas Instruments Ltd., Bedford, England gezeigt sind, haben jedoch den Nachteil einer nicht vernachlässigbaren Verlustleistung in den passiven Komponenten.With known arrangements for the purpose described, the problem is of providing the required potential level shift for the control signal has been solved by circuits, which passive components, such as resistors and avalanche diodes, contain. These circuits, the basic principles of which are shown e.g. in Fig. 8b in Volume 1, No. 5 of the "Semiconductor Application Report", Texas Instruments Ltd., Bedford, England, however, have the disadvantage of a non-negligible power loss in the passive components.
Ziel der Erfindung ist es, eine Halbleiteranordnung der eingangs beschriebenen Art ohne die Nachteile bekannter Anordnungen zu schaffen, welche außerdem den Vorteil einer integrierten Schaltung haben soll, die ganz oder teilweise in dem gleichen Substrat wie die Halbleitersteuerschaltung hergestellt werden kann.The aim of the invention is to provide a semiconductor arrangement of the type described in the introduction without the disadvantages of known arrangements to create, which should also have the advantage of an integrated circuit that is wholly or partially in the same substrate how the semiconductor control circuit can be manufactured.
Dieses Ziel wird mit einer Halbleiteranordnung der eingangs beschriebenen Art erfindungsgemäß dadurch erreicht, daß die Halbleiteranordnung umfaßt einen ersten Transistor, dessen Kollektor-, Basis- und Emitterelektroden in Schichten übereinander angeordnet sind und dessen Emitterelektrode in Reihe mit dem Relais auf eine zweite Klemme der zweiten Spannungsquelle geschaltet ist, einen zweiten Transistor mit einer Leitfähigkeit entgegengesetzt derThis aim is achieved according to the invention with a semiconductor arrangement of the type described at the outset in that the semiconductor arrangement comprises a first transistor, the collector, base and emitter electrodes of which are arranged in layers one above the other and whose emitter electrode is connected in series with the relay to a second terminal of the second voltage source, a second transistor with a conductivity opposite to that
—"5—- "5—
209810/0610209810/0610
Leitfähigkeit des ersten Transistors, dessen Kollektor- und Emitterelektrode seitlich und nahe beieinander in einem monokristallinen Substrat angeordnet sind, dessen Basiselektrode von dem Substrat gebildet wird und dessen Emitterelektrode mit einem Steuerausgang der Steuerschaltung verbunden ist, und eine erste und eine zweite elektrische Verbindung, welche zwischen der Basiselektrode des ersten Transistors und der Kollektorelektrode des zweiten Transistors und der Basiselektrode des zweiten Transistors angeordnet sind, wobei die zweite Verbindung mit der gemeinsamen Nullklemme der Spannungsquellen verbunden ist.Conductivity of the first transistor, its collector and emitter electrode are arranged laterally and close to one another in a monocrystalline substrate, the base electrode of which is separated from the substrate is formed and the emitter electrode is connected to a control output of the control circuit, and a first and a second electrical connection between the base electrode of the first transistor and the collector electrode of the second Transistor and the base electrode of the second transistor are arranged, the second connection to the common zero terminal the voltage sources is connected.
In der erfindungsgemäßen Halbleiteranordnung sind die Leistung verbrauchenden passiven Komponenten bekannter Anordnungen durch einen Transistor mit sog. seitlichen oder lateralen Aufbau ersetzt, und die Schaltung ist besonders den dem Fachmann bekannten Vor- und Nachteilen des lateralen Transistors angepaßt. Der laterale Transistor kann infolge der besonderen Schaltung in einem anderenals einem bisher üblichen Aufbau verwendet werden.In the semiconductor arrangement according to the invention, the power-consuming passive components are known arrangements replaced by a transistor with a so-called lateral or lateral structure, and the circuit is particularly suitable for those skilled in the art known advantages and disadvantages of the lateral transistor. The lateral transistor can as a result of the special circuit can be used in a construction other than a conventional one.
Bei der Herstellung eines konventionellen Transistors, dessen Elektroden mit Hilfe von aufeinanderfolgenden Diffusionsschritten in übereinander angeordneten Schichten aufgebracht werden,ist es bekannt, daß bei diesen Diffusionsschritten gleichzeitig ein Transistor der entgegengesetzten Leitfähigkeit und mit sog. lateralen Aufbau, d.h. ein Transistor, dessen Elektroden seitlich nebeneinander liegen, hergestellt werden kann. Die Wirtschaftlichkeit, welche auf diese Weise hinsichtlich der Anzahl von Diffusionsschritten bei der Herstellung von Transistoren mit entgegengesetzter Leitfähigkeit, im folgenden komplementäre Transistoren genannt, erreichbar ist, hat zu Bemühungen mit dem Ziel geführt, laterale Transistoren in Schaltungen zu verwenden, wenn komplementäre Transistoren erforderlich sind. Der laterale TransistorIn the manufacture of a conventional transistor, its electrodes are made using successive diffusion steps are applied in layers arranged one above the other, it is known that a transistor is used simultaneously in these diffusion steps of opposite conductivity and with what is known as a lateral structure, i.e. a transistor with its electrodes next to each other lie, can be produced. The economy, which in this way in terms of the number of diffusion steps in the manufacture of transistors with opposite Conductivity, hereinafter referred to as complementary transistors, is achievable, has led to efforts with the aim of use lateral transistors in circuits when complementary transistors are required. The lateral transistor
-4-209819/0610 -4- 209819/0610
ist in diesem Zusammenhang dadurch den entworfenen Schaltungen angepaßt worden, daß ihm ein Aufbau gegeben worden ist, welcher einerseits seinen normalerweise sehr niedrigen Stromverstärkungsfaktor verbessern und andererseits die Elektrodenzonen des lateralen Transistors von den Elektrodenzonen der anderen in dem gleichen Substrat angeordneten Transistoren elektrisch isolieren sollte. Charakteristisch für diesen Aufbau, wie er z.B. in der schwedischen Patentschrift 325 963 beschrieben ist, ist die Tatsache, daß der Emitter und der Kollektor des lateralen Transistors von Zonen gebildet werden, welche in eine auf dem Substrat angeordnete epitaxiale Schicht diffundiert sind, deren Leitfähigkeit entgegengesetzt der Leitfähigkeit des Substrats ist, daß die epitaxiale Schicht die Basis des lateralen Transistors bildet, daß der laterale Transistor eine in der epitaxialen Schicht elektrisch isolierte Insel ist, welche mit Hilfe einer sog. Isolierungsdiffusion in der Schicht ausgebildet ist, und daß die Kollektorzone des bilateralen Transistors vorzugsweise ringförmig ist und die Emitterzone umgibt.has in this connection been adapted to the designed circuits in that it has been given a structure which on the one hand improve its normally very low current amplification factor and on the other hand improve the electrode zones of the lateral Electrically isolate the transistor from the electrode zones of the other transistors arranged in the same substrate should. Characteristic of this structure, as it is described e.g. in the Swedish patent specification 325 963, is the fact that that the emitter and the collector of the lateral transistor are formed by zones which are arranged in a on the substrate epitaxial layer are diffused, the conductivity of which is opposite to the conductivity of the substrate that the epitaxial Layer forms the base of the lateral transistor that the lateral transistor one in the epitaxial layer electrically is isolated island, which is formed with the help of a so-called. Isolation diffusion in the layer, and that the collector zone of the bilateral transistor is preferably ring-shaped and surrounds the emitter zone.
Bei der erfindungsgemäßen Halbleiteranordnung ist der laterale Transistor jedoch nicht der Schaltung angepaßt, sondern die Schaltung ist statt dessen den Eigenschaften des lateralen Transistors so angepaßt, daß die frühere Forderung der elektrischen Isolierung der Slektrodenzonen des lateralen Transistors nicht mehr auftritt und infolgedessen auch der frühere Vorteil, eine epitaxiale Schicht mit einer Leitfähigkeit entgegengesetzt derjenigen des Substrats des seitlichen Transistors zu haben. Statt dessen wird es vorteilhaft, den lateralen Transistor mii; seinem einfachsten Aufbau herzustellen,bei welchem sein Emitter und sein Kollektor in dem Substrat selbst angeordnet sind, welches dann die Basis des lateralen Transistors bildet.In the semiconductor arrangement according to the invention, however, the lateral transistor is not adapted to the circuit, but rather to the circuit The circuit is instead adapted to the properties of the lateral transistor so that the earlier requirement of the electrical Isolation of the slectrode zones of the lateral transistor no longer occurs and consequently also the earlier advantage of a having epitaxial layer with a conductivity opposite that of the substrate of the side transistor. Instead of it becomes advantageous to use the lateral transistor mii; his simplest construction to produce, in which its emitter and its collector are arranged in the substrate itself, which then forms the base of the lateral transistor.
Weiterbildungen und zweckmäßige Ausführungsformen der erfindungsgemäßen Halbleiteranordnung und deren Schaltung ergeben sich aus den Ansprüchen.Developments and useful embodiments of the invention Semiconductor arrangement and its circuit emerge from the claims.
2Ü9819/06102Ü9819 / 0610
In der Zeichnung sind Ausführungsbeispiele der Erfindung dargestellt und werden im folgenden näher beschrieben werden. Es zeigen:In the drawing, exemplary embodiments of the invention are shown and will be described in more detail below. Show it:
Fig. 1 einen Querschnitt durch ein Substrat, in welchem eine Halbleiteranordnung entsprechend einer bevorzugten Ausführungsform der Erfindung hergestellt ist,1 shows a cross section through a substrate in which a semiconductor arrangement according to a preferred embodiment the invention is made,
Pig. 2 eine Draufsicht auf die Oberseite des Substrats mit aufgebrachten Metallschichten,Pig. 2 shows a plan view of the top of the substrate with the applied Metal layers,
Pig. J das elektrische Schaltbild der Halbleiteranordnung, und Fig. 4 ein modifiziertes elektrisches Schaltbild.Pig. J the electrical circuit diagram of the semiconductor device, and 4 shows a modified electrical circuit diagram.
In Fig. 1 ist ein Querschnitt eines Substrats gezeigt, welches aus einem monokristallinen Halbleiterplättchen mit n-Leitfähigkeit besteht. In dem Substrat 1 ist keine Isolierungsdiffusion durchgeführt, und das Substrat ist nicht mit einer epitaxialen Schicht überzogen, was infolge der bei der erfindungsgemäßen Halbleiteranordnung verwendeten Schaltung möglich ist, wie es im folgenden erläutert werden wird. Zwei Bereiche mit p-Leitfähigkeit sind mit Hilfe bekannter Diffusionstechnik in dem Substrat 1 angeordnet, und bilden eine erste Zone 11 ind zweite Zone 12, wobei die zweite Zone 12 die erste Zone 11 umgibt. In der Zone 12 ist weiter eine Zone 1 j5 mit n-Leitfähigkeit angeordnet. Eine Metallschicht 101 ist auf bekannte Weise auf der Unterseite des Substrats 1 angeordnet, um dieses mit einer elektrischen Verbindung zu versehen.1 shows a cross section of a substrate which consists of a monocrystalline semiconductor wafer with n-conductivity consists. No insulation diffusion is performed in the substrate 1, and the substrate is not epitaxial Layer coated, which is possible due to the circuit used in the semiconductor device according to the invention, as in will be explained below. Two areas of p-conductivity are arranged in the substrate 1 with the aid of known diffusion technology, and form a first zone 11 and a second zone 12, wherein the second zone 12 surrounds the first zone 11. In zone 12 there is also a zone 1 j5 with n-conductivity. A metal layer 101 is arranged in a known manner on the underside of the substrate 1 in order to provide this with an electrical connection to provide.
Die Zone Ij5, die Zone 12 und das Substrat 1 bilden entsprechende Elektroden für Emitter, Basis und Kollektor in einem Transistor Q1. in Form eines konventionellen npn-Trarisistor's, dessen Basic und Emitter in übereinander angeordneten Schichten diffundiert sind, während die Zone 11, das Substrat 1 und die Zone 12Zone Ij5, zone 12 and substrate 1 form corresponding electrodes for emitter, base and collector in a transistor Q 1 . in the form of a conventional npn Trarisistor, whose basic and emitter are diffused in layers arranged one above the other, while zone 11, substrate 1 and zone 12
98 1 9..'OBI 0 tAD OFUQ»NAL 98 1 9 .. 'OBI 0 tAD OFUQ » NAL
die entsprechenden Elektroden für Emitter, Basis und Kollektor in einem komplementären Transistor CL. in Form eines pnp-Transistors mit Queraufbau bilden, deaasn Emitter und Kollektor kolateral nahe beieinander diffundiert sind. Der Stromverstärkungsfaktor für den Transistor Q1, ist normal, während er andererseits für den Transistor Q1. kleiner als 1 ist.the corresponding electrodes for emitter, base and collector in a complementary transistor CL. in the form of a pnp transistor with transverse structure, deaasn emitter and collector are diffused colaterally close to each other. The current amplification factor for the transistor Q 1 is normal, while on the other hand it is normal for the transistor Q 1 . is less than 1.
Fig. 2 zeigt eine Draufsicht auf die untere Seite des in Fig. 1 gezeigten Substrats versehen mit einer isolierenden Oxidschicht, welche auf bekannte Weise aufgebracht ist. In der Oxidschicht sind Öffnungen vorgesehen, durch welche einerseits zwei P Teile 111 und IjJl einer auf der isolierenden Oxidschicht aufgebrachten Metallschicht mit den Emitterelektroden der Transistoren Q bzw. Q verbunden sind und andererseits ein dritter TeilFig. 2 shows a plan view of the lower side of the in 1 provided with an insulating oxide layer, which is applied in a known manner. In the oxide layer openings are provided through which, on the one hand, two parts 111 and 11 are applied to the insulating oxide layer Metal layer are connected to the emitter electrodes of the transistors Q and Q and on the other hand a third part
LKLK
121 derselben Metallschicht eine niederohmige Verbindung zwischen der Basiselektrode des Transistors Q^ und der Kollektorelektrode des Transistors -iT in der Zone 12 bildet. Die metallisierten Teile 111 und IjJl überdecken die darunter liegenden Emitterzonen oder Zonen 11 und Ij5 vollständig. Der metallisierte Teil 121 überdeckt die darunterliegende Zone 12 jedoch nur teilweise und ist für die Funktion der Halbleiteranordnung nicht unbedingt erforderlich. 121 of the same metal layer forms a low-resistance connection between the base electrode of the transistor Q ^ and the collector electrode of the transistor -i T in the zone 12. The metallized parts 111 and IjJl completely cover the underlying emitter zones or zones 11 and Ij5. The metallized part 121, however, only partially covers the underlying zone 12 and is not absolutely necessary for the function of the semiconductor arrangement.
In Fig. 3 ist ein Schaltbild der Halbleiteranordnung gezeigt, Die in dem Schaltbild eingeführten Bezeichnungen sind die gleichen w ie oben verwendet. Die Eingangs- und Ausgangsanschlüsse der Schaltung bestehen aus den entsprechenden Emitterverbindungen oder Teilen 111 und IJl der Transistoren QT und 4„ zusammen mit der Verbindung oder dem Teil 101, welches den Transistoren gemeinsam ist. Die Emitterverbindung oder der Teil 111 des Transistors Q ist mitA circuit diagram of the semiconductor device is shown in FIG. 3. The designations introduced in the circuit diagram are the same as those used above. The input and output connections of the circuit consist of the corresponding emitter connections or parts 111 and 11 of the transistors Q T and 4 ″ together with the connection or the part 101 which is common to the transistors. The emitter connection or part 111 of transistor Q is with
L·L
einem Steuerausgangsanschluß in einer Ηί-lbleitersteuerschaltung S verbunden, welche von einer Spannungsquelle U, eingespeist wird,a control output terminal in a semiconductor control circuit S. connected, which is fed from a voltage source U,
-. 2 U &&Ί 9/0610-. 2 U && Ί 9/0610
während die Emitterverbindung oder der Teil IJl des Transistors Q,„ inReihe mit einem mit einer zweiten Spannungsquelle U2 verbundenen Relais R geschaltet ist. Die Polarität der zweiten Spannungsquelle U2 ist in bezug auf eine gemeinsame Nullklemme der beiden Spannungsquellen umgekehrt der Polarität der ersten Spannungsquelle U^ ·while the emitter connection or the part 11 of the transistor Q, "is connected in series with a relay R connected to a second voltage source U 2. The polarity of the second voltage source U 2 is the opposite of the polarity of the first voltage source U ^ with respect to a common zero terminal of the two voltage sources.
Der Zweck der Schaltung besteht darin, auf eine einfache Weise und mit geringer Verlustleistung ein Betätigungssignal von der Halbleitersteuerschaltung S zu dem Relais R zu übertragen. Das Betätigungssignal ist binär und die Transistoren werden entweder leiten oder sperren. Die bei der erfindungsgemäßen Halbleiteranordnung verwendete Schaltung ist derart, daß die Transistoren Q, und Qv gleichzeitig leiten oder sperren, wodurch erreichtThe purpose of the circuit is to transmit an actuation signal from the semiconductor control circuit S to the relay R in a simple manner and with low power dissipation. The actuation signal is binary and the transistors will either conduct or block. The circuit used in the semiconductor device according to the invention is such that the transistors Q 1 and Q v simultaneously conduct or block, which is achieved
J-I JVJ-I JV
wird, daß die Verlustleistung in der Schaltung im abgeschalteten Zustand des Relais R vernachlä£i£0ar ist. Es wird angenommen, daß das Relais R während der meisten Zeit im ausgeschalteten Zustand ist.is that the power loss in the circuit in the switched-off state of the relay R is negligible. It is believed that the relay R is switched off most of the time.
Der Transistor * wird ohne Isolierungsdiffusion und ohneThe transistor * becomes without and without isolation diffusion
J-IJ-I
epitaxiale ocnicht hergestellt, um die Herstellung der Schaltung einfach und billig zu machen. Der Stromverstärkungsfaktor ist tatsächlich niedrig, aber wenn der Transistor Q_ bei de tr. einen Binärzustand des Steuersignals sperrt, ist der Stromverstärkungsfakoor natürlich unwesentlich. Wenn der Transistor :T bei dem zwei· ten Binärsustand des Steuersignals leitet, ist seine Verlustleistung infolge des außergewöhnlich niedrigen Werts für den Stromverstä^kungsfakter gleichfalls unwesentlich, weil die Hauptverlustleistuns in der Schaltung in dem mit dem Relais R verbundenen Transistor <L·. auftritt. Weiter sieht man bezüglich der elektrisciien Isolierung, welche in einem konventionellen Aufbau für den lateralen Transistor QT zwischen dessen Basis und Kollektorepitaxial ocnot made to make circuit fabrication easy and cheap. The current gain factor is actually low, but if the transistor Q_ blocks a binary state of the control signal at de tr, the current gain factor is of course insignificant. If the transistor: T conducts in the second binary state of the control signal, its power loss due to the exceptionally low value for the current amplification factor is also insignificant because the main power loss in the circuit in the transistor connected to the relay R <L. occurs. One can also see with regard to the electrical insulation, which in a conventional construction for the lateral transistor Q T between its base and collector
JjYy
bzw. zwischen de:r Kollektor und der Basis des Transistors GL, erreiche werden wäre, aus dem Schaltbild in Pig. ;5> daß sich hieraus k<v;n Vorteil ergäbe, da angenommen wird, daß die ent-or between the collector and the base of the transistor GL, would be achieved from the schematic in Pig. ; 5> that k <v; n would result from this, since it is assumed that the
-fc-209819/0610-fc-209819/0610
sprechenden Elektroden elektrisch miteinander verbunden sind. Die Schaltung ist so besonders den Eigenschaften des lateralen Transistors in seinem einfachsten Aufbau ohne epitaxiale Schicht angepaßt. Die besondere Schaltung beruht in der Tat auf dem Verstehen der Tatsache, daß, wenn passive Komponenten mit Aufgaben zum Pegelverschieben bei der Übertragung eines binären Signals durch einen Transistors ersetzt werden, ein geringerer Leistungsverlust erreicht werden kann, selbst wenn der Stromverstärkungsfaktor des Transistors beträchtlich kleiner als 1 ist, wenn der Transistor bei dem Zustand des Signals sperrt, welcher während des Hauptteils der Zeit gültig ist, und wenn er bei dem anderen Zustand des Signals leitet. Infolge dieser Tatsache, daß der Stromverstärkungsfaktor des pegelverschiebenden lateralen Transistors CL unwesentlich für die Punktion der Schaltung und für deren gesamte Verlustleistung ist, kann für den Transistor Q1. der einfachste Aufbau und folglich das einfachste Herstellungsverfahren gewählt werden.speaking electrodes are electrically connected to each other. The circuit is particularly adapted to the properties of the lateral transistor in its simplest structure without an epitaxial layer. The particular circuit is, in fact, based on the understanding that if a transistor replaces passive components with level shifting functions in the transmission of a binary signal, even if the current gain of the transistor is considerably less than that, less power dissipation can be achieved 1 is when the transistor blocks on the state of the signal which is valid for the majority of the time and when it conducts on the other state of the signal. As a result of this fact that the current amplification factor of the level-shifting lateral transistor CL is insignificant for the puncture of the circuit and for its total power loss, the transistor Q 1 . the simplest structure and consequently the simplest manufacturing process can be selected.
Fig. 4 zeigt ein modifiziertes Schaltbild entsprechend der Erfindung. Der Transistor Q„ in Form eines npn-Transistors ist in Emitterfolgeschaltung mit einem zweiten npn-Transistor, dem Transistor Qw verbunden, welcher seinerseits mit dem Relais R verbanden ist und daher den Haupteil der Verlustleistung in der Schaltung bewirken wird. Die zwei Transistoren QK und Qn sind auf gleiche Weise hergestellt und ergeben zusammen einen relativ hohen Stromverstärkungsfaktor, was erklärt, daß zwei Widerstände R, und R2 in der Schaltung vorgesehen worden sind, um zu erreichen, da2 das Relais R nur oberhalb eines ausgewählten Schwellwerk :1λλγ die Eir.gangsspannung der Schaltung betätigbar 1st, 3O daß eine JaIs :Le Betätigung des Relais R bei einer ankommenden Ausgleichsspannung verhindert wird. Die durch Widerstände R. und Rp hervorgerufene Verlustieistung ist unwesentlich, da deren entsprechende Spannungen und Ströme im eingeahalteten Zustand des4 shows a modified circuit diagram according to the invention. The transistor Q "in the form of an npn transistor is connected in emitter follower circuit with a second npn transistor, the transistor Q w , which in turn is connected to the relay R and will therefore cause the main part of the power loss in the circuit. The two transistors Q K and Q n are made in the same way and together give a relatively high current gain factor, which explains that two resistors R 1 and R 2 have been included in the circuit to achieve that the relay R is only above one selected swell: 1λ λγ the input voltage of the circuit is actuatable, 3O that a JaIs: Le actuation of the relay R is prevented with an incoming equalizing voltage. The power loss caused by resistors R. and Rp is insignificant, since their corresponding voltages and currents in the maintained state of the
-9- BAD ORiGiMAL-9- BAD ORiGiMAL
„209819/0610"209819/0610
- 9 - 215233?- 9 - 215233?
Relais R klein und im ausgeschalteten Zustand vernachlässigbar sein werden. Der Transistor Qn wird zweckmäßigerweise in den gleichen Diffusionsschritten wie der Transistor Q~, aber mit größeren Basis- und Emitterbereichen hergestellt. Gleichzeitig mit der Diffusion der Basiszonen der Transistoren kann die Diffusion der Widerstände R, und R2 auf bekannte Weise stattfinden. Relay R will be small and negligible when switched off. The transistor Q n is expediently produced in the same diffusion steps as the transistor Q ~, but with larger base and emitter areas. At the same time as the diffusion of the base zones of the transistors, the diffusion of the resistors R 1 and R 2 can take place in a known manner.
Einige Variationen sind im Bereich der Erfindung möglich. Z.B. kann die Zone 12 in Fig. 1 in zwei Zonen geteilt werden, eine für die Kollektorelektrode des Transistors Q,. und die andere für die Basiselektrode des Transistors QK· In diesem Fall wird der Teil 121 der Metallschicht die erforderliche elektrische Verbindung ergeben. Weiter kann der Transistor QL in dem gleichen Substrat wie die Halbleitersteuerschaltung S ausgebildet werden, während der Transistor Q1, und der möglicherweiseSome variations are possible within the scope of the invention. For example, zone 12 in FIG. 1 can be divided into two zones, one for the collector electrode of transistor Q 1. and the other for the base electrode of the transistor Q K · In this case the part 121 of the metal layer will provide the necessary electrical connection. Further, the transistor Q L can be formed in the same substrate as the semiconductor control circuit S, while the transistor Q 1 and possibly
xlxl
hinzugefügte Transistor Qn zusammen mit den Widerständen R, und Rp entweder ebenfalls in diesem Substrat hergestellt und hierauf durch Schneiden des Substrats getrennt werden oder in einem getrennten Substrat hergestellt werden können, welches in einem Gehäuse mit mit den Kontakten des Relais zu verlötenden Verbindungen zusammengebaut werden kann. Das letzterwähnte Verfahren hat den Vorteil, daß von dem Steuerstrom durch das Relais R erzeugte Ausgleichsspannungen mit Abstand von der Halbleitersteuerschaltung S auftreten werden.The added transistor Q n together with the resistors R, and Rp can either also be produced in this substrate and then separated by cutting the substrate or can be produced in a separate substrate which is assembled in a housing with connections to be soldered to the contacts of the relay can. The last-mentioned method has the advantage that compensating voltages generated by the control current through the relay R will occur at a distance from the semiconductor control circuit S.
Die Erfindung ist nicht auf das Merkmal beschränkt, daß das Substrat η-leitend und der laterale Transistor ein pnp-Transistor ist, sondern umfaßt auch den umgekehrten Zustand, was natürlich bedeutet, daß die in Fig. 1 angedeuteten Leitfähigkeiten umgekehrt werden.The invention is not limited to the feature that the substrate is η-conductive and the lateral transistor is a pnp transistor but also includes the reverse state, which of course means that the conductivities indicated in FIG. 1 are reversed will.
Im Gegensatz zu dem konventionellen Herstellungsverfahren mit welchem die Emitter- und Kollektorzonen des lateralen Transistor:.; in einer auf dem Substrat angeordneten epitaxialen SchichtIn contrast to the conventional manufacturing process with which the emitter and collector zones of the lateral transistor:.; in an epitaxial layer arranged on the substrate
19/061019/0610
-10-BAD RlGlNM-10-BAD RlGlNM
21573372157337
- ίο -- ίο -
ausgebildet werden, deren Leitfähigkeit entgegengesetzt der Leitfähigkeit des Substrats ist und in welcher eine IsoLierungsdiffusion durchgeführt worden ist mit dem Ergebnis, daß der laterale Transistor eine elektrisch isolierte Insel bildet, besteht eine Möglichkeit darin, daß bei einer modifizierten Ausführungsform der Erfindung das Substrat 1 in Fig. 1 eine epitaxiale Schicht haben kann, welche die gleiche Leitfähigkeit wie das Substrat hat, und in welcher die Zonen 11, 12 und Ij5 in Pig. 1 ohne Isolierungsdiffusion angeordnet sind. Die entsprechenden Leitfähigkeiten des Substrats und der Zonen 11, 12 und 13 würden in diesem Falle die gleichen wie in Fig. 1 angedeutet sein, und die Metallschicht 101 sowie die metallisierten Teile 111, 121 und ljjl würden in der gleichen Weise wie in Fig.l bzw. Fig. 2 gezeigt, angeordnet sein. Diese modifizierte Ausführungsform der Erfindung würde keine wesentliche ilnderung in bezug auf den lateralen Transistor GL. ergeben, würde jedoch die an sich bekannte vorteilhafte Wirkung haben, daß der Transistor Q^ einen geringeren Kollektorwiderstand hätte, wodurch die gesamte Verlustleistung der Schaltung noch weiter verringert wäre.are formed whose conductivity is opposite to the conductivity of the substrate and in which an insulation diffusion has been carried out with the result that the lateral transistor forms an electrically isolated island, there is a possibility that in a modified embodiment of the invention, the substrate 1 in Fig 1 may have an epitaxial layer which has the same conductivity as the substrate and in which the zones 11, 12 and Ij5 in Pig. 1 are arranged without isolation diffusion. The corresponding conductivities of the substrate and of the zones 11, 12 and 13 would in this case be the same as indicated in FIG. 1, and the metal layer 101 and the metallized parts 111, 121 and 11 would be in the same way as in FIG and Fig. 2 shown, respectively. This modified embodiment of the invention would not make any substantial change with respect to the lateral transistor GL. result, however, would have the advantageous effect known per se that the transistor Q ^ would have a lower collector resistance, whereby the total power dissipation of the circuit would be reduced even further.
Z U 9 8 1 9 / 0 6 1 0 Z U 9 8 1 9/0 6 1 0
Claims (2)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE1447870A SE337851B (en) | 1970-10-27 | 1970-10-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2152337A1 true DE2152337A1 (en) | 1972-05-04 |
| DE2152337B2 DE2152337B2 (en) | 1972-10-26 |
Family
ID=20299182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712152337 Ceased DE2152337B2 (en) | 1970-10-27 | 1971-10-20 | Semiconductor arrangement for carrying an actuation signal from a control circuit to a relay |
Country Status (5)
| Country | Link |
|---|---|
| AU (1) | AU459671B2 (en) |
| DE (1) | DE2152337B2 (en) |
| FR (1) | FR2111861B1 (en) |
| GB (1) | GB1361433A (en) |
| SE (1) | SE337851B (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2288422A1 (en) * | 1974-10-18 | 1976-05-14 | Thomson Csf | LOGIC DOORS |
| SE396853B (en) * | 1976-11-12 | 1977-10-03 | Ericsson Telefon Ab L M | TVAPOL INCLUDING A TRANSISTOR |
| NL7614610A (en) * | 1976-12-31 | 1978-07-04 | Philips Nv | DEVICE FOR COUPLING TRANSISTORS OPERATED IN I2L TECHNOLOGY WITH A TRANSISTOR SET TO HIGHER QUALITY CURRENT. |
-
1970
- 1970-10-27 SE SE1447870A patent/SE337851B/xx unknown
-
1971
- 1971-10-15 AU AU34644/71A patent/AU459671B2/en not_active Expired
- 1971-10-20 DE DE19712152337 patent/DE2152337B2/en not_active Ceased
- 1971-10-25 GB GB4952971A patent/GB1361433A/en not_active Expired
- 1971-10-26 FR FR7138420A patent/FR2111861B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB1361433A (en) | 1974-07-24 |
| AU459671B2 (en) | 1975-04-10 |
| DE2152337B2 (en) | 1972-10-26 |
| FR2111861A1 (en) | 1972-06-09 |
| SE337851B (en) | 1971-08-23 |
| FR2111861B1 (en) | 1975-07-18 |
| AU3464471A (en) | 1973-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3407975C2 (en) | Normally switched off, gate-controlled, electrical circuit arrangement with a small switch-on resistance | |
| DE2231933C3 (en) | Solid state switch | |
| DE2217456C3 (en) | Transistor circuit with anti-saturation circuit | |
| DE1211334B (en) | Semiconductor component with recessed zones | |
| DE1295647B (en) | Logical circuit with a diode input gate having several inputs | |
| DE19932959B4 (en) | Semiconductor device and semiconductor circuit using the same | |
| DE2906961A1 (en) | FIELD CONTROLLED THYRISTOR CONTROL ARRANGEMENT | |
| DE2555047A1 (en) | MONOLITHICALLY INTEGRATED SEMI-CONDUCTOR CIRCUIT | |
| DE2054863A1 (en) | Voltage amplifier | |
| DE2152337A1 (en) | Semiconductor arrangement for transmitting an actuation signal from a control circuit to a relay | |
| DE3622141C2 (en) | Driver element for inductive loads | |
| DE1772668A1 (en) | Switch arrangement for electronic musical instruments | |
| DE3246810C2 (en) | ||
| EP0016950B1 (en) | Circuit arrangement for switch-over between voice frequency signalling and speech, and vice-versa, in telecommunication apparatus | |
| DE2156166B2 (en) | Attenuation-free electronic switch | |
| DE4140904A1 (en) | TRANSMISSION DEVICE | |
| DE2430416C3 (en) | Integrated crosspoint circuit | |
| DE2431523C3 (en) | Semiconductor voice path switching arrangement | |
| DE3215176C2 (en) | ||
| DE2363669A1 (en) | ELECTRONIC COUPLING POINT AND COUPLING POINT ARRANGEMENT | |
| DE2906579C3 (en) | ||
| DE3403327A1 (en) | CIRCUIT ARRANGEMENT FOR MINIMIZING THE EFFECT OF PARASITAL TRANSISTOR FUNCTION ELEMENTS IN INTEGRATED BIPOLAR SEMICONDUCTOR CIRCUITS | |
| DE1960802A1 (en) | Electronic coupling contact for switching through lines in telecommunication systems, especially telephone switching systems | |
| EP0135139A2 (en) | Integrated JK flipflop circuit | |
| DE1915466C3 (en) | Semiconductor component with bistable circuit element and circuit arrangement with such a component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BHV | Refusal |