DE2145937C3

DE2145937C3 - Circuit arrangement for equalizing binary DC characters by automatic neutral position

Info

Publication number: DE2145937C3
Application number: DE19712145937
Authority: DE
Inventors: Hans-Helmut Dipl.-Ing. Fiebig; Adolf Haass
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1971-09-14
Filing date: 1971-09-14
Publication date: 1974-02-21
Also published as: DE2145937A1; IT967362B; DE2145937B2

Description

Gegenstand der Erfindung ist eine Schaltungsanordnung zum Entzerren von binären Gleichstromzeichen, insbesondere Fernschreibzeichen, in einem Empfänger durch automatische Neutralstellung.The invention relates to a circuit arrangement for equalizing binary direct current characters, in particular telex characters, in one Receiver through automatic neutral position.

Beim Empfang von Gleichstromzeichen kommt es durch die unterschiedliche Leitungslänge bei de; Übertragung zu einer fehlerhaften Anpassung der Empfangsschaltung an die Übertragungsleitung, so daß bei der nachfolgenden Abtastung der Gleichstromzeichen einseitige Verzerrungen auftreten.When receiving direct current signals, the different cable lengths for de; Transmission to an incorrect adaptation of the receiving circuit to the transmission line, see above that one-sided distortions occur in the subsequent sampling of the DC symbols.

Auch bei der Übertragung von binären Datenzei chen mit Hilfe der Frequenzmodulation, beispielsweise bei einem Wechselstromtelegrafiesystem, entstehen durch Abwanderung der Trägerfrequenz (Frequenzfehler) große Zusatzverzerrungen. Dabei versteht man unter einem Frequenzfehler allgemein die Abweichung der arithmetischen Mitte der empfangenen Trägerfrequenzen für Trennstrom- und Zeichenstromzustand von der Mittenfrequenz des Diskriminators. Die Frequenzfehler haben ihre Ursache meistens in Temperaturschwankungen, Alterung der verwendeten Bauteile und sonstige Beeinflussungen der frequenzbestimmenden Glieder.Even when transmitting binary data characters with the help of frequency modulation, for example in an alternating current telegraphy system, are caused by the migration of the carrier frequency (Frequency error) large additional distortion. A frequency error is generally understood here the deviation of the arithmetic mean of the received carrier frequencies for the separating current and character stream status from the center frequency of the discriminator. The frequency errors have their cause mostly in temperature fluctuations, aging of the components used and other influences the frequency-determining members.

Tritt ein Frequenzfehler auf, so wird vom Demodulator zusätzlich eine dem binären Gleichstromzeichen überlagerte Gleichspannung abgegeben, deren Größe vom Abstand der empfangenen Frequenz von der Mittenfrequenz des Demodulators abhängt. Die Gleichspannungskomponente, die vom Frequenzfehler abhängig ist, verschiebt die Ansprechschwelle der nachfolgenden Taststufe. Da das demodulierte Signal einen annähernd trapezförmigen Verlauf hat, verursacht jede Abweichung der Gleichspannung von den richtigen Nulldurchgängen eine einseitige Verzerrung der binären Datenschritte.If there is a frequency error, a binary superimposed on the DC signal DC voltage is given from the demodulator addition, the size of which depends on the distance of the received frequency from the center frequency of the demodulator. The DC voltage component, which is dependent on the frequency error, shifts the response threshold of the subsequent sampling stage. Since the demodulated signal has an approximately trapezoidal shape, any deviation of the DC voltage from the correct zero crossings causes a one-sided distortion of the binary data steps.

Bei der Wechselstromtelegrafie sind Schaltungen für die Beseitigung der durch Frequenzfehler hervorgerufenen Gleichspannungsstörkomponente bekannt. Es können jedoch nicht alle Verzerrungen beseitigt werden, insbesondere wenn auch der Frequenzhub sich ändert. So treten abhängig von der gerade benutzten Übertragungsleitung und von der Alterung der verwendeten Bauteile im Empfänger Verzerrungen auf, die ebenfalls nicht beseitigt werden können.In AC telegraphy there are circuits for eliminating frequency errors DC interference component known. However, it cannot eliminate all distortions especially if the frequency deviation also changes. So, depending on the one you are using Transmission line and aging of the components used in the receiver that cannot be eliminated either.

Zur Beseitigung der einseitigen Verzerrungen werden die trapezförmigen Gleichstromsignale mit einer Taststufe, die einen bestimmten Schwellwert aufweist, abgetastet. Die Einstellung des Schwellwertes in der Taststufe erfolgt von Hand aus. Dabei wird die Abtastschwelle so eingestellt, daß die am Ausgang derTo eliminate the one-sided distortion, the trapezoidal direct current signals are sampled with a sampling stage that has a certain threshold value. The setting of the threshold value in the key step is done manually . The sampling threshold is set so that the output of the

Taststufe, beispielsweise einer Schmitt-Triggerstufe, auftretenden Gleichstromzeichen geringste Verzer-,. rung aufweisen. Diesen Vorgang nennt man Neutralstellen.Sensing stage, for example a Schmitt trigger stage, occurring DC characters lowest distortion ,. exhibit. This process is called neutral points.

Es ist eine Schaltungsanordnung zur selbsttätigen Korrektur von Impulsverzerrungen bei Wechselstromzeichenempfängern, bei denen das Wechseistromsignal über einen Übertrager und einen nachfolgenden Demodulator in die Leitungsschleife eingekoppelt wird, bekannt (deutsche Offenlegungsschnft 1 956 734). Die bekannte Schaltung besitzt einen Demodulator mit einem Ladekondensator und eine erste durch eine Spannung vorgespannte Diode sowie einen in der α-Ader angeordneten Längswiderstand - dem ein Kondensator parallel geschaltet ist - der in Verbindung mit einem in der Leitungsschleife liegenden Querwiderstand für eine ebenfalls quer in der Leitungsschleife liegende zweite Diode, die als Klemmdiode wirkt, eine Vorspannung liefet, wobei die Leitungsschleife alb über einen in der 6-Leitung angeordneten Längswiderstand durch einen Diffe renzverstärker, der als Schmitt-Trigger ausgebildet ist, abgeschlossen ist.A circuit arrangement for the automatic correction of pulse distortions in AC signal receivers, in which the AC signal is coupled into the line loop via a transformer and a subsequent demodulator, is known (German Offenlegungsschnft 1 956 734). The known circuit has a demodulator with a charging capacitor and a first voltage-biased diode as well as a series resistor arranged in the α-wire - to which a capacitor is connected in parallel - which is in connection with a cross resistor located in the line loop for a likewise transverse in the Line loop lying second diode, which acts as a clamping diode, delivers a bias voltage, wherein the line loop alb is completed via a series resistor arranged in the 6-line by a differential amplifier, which is designed as a Schmitt trigger.

Bei dieser Schaltung wird bei der ansteigenden Flanke eines demodulierten Impulses der parallel zum Längswiderstand liegende Kondensator niederohmig über die leitenden Dioden aufgeladen. Bei der abfallenden Flanke sind die Dioden gesperrt, so daß der Kondensator nur über den Widerstand entladen wird. Für die Wirksamkeit der Schaltung ist Vorau -,Setzung, daß die Zeitkonstante des RC-GIiedes größer ist als die Zeitdauer der Impulsflanken. Da die Entladung des Kondensators bei der abfallenden Flanke langsam erfolgt, ist es für eine einwandfreie Wirksamkeit der Schaltung daher Voraussetzung, daß die demoduiierten Impulse genügend lange den eingeschwungenen Zustand aufweisen, so daß sich der Kondensator vor der nächsten ansteigenden Impulsflanke vollständig entladen kann.With this circuit, the rising edge of a demodulated pulse is parallel to the The capacitor in series resistance is charged with low resistance via the conductive diodes. On the falling edge, the diodes are blocked, so that the Capacitor is only discharged through the resistor. For the effectiveness of the circuit is prerequisite, setting, that the time constant of the RC element is greater than the duration of the pulse edges. Since the discharge of the capacitor takes place slowly on the falling edge, it is necessary for the proper effectiveness of the Circuit therefore prerequisite that the demodulated pulses last long enough for the settled State so that the capacitor is completely before the next rising pulse edge can discharge.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zum Entzerren von Fernschreibzeichen aufzuzeigen, die eine automatische Neutralstellung ermöglicht und die Nachteile der bekannten Schaltungen vermeidet.The object of the invention is to provide a circuit arrangement for correcting telex characters which enables an automatic neutral position and avoids the disadvantages of the known circuits.

Die Lösung der Aufgabe besteht darin, daß die zu regenerierende Eingangsspannung an der Serienschaltung VMn zwei entgegengesetzt gepolten Zenerdioden und einem Kondensator anliegt, daß parallel zum Kondensator ein Widerstand angeordnet ist, daß die Eingangsspannung am nicht invertierenden Eingang eines Operationsverstärkers und die im Kondensator gespeicherte Spannung am invertierenden Eingang des Operationsverstärkers anliegt, und daß die Zeitkonstante des RC-Gliedes viel größer ist, als die Übergangszeit zwischen den beiden Dauerzuständen der Eingangsspannung.The solution to the problem is that the input voltage to be regenerated is applied to the series circuit VMn, two oppositely polarized Zener diodes and a capacitor that in parallel to the capacitor a resistor is arranged that the input voltage is applied to the non-inverting input of an operational amplifier and the voltage stored in the capacitor is applied to the inverting input of the operational amplifier, and that the The time constant of the RC element is much greater than that Transition time between the two permanent states of the input voltage.

Bei der erfindungsgemäßen Schaltung werden die beiden Flanken der Gleichstromzeichen über die beiden Zenerdiodenanden Kondensator angelegt, wobei jeweils eine sehr rasche niederohmige Entladung des Kondensators erfolgt. Die Schaltung eignet sich daher für die Korrektur von Gleichstromzeichen, die gerade voll einschwingen, d.h. die Zeitdauer der Flanken kann fast die Hälfte eines Femschreibzeichens betragen. Damit eignet sich die Schaltung für die Korrektur von Gleichstromzeichen bei Übertragungssystemen mit hohen Übertragungsgeschwindigkeiten.In the circuit according to the invention, the two edges of the direct current symbols are applied via the two Zener diode and capacitor, with a very rapid low-resistance discharge of the capacitor takes place in each case. The circuit is therefore suitable for the correction of DC symbols that are currently fully settled, i.e. the duration of the edges can be almost half of a telex character. The circuit is thus suitable for the correction of direct current symbols in transmission systems with high transmission speeds.

Die Schaltung bildet die Abtastschwelle aus derThe circuit forms the sampling threshold from the

Eingangsspannung automatisch, so daß die Neutralstellung von Hand entfällt. Da bei jeder Flanke eines Schrittes der Abtastpunkt neu eingestellt wird, werden die Verzerrungen der empfangenen DatenzeichenInput voltage automatically, so that the manual neutral position is not required. There is one on each flank Step the sampling point is readjusted, the distortion of the received data characters

wesentlich reduziert. Die Schaltung benötigt einen geringen Aufwand an Bauelementen. Die Schaltung arbeitet auch bei hohen Übertragungsgeschwindigkeiten einwandfrei, es muß jedoch gefordert werden, daßsignificantly reduced. The circuit requires a small amount of components. The circuit works perfectly even at high transmission speeds, but it must be required that

' die Gleichstromschritte gerade voll einschwingen. Die'The direct current steps just fully settle in. the

ίο Vorder- und Rückflanke eines Datenschrittes muß gleich lang sein, d.h. daß bei Gleichstrom-Tastsystemen in beiden Tastzuständen der gleiche konstante Innenwiderstand vorliegen muß. Bei Telegrafiesystemen ist diese Bedingung durch den Frequenzdiskriim-ίο leading and trailing edge of a data step must be of the same length, i.e. that with direct current touch probes the same constant in both touch states Internal resistance must be present. In the case of telegraphy systems, this condition is nator -erfüllt.nator -satisfied.

Die Erfindung wird an Hand von vorteilhaften Ausführungsbeispielen und Zeitdiagrammen, die in den Figuren dargestellt sind, erläutert. Es zeigt Fig. 1 eine Empfängerschaltung zum EntzerrenThe invention is illustrated by means of advantageous exemplary embodiments and timing diagrams shown in FIG the figures are illustrated, explained. It shows 1 shows a receiver circuit for equalization

ao von Doppelstromzeichen,ao of double stream characters,

Fig. 2 ein Zeitdiagramm zu Fig. 1, Fig. 3 eine Empfängerschaltung zum Entzerren von Doppelstromzeichen bei besonders kleiner Eingangsspannung,FIG. 2 shows a time diagram for FIG. 1, 3 shows a receiver circuit for equalizing double current characters with a particularly low input voltage,

as Fig. 4 ein Zeitdiagramm zu Fig. 3,As FIG. 4 is a timing diagram for FIG. 3,

Fig. 5 eine Empfängerschaltung zum Entzerren von Einfachstromzeichen,5 shows a receiver circuit for equalizing single-stream characters,

Fig. 6 einen Gleichstromempfänger mit der erfindungsgemäßen Schaltung zum Entzerren von Dop-6 shows a direct current receiver with the circuit according to the invention for equalizing doping pelstromzeichen.pelstromzeichen.

In Fig. 1 liegt das Gleichspannungssignal am Eingang E des Verstärkers Kl an und wird linear verstärkt. Von der verstärkten Eingangsspannung U_E wird die Abtastschwelle abgeleitet. Der Grundge-In Fig. 1, the DC voltage signal is applied to the input E of the amplifier Kl and is linearly amplified. The sampling threshold is derived from the amplified input voltage U _E. The basic

danke der beschriebenen Schaltung liegt darin, aus der Eingangsspannung eine Bezugsspannung abzuleiten, indem von der Empfangsspannung ein konstanter Spannungswert abgezogen wird. Die Bezugsspannung wird kurzzeitig gespeichert. Die Differenz zwischenThanks to the circuit described, a reference voltage can be derived from the input voltage by adding a constant one from the received voltage Voltage value is deducted. The reference voltage is saved for a short time. The difference between

der Eingangsspannung und der Bezugsspannung wird verstärkt, so daß am Ausgang das entzerrte Gleichstromsigna] entsteht.the input voltage and the reference voltage is amplified so that the equalized direct current signal is produced at the output.

Fig. 2 zeigt die prinzipielle Wirkungsweise der neuen Schaltung an Hand eines Zeitdiagramms. DieFig. 2 shows the principle of operation of the new circuit using a timing diagram. the

verstärkte Eingangsspannung ist mit U_E bezeichnet. Von der Eingangsspannung U_E wird die Spannung Uo abgezogen. Bis zum Zeitpunkt f, in Fig. 2 herrscht Dauerzustand. Die um den konstanten Spannungswert Uo verringerte Eingangsspannung U_E ergibt dieamplified input voltage is denoted by U _E. The voltage Uo is subtracted from the input voltage U _E. The steady state prevails up to the point in time f in FIG. The input voltage U _E reduced by the constant voltage value Uo results in the

So Bezugsspannung U_H. Zum Zeitpunkt f_t beginnt die Eingangsspannung U_E sich zu ändern. Die Bezugsspannung U_R bleibt konstant, da d«r Wert der Bezugsspannung gespeichert wird. Zum Zeitpunkt I₁ entspricht der Wert der Eingangsspannung U_E dem WertSo reference voltage U _H. At the point in time f _t , the input voltage U _E begins to change. The reference voltage U _R remains constant since the value of the reference voltage is stored. At time I ₁ , the value of the input voltage U _E corresponds to the value

der gespeicherten Bezugsspannung U_R. Zm diesem Zeitpunkt wird die Vorderflanke der Schrittes abgetastet. Der Abtastpunkt ist mit Fl bezeichnet. Im Ausgangssignal V_A entsteht zu diesem Zeitpunkt die negative Flanke eines Schrittes. Zum Zeitpunkt t_} the stored reference voltage U _R. At this point in time, the leading edge of the step is scanned. The sampling point is denoted by Fl. At this point in time, the negative edge of a step occurs in the output signal V _A. At time t _} entspricht die Differenz zwischen der Eingangsspannung und der Bezugsspannung dem Spannungswert Uo. Zu diesem Zeitpunkt ist die Speicherung des vor dem Abtastzeitpunkt J₂ liegenden Wertes der Bezugsspannung beendet. Es wird nun der Wert der Eines gangsspannung um den konstanten Spannungswert Uo verringert und eingespeichert. Damit folgt die Bezugsspannung U_R phasenverschoben der Eingangsspannung U_E. the difference between the input voltage and the reference voltage corresponds to the voltage value Uo. At this point in time, the storage of the value of the reference voltage lying _{before the sampling point in time J 2 is ended.} The value of the one output voltage is now reduced by the constant voltage value Uo and stored. The reference voltage U _R thus follows the input voltage U _{E with a} phase shift.

Zum Zeitpunkt I₄ setzt die positive Flanke des Eingangssignales ein. Die Bezugsspannung bleibt gespeichert und bei Gleichheit der absoluten Spannungswerte von U_E und U_n im Zeitpunkt I₅ wird die Rückflanke abgetastet. Im Ausgangssignal U_A wird im Abtastpunkt Pl die positive Flanke des Datenschrittes erzeugt. Der Nullpunkt der Eingangsspannung .kann beliebig zwischen den beiden Abtastpunkten Pl und Pl schwanken.The positive edge of the input signal sets in at time I _4. The reference voltage remains stored and if the absolute voltage values of U _E and U _{n are} equal at time I ₅ , the trailing edge is scanned. In the output signal U _A , the positive edge of the data step is generated at sampling point P1. The zero point of the input voltage .can vary between the two sampling points Pl and Pl .

In der Schaltungsanordnung in Fig. 1 wird der konstante Spannungswert mit den beiden Zenerdioden Zl und Z2 gebildet, denen die Eingangsspannung zugeführt wird. Eine Zenerdiode leitet bei positiven Signalen, während die andere Zenerdiode bei negativen Signalen leitet, so daß jeweils eine Zenerdiode mit ihrer Zenerspannung den konstanten Spannungswert Uo bildet, der von der Eingangsspannung abgezogen wird. Die Differenz zwischen der Eingangsspannung U_E und dem konstanten Spannungswert Uo entsteht am Kondensator Cl, der zur Speicherung verwendet wird. Damit der gespeicherte Spannungswert konstant bleibt, wird gefordert, daß die Entladezeitdauer des Kondensators T = Rl Cl viel größer ist, als die Übergangszeit fti der Flanke eines Datenschrittes im Eingangssignal. Im Verstärker Vl wird die Differenz zwischen dem Eingangssignal U_E und der Bezugsspannung U_n verstärkt. Als Verstärker eignet sich besonders vorteilhaft ein Operationsverstärker, der einen Differenzeingang aufweist. Am invertierenden Eingang liegt dann die Bezugsspannung und am nicht invertierenden Eingang die Eingangsspannung an, so daß nur die Differenz zwischen den beiden anliegenden Spannungen verstärkt wird. Der Operationsverstärker Vl weist einen sehr großen Verstärkungsfaktor auf, so daß bereits bei sehr kleinen Spannungswerten eine Begrenzung der Ausgangsspannung erfolgt. Damit ist gewährleistet, daß bei den Abtastzeitpunkten Pl und Pl steile Flanken im Ausgangssignal U_A am Ausgang A des Verstärkers Vl entstehen.In the circuit arrangement in FIG. 1, the constant voltage value is formed with the two Zener diodes Z1 and Z2, to which the input voltage is fed. One Zener diode conducts with positive signals, while the other Zener diode conducts with negative signals, so that in each case one Zener diode with its Zener voltage forms the constant voltage value Uo , which is subtracted from the input voltage. The difference between the input voltage U _E and the constant voltage value Uo arises on the capacitor Cl, which is used for storage. So that the stored voltage value remains constant, it is required that the discharge time of the capacitor T = Rl Cl is much longer than the transition time fti of the edge of a data step in the input signal. The difference between the input signal U _E and the reference voltage U _{n is} amplified in the amplifier Vl. An operational amplifier which has a differential input is particularly advantageously suitable as an amplifier. The reference voltage is then applied to the inverting input and the input voltage to the non-inverting input, so that only the difference between the two voltages applied is amplified. The operational amplifier V1 has a very large gain factor, so that the output voltage is limited even at very low voltage values. This ensures that at the sampling times Pl and Pl, steep edges arise in the output signal U _A at the output A of the amplifier Vl.

Zum Zeitpunkt /, nimmt die Eingangsspannung U_E ab. Eine der beiden Zenerdioden ist leitend und die andere arbeitet im gesperrten Zustand, da die Zenerspannung von der Eingangsspannung unterschritten wird. Zum Zeitpunkt I₂ wird die im gesperrten Zustand befindliche Zenerdiode leitend und die andere Zenerdiode arbeitet auf Grund des Unterschreitens des Nullpunktes im gesperrten Bereich. Die Eingangsspannung muß nun so stark negativ werden, bis die Zenerspannung erreicht ist, denn dann leiten beide Zenerdioden. Dies ist im Zeitpunkt f₃ der Fall. Vom Zeitpunkt I₁ bis zum Zeitpunkt I₃ befindet sich jeweils eine Zenerdiode im sperrenden Bereich, so daß der vor dem Zeitpunkt I₁ vorliegende Wert der Bezugsspannung U_K gespeichert wird. Erst ab dem Zeitpunkt I₃, wenn beide Zenerdioden leitend sind, da die Zenerspannung überschritten wurde, ändert sich die Bezugsspannung unmittelbar mit der Änderung der Eingangsspannung.At the time /, the input voltage U _E decreases. One of the two Zener diodes is conductive and the other works in the blocked state, since the input voltage falls below the Zener voltage. At time I ₂ , the Zener diode in the blocked state becomes conductive and the other Zener diode works in the blocked area because it falls below the zero point. The input voltage must now become negative enough until the Zener voltage is reached, because then both Zener diodes conduct. This is the case at time f _3. From time I ₁ to time I ₃ there is a Zener diode in the blocking range, so that the value of the reference voltage U _K that was _{present before time I 1 is stored.} Only from time I ₃ , when both Zener diodes are conductive, since the Zener voltage has been exceeded, does the reference voltage change immediately with the change in the input voltage.

Der konstante Spannungswert Uo kann grundsätzlich beliebig gewählt werden. Es ist jedoch bei der Schaltung nach Fig. 1 erforderlich, daß die Eingangsspannung U₆ immer größer ist als der konstante Spannungswert Uo. Bei einer Eingangsspannung die kleiner ist als Uo arbeitet der Verstärker Vl als normaler Verstärker. Störimpulse, die kleiner sind als Uo bringen den Verstärker Vl nicht zur Erzeugung eines Schrittumschlages am Ausgang, so daß eine Störsicherheit wie bei einer Triggerstufe mit von Hand einstellbarem Schwellwert erzielt wird.The constant voltage value Uo can in principle be selected as desired. In the circuit according to FIG. 1, however, it is necessary that the input voltage U _{6 is} always greater than the constant voltage value Uo. With an input voltage that is less than Uo , the amplifier Vl operates as a normal amplifier. Glitches that are smaller than Uo cause the amplifier Vl not to produce a step at the output of the envelope, so that noise immunity is achieved as with a trigger stage with manually adjustable threshold.

Fig. 3 zeigt eine Schaltungsanordnung zum Entzerren von Doppelstromzeichen, bei der die Ein-Fig. 3 shows a circuit arrangement for equalizing double-stream characters, in which the input

S gangsspannung unter den Wert der konstanten Spannung Uo absinken kann. Gegenüber Fig. 1 unterscheidet sich die Fig. 3 grundsätzlich darin, daß der Kondensator Cl nicht gegen Erde sondern über den Widerstand Rl gegen die Ausgangsspannung des S output voltage can drop below the value of the constant voltage Uo. Compared to Fig. 1, Fig. 3 differs fundamentally in that the capacitor Cl is not against earth but through the resistor Rl against the output voltage of the

to Verstärkers Vl angeschaltet ist.to amplifier Vl is switched on.

Wenn der konstante Spannungswert Uo größer ist als die Eingangsspannung U_E, dann ergibt sich bei der Differenzbildung zwischen den beiden Spannungen nach dem Abtastzeitpunkt für den eingeschwungenenIf the constant voltage value Uo is greater than the input voltage U _E , then the difference between the two voltages after the sampling time for the steady-state results

ts Zustand des Datensignales eine Bezugsspannung U_n mit zur Eingangsspannung entgegengesetzten Polarität. Der Kondensator Cl muß nach der Speicherung gegen einen positiven oder negativen Bezugspunkt entladen werden. Dies wird mit dem Operationsver-ts state of the data signal a reference voltage U _n with opposite polarity to the input voltage. The capacitor C1 must be discharged to a positive or negative reference point after storage. This is done with the operation

ao stärker Vl erreicht, dem am invertierenden Eingang (-) die Eingangsspannung U_E und am nichtinvertierenden Eingang die im Kondensator Cl gespeicherte Bezugsspannung U_n zugeführt wird. Überwiegt die Eingangsspannung U_E, so erscheint am Ausgang desao stronger Vl reached, the input voltage U _{E is} fed to the inverting input (-) and the reference voltage U _n stored in the capacitor Cl is fed to the non-inverting input. If the input voltage U _E predominates, then appears at the output of the

J5 Verstärkers Vl eine negative Gleichspannung, während beim Überwiegen der Bezugsspannung U_n eine positive Gleichspannung entsteht. Damit ist die Ausgangsspannung des Verstärkers Vl in der Polarität entgegengesetzt zur Eingangsspannung U_E und derJ5 amplifier Vl has a negative DC voltage, while a positive DC voltage arises when the reference voltage U _{n predominates.} The output voltage of the amplifier Vl is thus opposite in polarity to the input voltage U _E and the

Kondensator Cl wird über den Widerstand Rl gegen die vorzeichenrichtige Spannung entladen.Capacitor Cl is discharged through resistor Rl against the voltage of the correct sign.

Sofern die Übergangszeit rü zwischen den Flanken genügend kurz ist, wird der Kondensator Cl die zur vorherigen Eingangsspannung U_E gehörende BezugsIf the transition time rü between the edges is sufficiently short, the capacitor Cl becomes the reference belonging to the previous input voltage U _E

spannung U_n so lange speichern, bis die Eingangs, spannung auf den Wert von U_R abgesunken ist un.. der Verstärker Vl anspricht. Mit Hilfe der Mitkopp lung über den Kondensator Cl wird der Kondensate Cl so weit umgeladen, daß dann aus der anderenStore voltage U _n until the input voltage has dropped to the value of U _R and the amplifier Vl responds. With the help of Mitkopp ment through the capacitor Cl , the condensate Cl is reloaded so far that then from the other Dauerlage der Eingangsspannung die Bezugsspan nung gebildet und gespeichert wird. Die Abtastzeit punkte sind in Fig. 4 mit Pl und Pl bezeichnet. Nimmt jedoch die Eingangsspannung U_E langsamer ab als es der Zeitkonstante von Cl entspricht, so isiPermanent position of the input voltage, the reference voltage is generated and stored. The sampling times are denoted in Fig. 4 with Pl and Pl. However, if the input voltage U _E decreases more slowly than it corresponds to the time constant of Cl, then isi

die Speicherung im Kondensator Cl zu kurz, und dei Verstärker Vl spricht nicht an. Dieser Fall tritt bei spielsweise bei Gleichstromtastsystemen bei Lei tungsbruch auf. Es wird dann die falsche Dauerlagt angezeigt, da kein Abtastpunkt gebildet wurde. Damnthe storage in the capacitor Cl is too short, and the amplifier Vl does not respond. This case occurs, for example, in DC probe systems when there is a break in the line. The wrong permanent position is then displayed because no sampling point was formed. Damn

die Dauerlage nicht falsch ausgegeben wird, sprich; mit einer Zeitverzögerung der Verstärker V3 an, füi den ebenfalls vorteilhaft ein Operationsverstärkei verwendet wird. Der Operationsverstärker V3, dei eine große Verstärkung aufweist und als Begrenzer·the permanent position is not output incorrectly, i.e.; with a time delay of the amplifier V3 , for which an operational amplifier is also advantageously used. The operational amplifier V3, which has a large gain and is used as a limiter

verstärker arbeitet, stellt die Polarität der Eingangs spannung fest und erzwingt bei falscher Dauerlage ei nen Abtastzeitpunkt, indem die Ausgatigsspannun^ des Verstärkers V3 als Bezugsspannung in den Kon densator Cl eingespeichert wird. Die Kontrolle de;amplifier works, determines the polarity of the input voltage and, if the permanent position is incorrect, forces a sampling time by storing the output voltage of the amplifier V3 as a reference voltage in the capacitor C1. The control de;

Dauerzustandes der Eingangsspannung erfolgt zeit Hch verzögert, so daß die normalen Schritte des Da tensignales nicht gestört werden. Die Zeitkonstante die sich aus dem Kondensator Cl und dem Wider stand Rl ergibt, ist viel größer als die ÜbergangszeitThe steady state of the input voltage takes place with a time delay so that the normal steps of the data signal are not disturbed. The time constant resulting from the capacitor Cl and the opposing position Rl is much greater than the transition time

dauer tu der Schrittflanken. Verglichen mit Fig. 1 kann bei der Schaltungsanordnung nach Fig 3 die konstante Spannung Uo den doppelten Wert anneh men. Uo muß also kleiner sein, als die Summe deiduration of the step edges do. Compared with FIG. 1, in the circuit arrangement according to FIG. 3, the constant voltage Uo can assume twice the value. So Uo must be less than the sum dei

absoluten Werte der positiven und negativen Eingangsspannung. Die Konirolle der Dauerlage spricht nur an, wenn am Ausgang des Verstärkers Vl eine falsche Dauerlage abgegeben wird.absolute values of the positive and negative input voltage. The Konirolle of permanent positions only responds if an incorrect time position is output at the output of the amplifier Vl.

Fig. 5 zeigt eine Empfängerschaltung ium Entzerren von Datenzeichen, die in Form von Einfachstromzeichen vorliegen. Die Einfachstromzeichen, die die beiden Zustände »Strom« oder »kein Strom« besitzen, liegen an) Eingang E des Verstärkers Vl, an dessen Ausgang die Eingangsspannung U_E entsteht, die zwischen den Werten Null und der maximalen Eingangsspannung schwankt. Die Eingangsspannung liegt nun am invertierenden Eingang des Operationsverstärkers Vl, der eine große Verstärkung aufweist. Die l'ingangsspannung wird gleichzeitig an zwei hinicreinandergeschaltete Emitterfolger TI, /2 geführt. Fiir die Bildung des konstanten Spannungswertes Uo wird die Tatsache ausgenutzt, daß die Differenz zwischen dt r Eingangs- und der Ausgangsspannung eines l-'iniMerlolgers eine Diodendureh'.aßspi.innung der BaMs-F.mitter-Diode des Transistors beträgt. Im leitenden Zustand der beiden Transistoren Π und Tl entsteht die Bezugsspannung U_R aus der Eingangsspunnung U₁., von der zwei Diodendurchlaßspannungen abgezogen werden. Die Speicherung der Bezugsspannung erfolgt bereits nach dem ersten Emitterfolger TX im Kondensator C3. Die Ladezeitkonstante, die sich aus dem Kondensator Ci und dem Widerstand Ri ergibt, muß viel kleiner sein als die Obergangszeit tu zwischen zwei Dauerzuständen.5 shows a receiver circuit for equalizing data characters which are in the form of single-stream characters. The single current symbols, which have the two states “current” or “no current”, are present at) input E of the amplifier V1, at whose output the input voltage U _E is produced, which fluctuates between the values zero and the maximum input voltage. The input voltage is now at the inverting input of the operational amplifier Vl, which has a large gain. The input voltage is fed simultaneously to two emitter followers TI, / 2 connected together. For the formation of the constant voltage value Uo , the fact is used that the difference between the input and the output voltage of a mini-merger is a diode duration of the BaMs-F.mitter-diode of the transistor. In the conductive state of the two transistors Π and Tl , the reference voltage U _R arises from the input voltage U ₁ . , from which two diode forward voltages are subtracted. The storage of the reference voltage takes place after the first emitter follower TX in the capacitor C3. The charging time constant, which results from the capacitor Ci and the resistor Ri , must be much smaller than the transition time tu between two permanent states.

Bei der positiven Dauerlage der Empfangsspannung U₁ sind die beiden Transistoren TX und Tl leitend. Der Kondensator C3 ist auf den Wert U_f - U_tit aufgeladen, wobei U_Bt die Durchlaßspannung der Basis-Emitter-Diode des Transistors Tl ist. Durch die Durchlaßspannung der Basis-Emitter-Diode des zweiten Transistors Tl wird die Eingangsspannung weiter verringert. Die Bezugsspannung U_R, die am nichtinvertierenden Eingang des als Differenzverstärker arbeitenden Operationsverstärkers Vl anliegt, weist den Wert 17„ = U_f-2U_BE auf, d.h. Uo = 2 U_BF. Die Bezugsspannung kann abhängig von der Eingangsspannung jeden beliebigen Wert einnehmen, da die Diode DA gesperrt ist. Am Ausgang A des Verstärkers Vl entsteht eine negative Spannung, so daß der Transistor T3 gesperrt ist.When the received voltage U ₁ is in the positive permanent position, the two transistors TX and Tl are conductive. The capacitor C3 is charged to the value U _f - U _tit , U _{Bt being} the forward voltage of the base-emitter diode of the transistor Tl. The input voltage is further reduced by the forward voltage of the base-emitter diode of the second transistor Tl. The reference voltage U _R , which is applied to the non- inverting input of the operational amplifier Vl operating as a differential amplifier, has the value 17 ″ = U _f -2U _BE , ie Uo = 2 U _BF . The reference voltage can take any value depending on the input voltage, since the diode DA is blocked. A negative voltage arises at the output A of the amplifier V1 , so that the transistor T3 is blocked.

Bei einer negativen Flanke, d. h. die Eingangsspannung verläuft gegen Null, wird der Transistor Tl gesperrt. Durch die gespeicherte Bezugsspannung im Kondensator C3 bleibt der Transistor Tl noch im leitenden Zustand. Sobald die Eingangsspannung U_E den Wert von U_R erreicht, kippt der Verstärker Vl um und am Ausgang A entsteht eine positive Spannung, die den Transistor T3 leitend steuert. Die zum Kondensator C3 parallelliegende Schaltstrecke des Transistors 73 entlädt den Kondensator C3 sehr rasch. Der Zeitpunkt, zu dem U_E = U_R ist, entspricht dem Abtastzeitpunkt Pl der negativen Flanke in den Zeitdiagrammen in Fig. 2 und Fig. 4. Nach der Entladung des Kondensators C3 wird der Transistor Tl gesperrt. Es wird nun die Vergleichsspannung U_R mit Hilfe der Dioden Dl bis DA und den Widerständen R5 und R6, die an der Betriebsspannung liegen, gebildet. Wenn die beiden Transistoren 7Ί und Tl gesperrt sind, dann ist U_R = Uo. Die Dioden Dl und DA sind leitend. Die Diode DA ist umgekehrt gepoli, so daß von den Diodendurchlaßspannungen der Dioden Dl bis D3 die Durchlaßspannung der Diode DA subtrahiert wird. Die Bezugsspannung besitzt den Wert, der der Summe zweier Diodendiychlaßspannungen entspricht.In the event of a negative edge, ie the input voltage approaches zero, the transistor T1 is blocked. Due to the stored reference voltage in the capacitor C3, the transistor Tl still remains in the conductive state. As soon as the input voltage U _{E reaches} the value of U _R , the amplifier Vl flips over and a positive voltage arises at the output A , which makes the transistor T3 conductive. The switching path of the transistor 73, which is parallel to the capacitor C3, discharges the capacitor C3 very quickly. The time at which U _E = U _R corresponds to the sampling time Pl of the negative edge in the timing diagrams in FIG. 2 and FIG. 4. After the discharge of the capacitor C3, the transistor Tl is blocked. The comparison voltage U _R is now formed with the aid of the diodes D1 to DA and the resistors R5 and R6, which are connected to the operating voltage. If the two transistors 7Ί and Tl are blocked, then U _R = Uo. The diodes Dl and DA are conductive. The diode DA has reverse polarity, so that the forward voltage of the diode DA is subtracted from the diode forward voltages of the diodes D1 to D3. The reference voltage has the value which corresponds to the sum of two diode diode voltages.

Beim Auftreten einer positiven Flanke der Eingangsspannung U_E ist der Transistor Tl zuerst noch leitend, da am Ausgang A des Verstärkers Vl eine positive Spannung vorhanden ist. Sobald die Eingangsspannung den Wert Uo überschreitet, kippt der Verstärker Vl in die andere Richtung und am Ausgang entsteht eine negative Spannung. Der Zeitpunkt, zu dem die Eingangsspannung U₁ der Bezugsspannung U_n (= Uo) entspricht, ist der Abtastzeitpunkt für die positive Flanke, der in Fig. 2 und Fig. 4 mit Pl bezeichnet ist. Die negative Spannung am Ausgan·. des Verstärkers Vl sperrt den Transistor T3. Ersl wenn die Eingangsspannung über den Wert U_t - Uo> Uo ansteigt, werden die Transistoren 7Ί und 7^2 wieder leitend. Es herrscht dann wieder der Ausgaagszustand, nämlich positive Dauerlage. jo Wenn die Eingangsspannungen U_E < Uo sind, dann arbeitet die Schaltung wie eine herkömmliche Abiastschaltung mit fest eingestelltem Schwellwert Uo Die Entzerrerschaltung spricht auf Störungen, die kleiner sind als Uo, nicht an.When a positive edge occurs in the input voltage U _E , the transistor Tl is initially still conductive, since a positive voltage is present at the output A of the amplifier Vl. As soon as the input voltage exceeds the value Uo, the amplifier Vl flips in the other direction and a negative voltage arises at the output. The time at which the input voltage U ₁ corresponds to the reference voltage U _n (= Uo), is 4 is denoted by Pl of the sampling time for the rising edge, in FIG. 2 and FIG.. The negative voltage at the output ·. of the amplifier Vl blocks the transistor T3. Ersl when the input voltage rises above the value U _t - Uo> Uo , the transistors 7Ί and 7 ^ 2 become conductive again. The initial state then prevails again, namely positive permanent position. jo If the input voltages are U _E <Uo , the circuit works like a conventional sampling circuit with a fixed threshold value Uo. The equalization circuit does not respond to disturbances that are smaller than Uo.

Fig. 6 zeigt einen Gleichstromempfänger mn der beschriebenen Entzerrerschaltung für Doppeisn ^mzeichen nach Fig. 3. Am Eingang E liegen die abgeflachten Doppelstromzeichen über die Widerst.inde R14 und R15 am Eingang des Operationsverstärkers Vl. Mit den Widerständen R14 und Λ15 wird .ler Verstärkungsfaktor des Verstärkers eingestellt Mit den RC-Gliedern C6 Ä12, Cl - Λ16, CS - R17, C9 - RIi wird zum Teil eine Gegenkopplung und eine Kompensation des Frequenzganges des Ver'.irkers erreicht, zum Teil eine Schwingneigung des < *]><■-rationsverstärkers Vl unterbunden. Die konst.mte Spannung Uo wird bei der einen Polarität der f ingangsspannung mit den Dioden Dl und Dl und bei der anderen Polarität der Eingangsspannung mit «--on Dioden Di und DA gebildet. Die Bezugsspanmm.id wird im Kondensator Cl gespeichert, der sich uKr die Widerstände Al und Rl gegen den Ausgang I des zweiten Operationsverstärkers Vl entlädt.Fig. 6 shows a direct current receiver mn of the equalizer described for Doppeisn ^ mzeichen of FIG. 3. At the input E, the flattened double current mark above the Widerst.inde R14 and R15 at the input of the operational amplifier Vl. The gain factor of the amplifier is set with the resistors R14 and Λ15. With the RC elements C6 12, Cl - Λ16, CS - R 17, C9 - RIi a negative feedback and a compensation of the frequency response of the amplifier is achieved, partly a tendency of the <*]><■ -ration amplifier Vl to oscillate. The constant voltage Uo is formed with one polarity of the input voltage with diodes Dl and Dl and with the other polarity of the input voltage with diodes Di and DA . The reference span mm.id is stored in the capacitor Cl, which discharges uKr the resistors Al and Rl to the output I of the second operational amplifier Vl .

Die Eingangsspannung liegt über dem Widerst u ü<) A4 am invertierenden Eingang, die Bezugsspannuv.,;The input voltage is above the resistance u ü <) A4 at the inverting input, the reference voltage uv.,;

über den Widerstand RS am nichtinvertierenden Em gang des Operationsverstärkers Vl. Die Widerstand» A4 und RS sind Schutzwiderstände und sorgen dafür.Via the resistor RS at the non-inverting Em output of the operational amplifier Vl. The resistors »A4 and RS are protective resistors and take care of that.

daß die Eingangsspannung nicht zu niederohmig amthat the input voltage is not too low on

Eingang des Verstärkers anliegt. Die KondensatorenInput of the amplifier is present. The capacitors

CA und CS sollen eine Schwingneigung des Opera CA and CS are supposed to cause the Opera to oscillate

tionsverstärkers verhindern. Der Widerstand A3 dien!prevent function amplifier. Serve the resistor A3!

zur Strombegrenzung und die Kondensatoren Ci unc Cl ergeben ein günstiges dynamisches Verhalten dei Schaltung zum Abtastzeitpunkt. Sie ermöglichen eir verzögertes Ansprechen des Differenzverstärkers mii den Transistoren 7Ί und Tl für die Kontrolle dei Dauerlagen. Der Differenzverstärker vergleicht die Eingangsspannung mit dem Bezugspunkt Null. Ditfor current limitation and the capacitors Ci unc Cl result in a favorable dynamic behavior of the circuit at the time of sampling. They allow eir delayed response of the differential amplifier transistors mii 7Ί and Tl for the control dei duration layers. The differential amplifier compares the input voltage with the reference point zero. Dit

positive oder negative Ausgangsspannung wird übeipositive or negative output voltage is used

die Entkopplungsstufe mit dem Transistor 73 und di< Widerstände Round Rl dem Eingang für die Bezugs spannung am Verstärker Vl zugeführt. Damit wir< die der Eingangsspannung entsprechende Dauerlag«the decoupling stage with the transistor 73 and di <resistors Round Rl supplied to the input for the reference voltage on the amplifier Vl . So that we <the duration corresponding to the input voltage «

erzwungen. Die Diode DS ermöglicht es, daß von Ciforced. The diode DS makes it possible that Ci

aus gesehen, der Transistor 73 unabhängig von sei nem Leitfähigkeitszustand immer den gleichen Innen widerstand aufweist.from the point of view, the transistor 73 always has the same interior regardless of its conductivity state has resistance.

409 608/388409 608/388

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for equalizing binary direct current characters, in particular telex characters, in a receiver by automatic neutral position, characterized in that the input voltage ( U _E ) to be regenerated is connected to the series circuit of two oppositely polarized zener diodes (Zl, Z?) And a capacitor (Cl ) that a resistor (Rl) is arranged parallel to the capacitor, that the input voltage is applied to the non-inverting input (+) of an operational amplifier ( Vl) and the voltage stored in the capacitor is applied to the inverting input (-) of the operational amplifier, and that the time constant of the RC element (Cl, Al) is much greater than the transition time (tu) between the two continuous states of the input voltage.

2. Circuit arrangement according to claim 1, characterized in that the input voltage ( U _f ) is applied to the series circuit of two oppositely polarized Zener diodes (Zl, Zl) and a capacitor (Cl) that the connection point 7 between the capacitor and the Zener diodes on the not inverting input (+) of a first operational amplifier ( Vl) is applied, that between the connection point and the output of the first operational amplifier ( Vl) a resistor (Rl) is arranged that the input voltage to the inverting inputs of the first ( Vl) and a second operational amplifier ( V3), whose non-inverting input is connected to the reference point (0 V) , and that a resistor ( Rl) is arranged between the output of the second operational amplifier ( V3) and the non-inverting input (+) of the first operational amplifier ( Vl) is.

3. Circuit arrangement according to claim 2, characterized in that a capacitor ( Cl) is arranged parallel to the resistor (Rl) between the non-inverting input (+) and the output of the first operational amplifier ( Vl).

4. Circuit arrangement according to claim 1, characterized in that the input voltage at the inverting input of a first operational amplifier ( Vl) and at the input of a first emitter follower (71), which is followed by a second emitter follower (72), is present that between the two emitter followers Capacitor (C3) is connected to the reference potential (OV) , which can be charged via a series-connected resistor (R3) , that the switching path of a transistor parallel to the capacitor

(73) whose control electrode is connected to the output of the first operational amplifier ( Vl) , that the output of the second emitter follower ( Tl) is connected to the non-inverting input (+) of the first operational amplifier (Vl) , that at the output of the second Emitter follower a series circuit in the same direction polarized diodes (Dl, Dl, D3) is arranged that at the connection point of the diodes with the output of the emitter follower via a resistor (R6) a supply voltage of one polarity (+) is applied, and that at the other end of the Series connection of the diodes on the one hand via a resistor (RS) a supply voltage of the opposite polarity (-) and on the other hand a diode (D4) with reversed polarity is switched on against the reference point

5 circuit arrangement according to claim 1, characterized in that in place of the Z * nerdioden (Zl, ZZ) anti-parallel connected diodes (Dl, Dl, D3, D4 in Fig. 6) are switched on.

6 Circuit arrangement according to Claim 1, characterized in that a linear amplifier ( Vl) is arranged in front of the Zener diodes (Zl, Zl).