DE2135748A1

DE2135748A1 - Verfahren und Vorrichtung zur Speiche rung und Übertragung von Informationen

Info

Publication number: DE2135748A1
Application number: DE19712135748
Authority: DE
Inventors: William Ernest Scotia Tiemann Jerome Johnson Schenectady N Y Engeler (V St A )
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1970-07-20
Filing date: 1971-07-16
Publication date: 1972-01-27
Also published as: JPS55912B1; FR2099474B1; GB1362692A; NL7106968A; FR2099474A1

Description

Anmelder: General Electric Company, Madison Avenue 159, New York, N.Y. , USA

Verfahren und Vorrichtung zur Speicherung und Übertragung von

Informat ionen

Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur Speicherung und Übertragung von Informationen zwischen Speicherelementen.

Die Bedeutung von Informations-Speicherungs- und Bearbeitungen einrichtungen hat zur Entwicklung zahlreicher Einrichtungen und Verfahren zur Speicherung, Darstellung und Ausführung logischer Punktionen geführt. Die fortwährenden Forderungen nach schnelleren und zuverlässigeren Speichereinrichtungen mit einer größeren Speicherdichte haben Forscher bzw. Ent«

-2-

0988 5/1699

wicklungsIngenieure dazu angeregt, einen Leiter-Isolator-Halbleiter (CIS) - Aufbau als Grundspeicherelement zu entwickeine Grundsätzlich wird hierbei für den CIS-Aufbau ein Halbleitermaterial mit einer Zeitkonstanten für die Erzeugung von Minoritätsträgern verwendet, die im Vergleich zu dem Informations-Speicherintervall groß ist. Über dem Halbleitermaterial liegt eine Isolierschicht und über dieser ein Halbleiterelement bzw. Halbleiterelemente. Wenn der CIS-Aufbau auf eine vorbestimmte Spannung geladen wird, wird in dem Halbleitermaterial unter dem Leiterelement ein Sperrbereich bzw. eine Sperrschicht ausgebildet. Minoritätsträger v/erden in dem Halbleiter in einem von der eintreffenden Information gesteuerten Frequenz- bzw, Ansprechbereich entweder mittels elektromagnetischer Strahlung, durch eine Injektion oder durch andere Einrichtungen erzeugt. Die Minoritätsträger werden an der Oberfläche des Halbleitermaterials unter dem Leiterelement gespeichert„ Die vorbestimmte Spannung zur Erzeugung der Sperrschicht ändert sich, sobald die gespeicherten Minoritätsträger an der Isolator-Halbleiter-Grenzfläche vorhanden sind, in einen neuen Wert. Die Spannungsänderung ist ein Maß für die von dem kapazitiven Element gespeicherten Mi« noritätsträger und stellt das gespeicherte Informationsmaterial dar. Andererseits kann (wie unter anderem in den USA-Anmeidungen US-Serial Nr. 792 569 bzw. US-Serial Nr. 792 488 offenbart) die Information zur eleKtrischen bzw. optischen Auslesung verwendet werden. Es können aber auch andere Einrichtungen dazu verwendet werden, um das Vorhandensein dieser Ladung festzustellen.

Durch sehr nahe Anordnung einer Vielzahl kapazitiver Elemente ist es möglich, die Ladung von einem Element auf ein anderes Element zu übertragen, wodurch zusätzlich zur Speicherfunktion eine Informationsverarbeitung und logische Punktionen geschaffen sind, wie sie bei Schieberegistern, Verzögerungs-

109885/1699

leitungen, Abbildungs- und Anzeigesysteinen sowie bei zahlreichen anderen Informations-Bearbeitungsfunktionen anzutreffen sind.

Aufgabe der Erfindung ist es daher, ein Verfahren und eine Vorrichtung zur Speicherung und Übertragung von Informationen großer Dichte mit großer Geschwindigkeit zu schaffen. Die Erfindung soll weiterhin ein Verfahren zur Herstellung von Anordnungen großer Dichte aus Leiter-Isolator-Halbleiter-Speicherzellen sowie ein Verfahren und eine Vorrichtung zur Verbindung bzw. Zusammenschaltung einer Vielzahl kapazitiver Speicherelemente schaffen.

Gemäß einer Ausführungsform der Erfindung wird zur Informations-Speicherung ein Leiter-Isolator-Halbleiteraufbau (GIS) verwendet. Das Halbleitermaterial wird ausgewählt, angereichert und so verwendet, daß die bei der Erzeugung von Minoritätsträgern durch das Material bedingten Zeitkonstanten groß im Vergleich zu der Informationsspeicher-Zeit bzw. deren Intervall sind. Wenn dann der CIS-Aufbau auf eine vorbestimmte Spannung geladen wird, die das Halbleiterpotential an der Oberfläche beeinflußt, wird ein Sperrbereich in dem Halbleiter unter dem Leiter ausgebildet. In dem Halbleiter erzeugte Minoritätsträger, die von der eintreffenden Information gesteuert werden, werden an der Oberfläche des Halbleitermaterials unter dem Leiterelement abgetastet und gespeichert. Sobald dann Minoritätsträger an der Isolator-Halbleiter-Grenzschicht vorhanden sind, ändert sich das Oberflächenpotential auf einen neuen Wert. Die elektrische, auf diese Art in einem Speicherelement gespeicherte Ladung kann dann an ein angrenzendes Speicherelement durch eine Anordnung von überlagerten," über einer Isolatorschicht liegenden Leiterteilen übertragen werden. Bei Anlegen entsprechender Signale an die Leiterelemente kann die gespeicherte Spannung oder Ladung eines solchen Speicherelements an ein anderes Speicherelement übertragen wer-

109885/1699

den. Diese- Einrichtung zur Richtungsänderung der Ladungsübertragung ermöglicht also die Herstellung von Informationsverarbeitungseinrichtungen mit großer Dichte. Durch Anordnung d@r Speicherelemente in Reihen oder Spalten einer Matrix kann bei dieser Anordnung von überlagerten Leiterelementen die Übertragung von Speicherelementen in einer Reihe oder Spalte gespeicherte Ladung von den Elementen einer benachbarten Reihe oder Spalte in eine entgegengesetzte Richtung geschoben werden_e

Gemäß der Erfindung ist also ein Verfahren und eine Vorrichtung zur Speicherung und Übertragung von Informationen mit einem Leiter-Isolator-Halbleiter (GIS) - Aufbau als Speicherund Übertragungsvorrichtung offenbart. Der CIS-Aufbau wird zuerst auf eine vorbestimmte Spannung geladen und dadurch eine Sperrschicht bzw. ein Sperrbereich in dem Halbleiter unter dem isolierten Leiter ausgebildet. Die in dem Halbleiter gesteuert erzeugten Minoritätsträger werden an der Oberfläche des Halbleiters unter dem isolierten Leiterelement durch ein in dem Sperrbereich bestehendes elektrisches Feld gespeichert; hierdurch ändert sich dann die vorbestimmte Spannung. Weiterhin sind Einrichtungen zur Übertragung der gespeicherten Ladung entlang der Oberfläche des Halbleiters vorgesehen.

Weitere Vorteile und Einzelheiten werden anhand der anliegenden Zeichnungen in Verbindung mit der folgenden Beschreibung im einzelnen erläutert. Es zeigen:

Pig. 1 eine Teil-Querschnittsansicht einer Ausführungsform gemäß der Erfindung;

Fig. 2 eine der Fig. 1 ähnliche Teil-Querschnittsansicht,in

der die Halbleiterelemente auf bestimmte Weise miteinander verbunden sind;

Fig. 3 ein Spannungs-Zeitdiagramm von zum Betrieb der in Fig. 2 dargestellten Aueführungsform verwendbaren Spannungssignalen |

109885/1699 -5-

Pig, 4 eine teilweise aufgebrochene, perspekbivische Teilansieht einer Informabions-Verarbei blaseinrichtung gemäß einer weiteren Ausführungsform der Erfindung;

Pig. 5 eine teilweise aufgebrochene, perspektivische Teilansicht einer Informations-Verarbeibungseinrichbung gemäß noch einer weiteren Ausführungsform der Erfindung;

Pie·. 6 einen Teil-Grundriß der in Pig» 5 dargestellten Ausführungsform gemäß der Erfindung;

Pig, 7 einen Teil-Grundriß noch einer weiteren Ausführungsform gemäß der Erfindung, in der eine andere Anordnung von Leiberelementen dargestellt lab;

Pig, 8 und 9 Querschni bbsdars te Hangen entlang der Linien 1-1 bzw. 2-2 der Fig. 7J

Pig.10 eine Teil-Querschnitboansicht einer Ausführungsform gemäß der Erfindung mit drei Schichten einander überlappender Leiterelernente; und

Pig.11 einen Teil-Grundriß einer weiteren Ausführungsform gemäß der Erfindung, in der in einer einzigen Schicht zueinander parallel geschaltete Leiberelemenbe durch abwechselnd aufgebraohbe elektrische Uberkreuzungs« einrichtungen verbunden sind.

Anhand eines Ausführungsbeispiels gemäß der Erfindung ist zur leichteren Beschreibung in Figur 1 ein Träger bzw» eine Unterlage It aus P-HaIbleitermaterial, wie beispielsweise Silicium, mib einer darüberliegenden Isolierschicht dargestellt. Über der Isolierschicht 12 bzw» in diese eingelagert sind eine Vielzahl Leiterelemente 13, 14 und 15. Diese Leiterelemente können beispielsweise quadratisch oder rechteckig ausgebildete Leiterbereiche sein. Isoliert über den Leitern 13i I^ und \'j und diese teilweise überlappend bzw* überdeckend liegen Leiterelemente 16, 1? und 18, die beispielsweise diaßolben Ausmaße wie die Le itere lernen te 11_} Ak und 15 Deei.;;:er können,

109885/1699 ~⁶~

Gsffläß qIyibv vereinfachten, in Figur 1 dargestellten Ausführ-ungsform der Erfindung wird die Speicherung und Übertragung •/öii Informationen auf folgende Art erreichte Durch Anlegen einer positiven Vorspannung V_Q beispielsweise an den Leiter WLTu. in dem Halbleiter«Trägermaterial 11, das im vorliegenden Fall Pwleitendes Material sein soll, unter dem Leiterelement 13 ein Sperrbereich 19 ausgebildet» Durch Wahl der richtigen Konzentration der Störs tellenzentren und der Größe der Vox·» spannung wird ©ine wirksame Sperrschichttiefe erhalten, durch die ein© große Eintreffgeschwindigkeit der Minoritätsträger ausgeschlossen istj dies beruht auf der tunnel« bzw. Lawinen« artigen Multiplikation an der Oberfläche des Halbleiter-Trä« ger-mat©i?ials 11 in dem unmittelbar unter dem Leiterelement 13 liegenden Bereichen. Da der Sperrbereich auch in dem Halbiel« ter vorhandene Minoritätsträger aufgrund der normalen thermi« sehen G©neratIons»Hekombinationsvorgänge einfängt_s ist der SperrtiGif-eleii In einem Halbleiter₉ der niedrige thermisch® GsiieratlönsgQsetelndlgkeiten aufweist, derart kurz, daß die Einfallgeschwindigkeit der Minoritätsträger an der Oberfläche &g:, Halbleiter»Trägermaterials 11 auf einen nominellenj &_ah» ge« ringen Wert herabgesetzt ist_e

Wenn "boisplelsiieise Silicium bei Raumtemperatur verwendet viii-λ-_: wird ©In Spsieherzeitwlntervall in der Größenordnung von MiIlL--33künden und langer erreicht, bevor ein Gleichgewicht durch tharmlsohö Generation für die hier verwendeten Sperrbereich» fclefen, ©rreleht ?jird_e Mewa nach Ausbilden eines Sperrbsreiehs 19 i-inö, aasfe latf©Faen oder Abschalten der angelegten Verspan« living ¥9ii dem Lsitsrelement 13 eiohergestellb ist, dai-3 keine

?j©itepG MInoritäfcsfcräger«Q,uell8 vorhanden ist«, können die Mi« fcsträger gsstetiert erzeugt oder von außen beispielsweise

h ©Iel2t:?oaiaga@tls3he Strahlung, durch Injektion von einee Piiiiktteiitais'ö oö.©? oinesa P«N»Ubss³gas2g aus eingeführt werden«, L@^ dlgllel:. s,in? YerOsisshauliohung isfe in Figur 1 sin P«H«¥ber«w

69i

ration verwendet werden, die Minoritatsträger können in dem durch die Vorspannung ausgebildeten Sperrbereich gespeichert werden. Die Anzahl der in den Halbleiter eingeführten und unter dem Leiterelement 13 gespeicherten Minoritätsträger an« dert das Potential an der Oberfläche des Halbleitermaterials 11 unter dem Leiterelement 13. Diese Änderung in dem Oberflächenpotential, die auf den an der Oberfläche des Halbleiters 11 vorhandenen Minoritätsträgern beruht, stellt ein Maß für die Anzahl der in den Halbleiter eingeführten und an der Oberfläche unter dem Halbleiterelement gespeicherten Minoritätsträger dar. Die unter dem Halbleiterelement vorhandenen liinoritätsträfcer bewirken eine Spannungsänderung, die wiederum eine Anzeige für die an der Halbleiter-Grenzfläche gespeicherte Ladung darstellt.

Wie bereits vorbeschrieben, ist es für eine Informations-Verarbeitung und -Speicherung zweckmäßig, die gespeicherte Information von einer Speicherstelle zur anderen zur bewegen. Gemäß der in Figur 1 dargestellten Ausführungsform der Erfindung kann die unter dem Leiterelement 13 in Form einer Oberflächenladung gespeicherte Information an eine andere Speicherstelle an der Halbleiter-Oberfläche dadurch übertragen werden, daß wahlweise Spannungen an andere, über dem Halbleiter liegende Leiterelemente angelegt werden. Beispielsweise kann die an der Halbleiter-Oberfläche erscheinende, unter dem Leiterelement 13 liegende Oberflächenladung an das nächst benachbarte Leiterelement 16 übertragen werden. Dies kann durch Anlegen einer Spannung an das Leiterelement 16 dadurch erreicht werden, daß sich ein Sperrbereich 20 unter dem Leiterelement 16 zwischen den Leiterelementen 13 und 14 ausbildet. Wenn ein hinreichender Sperrbereich ausgebildet ist, wird ein Teil der unter dem Leiterelement 13 gespeicherten Ladung su dem Bereich 20 verschoben. Die Gesamtladung wird dann zwischen diesen Oberflächenbereichen entsprechend der Kapazität aer einzelnen Speicherelemente und der angelegten Spannung aufgeteilt. Wenn zwischen den Elementen keine susäteliuhe Potential-

109885/1699 -*-

schwelle "besteht, braucht die Ladung nicht thermisch aktiviert zu werden, um sich von einem Element zum anderen zu bewegen. Statt dessen wird die Ladung aufgrund der Oberflächen-Potent ialdifferenzen schnell verschoben. Die Ladung wird durch ein elektrisches Feld verschoben und bewegt sich eher aufgrund der Oberflächenbeweglichkeit als aufgrund des erheblich langsamer vor sich gehenden Vorgangs der thermischen Diffusion. Wenn dann die Spannung von dem Leiterelement 13 entfernt bzw_o abgeschaltet ist, während an dem Leit terelement 16 noch eine Spannung angelegt ist, wird die unter dem Leiterelement 13 gespeicherte Restladung in den unter dem Leiterelement 13 liegenden Sperrbereich bewegt oder in diesen übertragen. Da in der Nähe des Sperrbereichs 19', außer für den Sperrbereich 20, keine angrenzenden Spannungsfelder vorhanden sind, wird die gesamte, vorher in dem Sperrbereich 19 gespeicherte Ladung an den Sperrbereich 20 übertragen; hierdurch ist dann eine Ladungsübertragung von einer Speicherstelle zu einer anderen in dem Halbleiter-Trägermaterial durchgeführt.

In ähnlicher Weise kann auch die Ladung an andere Speicherstellen entlang der Grenzfläche zwischen dem Halbleiter und P der Isolatorschicht 12 übertragen werden. Beispielsweise kann durch Anlegen einer Spannung an das Leiterelement 14 unter diesem ein Sperrbereich 21 ausgebildet werden und die unter dem Leiterelement 16 liegende Ladung an den Sperrbereich 21 übertragen werden, indem die Spannung von dem Leiterelement 16 entfernt oder abgeschaltet wird. Auf die vorbeschriebene Art kann also bereits Oberflächenladung schnell von einer Speicherstelle zu einer anderen Speicherstelle auf einem Halbleiter-Trägermaterial übertragen werden.

Wenn dann eine Information in Form einer gespeicherten Ladung von dem Sperrbereich 19 unter dem Leiterelement 13 zu dem Sperrbereich 21 unter dem Leiterelement I** verschoben worden

109885/1699 ~⁹~

ist, kann eine neue Ladung, die einer weiteren Information entspricht, unter das Leiterelement 13 verschoben werden« Diese Ladung kann dann in den Sperrbereich 21 unter dem Lei« terelement 14 verschoben werden, wenn dessen Ladung in den Sperrbereich 23 unter dem Leiterelement 15 verschoben ist. Es kann dann noch eine andere Ladung unter das Leiterelement 13 verschoben und in ähnlicher Weise übertragen werden«, Dieses Verfahren, eine Ladung einzugeben und zu übertragen, kann, wie bereits jetzt offensichtlich ist, für eine ordentliche Speicherung und für übertragung von InformationsSignalen verwendet werden.

In Figur 2 ist ein besonders vorteilhaftes Verfahren zur Verbindung der in Figur 1 dargestellten Leiterelemente derart dargestellt, daß die Übertragung der Oberflächenladung von rechts nach links in der Zeichnung erfolgt. Wie aus der Dar« stellung zu ersehen, sind die Leiterelemente Ik und 17 miteinander verbunden und bilden eine erste Gruppe, während die miteinander verbundenen Leiterelemente 13, 15i 16 und 18 eine zweite Gruppe bilden. Durch Anlegen von zwei Signalen gleicher Frequenz, aber entgegengesetzter Phase, an die erste bzw. zweite Gruppe von Leiterelementen ist es möglich, eine gespeicherte Ladung von einer Speicherstelle zu einer anderen Speicherstelle auf dem Halbleiter-Trägermaterial zu übertragen. Zum besseren Verständnis, wie eine Oberflächenladung von einer Speicherstelle zu einer anderen übertragen wird, dient das folgende Beispiel in Verbindung mit den in Figur 3 dargestellten Wellenformen.

In Figur 3 sind charakteristische Wellenformen für ein Zweiphasen-Speichersystem zur übertragung von Oberflächenladungen in den in Figur 2 wiedergegebenen Ausführungsbeispiel dargestellt. Insbesondere ist in Figur 3 der Amplitudenverlauf der Wellenformen über der Zeit aufgetragen; hierbei weist eine er-Bte Wellenform 25 zur Zeit t_Q einen Spannungswert 0 auf, der

-10-109885/1699

zur Zeit t₂ auf einen Spannungswert V^ und dann schnell auf den endgültigen Spannungswert V~ zur Zeit t« angewachsen ist. Dieser Spannungszustand dauert bis zu einer Zeit t* an; dann fällt die Spannung wieder auf einen Wert von O V zurück und bleibt in diesem Zustand bis zu einem Zeitpunkt tgj dieser Vorgang wiederholt sich dann periodisch. Die zweite Wellenform 26 ist genau um 180° in der Phase gegenüber der Wellenform 25 verschoben und weist zur Zeit t einen Spannungswert V« auf, der zur Zeit t- bis auf einen Spannungswert V₂ abgefallen ist und schließlich zur Zeit t^ den Spannungszustand 0 erreicht, wo er bis zur Zeit tj- verbleibt; von dort steigt er dann schnell wieder auf den Spannungswert V« an₀ Wenn eine Spannungsquelle Wellen erzeugt, deren Verlauf dem in Figur 3 dargestellten etwa gleich ist, und wenn diese Spannungsquelle mit der in Figur 2 dargestellten übertragungs- und Speichereinrichtung verbunden ist, so daß die Wellenform 25 an dem 0^-Eingang und die Wellenform 26 an dem 0₂-Eingang anliegt, dann spielen sich nacheinander folgende Vorgänge ab«

Wenn zur Zeit tQ keine Oberflächenladungen auf dem Träger 11 vorhanden sind und wenn dann die Wellenform 25 von 0 V auf einen Spannungswert von V^ zur Zeit t₂ ansteigt, wird unter dem Leiterelement 14 ein Sperrbereich 21 ausgebildet. Wenn die Spannung bis auf den Wert V₂ ansteigt, bildet sich unter dem Leiterelement 18 ein Sperrbereich 22, Wenn dann die Spannung weiter auf den Wert V„ ansteigt, nehmen die Sperrbereichstiefen leicht zu und bleiben auf dieser Größe, solange die Spannung etwa auf demselben Wert bleibt. Wenn dann während des Zeitraums zwischen der Zeit t„ und t,- Minoritätsträger in den Halbleiterträger (d.h. durch einen Punktkontakt, einen P-N-Übergang etc.) eingeführt werden, werden diese Träger in den Sperrbereichen 21 und 22 eingefangen. Wenn dann die Wellenform 25 von dem Wert V« auf den Wert V₂ zwischen t^ und t^ abzunehmen beginnt, dann beginnt die Wellenform 26 von dem Wert Vq auf den Wert V^ anzusteigen. Zu dieser Zeit beginnt

-11-109885/1699

dann die in dem Sperrbereich 22 gespeicherte Oberflächenladung sich auf den Sperrbereich 21 zuzubewegen und schließlich wird, wenn die Wellenform 25 zur Zeit tg unter den Spannungswert V₂ gefallen ist, die gesamte Ladung in dem Sperrbereich 21 gespeichert. Wenn die Amplitude der Welle 25 weiter abnimmt, nimmt die Welle 26 in ihrer Amplitude zu; wenn dann die Welle 26 den Spannungswert V^ zur Zeit t„ überschreitet, wird ein Sperrbereich 19 ausgebildet. Wenn dann die Welle 26 weiter auf den Spannungswert V₂ ansteigt, wird der Sperrbereich 20 ausgebildet. Wenn die Sperrbereiche 19 und 20 ausgebildet sind, wird ein Teil der in dem Sperrbereich 21 vorhandenen Oberflächenladung in diese Sperrbereiche übertragen. Wenn dann schließlich die Welle 25 unter den Wert V. gefallen ist und gleichzeitig die Welle den Spannungswert V~ erreicht hat, wird der Rest der in dem Sperrbereich 21 gespeicherten Oberflächenladung in die Sperrbereiche 19 und 20 übertragen. Wenn die Welle 26 von dem Spannungswert V~ auf den Spannungswert 0 abnimmt, steigt die Welle 25 von 0 auf den Spannungswert V« an und die in den Sperrbereichen 19 und 20 gespeicherte Ladung wird allein in den Sperrbereich 19 und schließlich in den nächsten, angrenzenden, unter dem Leiterelement 16 gebildeten Sperrbereich geschoben. Dieser Betriebszyklus wiederholt sich mit der Frequenz der Wellen 25 und 26.

Wenn in dem Träger keine Oberflächenladung eingeführt ist, werden die Sperrbereiche lediglich ausgebildet und wieder zerstört, wenn die Spannungssignale zwischen ihren beiden Betriebswerten umschalten« Wenn mehr als eine Oberflächenladung in das Halbleiter-Trägermaterial eingebracht ist, werden diese Ladungen entlang der Träger-Oberfläche in genau derselben Reihenfolge übertragen, in der sie in den Träger eingebracht werden. Wenn beispielsweise eine vorhandene Oberflächenladung einen logischen 1-Zustand und eine fehlende Oberflächenladung einen logischen 0-Zustand darstellt, dann

10 9 8 8 5/1699

ein digitales Wort, beispielsweise 1101, das einmal in den Halbleiterträger eingeführt ist, entlang dessen Oberfläche in derselben logischen Beziehung übertragen.

Zur weiteren Veranschaulichung und Beschreibung der Erfindung ist auf einer Silicium-Qberfläche von N-Leitfähigkeit mit einem spezifischen Widerstand von 4 Ohm/cm und einer Kristallausrichtung gemäß den Miller-Indices von (1,1,1) ein Zehn-Bit-Schieberegister hergestellt. Auf der Oberfläche des Siliciums wird beispielsweise eine 1000 8 dicke Isolatorschicht, beispielsweise ein thermisch gezogenes Siliciumdioxid, und auf bzw«, über der Isolatorschicht eine Schicht aus leitendem Material, beispielsweise Molybdän, mit einer Dicke von 3000 S. ausgebildet. Die Molybdän-Schicht wird photolithographisch abgedeckt und geätzt, um dadurch einzelne Leiterelemente von 0,^ mm in einem Abstand zueinander von 0,^- mm herzustellen. Als nächstes wird über den geätzten-Molybdän-Elementen eine 1000 S dicke Schicht aus Siliciumdioxid und darüber eine weitere Molybdän-Schicht abgelagert. Auch die zweite Molybdän-Schicht wird photolithographisch abgedeckt und geätzt, um so leitende Elemente mit etifa denselben Abmessungen wie die Elemente der ersten Schicht herzustellen; diese Elemente überlappen bzw. überdecken die Elemente der ersten Schicht. Als nächstes wird über den ge« samten Aufbau eine dickere Abschlußschicht aus Isoliermaterial, wie beispielsweise Siliciumdioxid, mit einer Dicke von einem Mikron (IxIO"*^ mm) abgelagert. Ein Kontakt mit den Molybdän-Elementen wird durch Ätzen von Löchern durch das Isoliermaterial hergestellt; darüber wird eine Aluminium-Schicht abgelagert. Auf der Aluminium-Schicht wird dann gemäß den vorbeschriebenen Verbindungen ein Muster ausgebildet und geätzt. Die Größe der Spannung, die notwendig ist, um einen Sperrbereich unter den Leiterelementen der ersten Schicht auszubilden, beträgt ungefähr -2,5 V, während ungefähr -5*0 V für die Leiterelemente in der zweiten Schicht

109885/1699

notwendig sind. Bei Anlegen von Signalen mit Spannungen von ungefähr -10 V wird eine zuverlässige Übertragung von Ober·* flächenladung erzielt.

Aus den bisherigen Beschreibungen der Ausführungsformen ge« maß der Erfindung ist bereits zu ersehen, daß die Speicherung und Übertragung von Oberflächenladung auf einem Halb«, leiterträger von einer Speicherstelle zur anderen für verschiedene digitale und analoge Punktionen verwendet werden kann. Obwohl die vorbeschriebenen Ausführungsformen gemäß der Erfindung zur Durchführung zahlreicher digitaler und analoger Punktionen geeignet sind, werden im folgenden einige bevorzugte Ausführungsformen gemäß der Erfindung beschrieben, wo auf wirtschaftliche Weise eine große Anzahl Speicherelemente mit großer Packungsdichte hergestellt sind.

Insbesondere in Figur 4 ist eine perspektivische Teilansicht einer Informations-Verarbeitungs-Vorrichtung 30 als Schieberegister dargestellt. Die Verarbeitungs-Vorrichtung 30 weist einen Träger 31 aus Halbleitermaterial mit einer darüber ausgebildeten Isolierschicht 32 auf. Die Isolierschicht 32 besitzt mehrere relativ schmale Kanalbereiche 33ι die in der relativ dicken Isolierschicht ausgebildet sind. Die Kanalbereiche 33 sind in gleichem Abstand parallel zueinander angeordnet. Der Träger 31 besteht beispielsweise aus p-leitendem Silicium mit einer darüberliegenden, thermisch gezogenen Silicium-dioxid-Schicht. Die Dicke der Isolierschicht 32 beträgt in den Kanalbereichen 33 beispielsweise 1000 Ä, während die restliche Isolierschicht eine Dicke von mehr als 10.000 & aufweist. Die Kanalbereiche 33 arbeiten in der vorbeschriebenen weise als Informations-Speicherkanäle.

Die Informations-Verarbeitungs-Vorrichtung 30 weist weiterhin eine Mehrzahl Leiterelemente 34 auf, die der Isolierschicht 32 überlagert sind und die relativ dicken und rela-

-14-

1098B5/1699

tiv dünnen Bereiche auf ihr senkrecht kreuzen. Die Leiterelemente 3^ können beispielsweise durch Ablagern eines leitenden Materials über der Isolierschicht und durch photolithographisches Abdecken und Atzen der Schicht ausgebildet sein. Obwohl vorteilhafterweise hochschmelzende Metalle, wie beispielsweise Molybdän und Wolfram, verwendet werden können, können genau so gut für die leitenden Elemente 3^ andere leitende Materialien, wie beispielsweise Silicium, Aluminium und andere brauchbare Materialien verwendet werden. Über den Leiterelementen 3^ können isoliert weitere Leiterelemente 35 liegen.» Diese zweiten Leiterelemente sind im wesentlichen auf dieselbe Art wie die ersten Leiterelemente ausgebildet, hierbei aber so angeordnet, daß jeweils eines der zweiten Leiterelemente 35 die benachbarten ersten Leiterelemente 3^ überlappt. Vorteilhafterweise können die zweiten Leiterelemente 35 aus einem anderen Material als die Leiterelemente 3^ hergestellt sein. Beispielsweise können die Leiterelemente 3^aus Molybdän bestehen, während die Leiterelemente 35 aus Aluminium oder aus einer Legierung aus Molybdän und Gold bestehen. Die strukturelle Anordnung der Leiterelemente kann, wie üblich, durch Abscheiden einer Isolierschicht aus Siliciumdioxid über den ersten Leiterelementen 3H- und durch Abscheiden einer weiteren Schicht aus leitendem Material, das aus der vorerwähnten Gruppe ausgewählt ist, hergestellt sein. Die zweiten Leiterelemente werden dann durch photolithographisches Abdecken und Ätzen der abgeschiedenen leitenden Materialien ausgebildet, wodurch dann das in der Zeichnung dargestellte Muster von Leiterelementen hergestellt ist.

In der Informations-Verarbeitungs-Vorrichtung 30 erfolgt die Speicherung und Übertragung von Oberflächenladung von links nach rechts entlang jedes Informations-Speicherkanals 33» wobei die ersten und zweiten Leiterelemente 3^ und 35 in der

-15-

109885/1699

in der Zeichnung dargestellten Weise miteinander verbunden sind. Da an die ersten und zweiten Leiterelemente dieselben Taktsignale angeschlossen sind, werden alle in den Kanalbereichen gespeicherten Oberflächenladungen mit derselben Geschwindigkeit bewegt und behalten dieselbe relative Lage zu all den anderen gespeicherten Oberflächenladungen, wenn sie entlang des Halbleiterträgers übertragen werden. Die Oberflächenladungen können auch in der entgegengesetzten Richtung übertragen werden, wenn die Leiterelemente so miteinander verbunden sind, wie es in Figur 2 dargestellt ist. Als Einrichtungen zum Einführen und zum Extrahieren von Oberflächenladungen in und von dem Halbleiterträger können Punktkontakte, P-N-Ubergänge und elektromagnetische Strahlung verwendet werden.

Obwohl die in Figur 4· dargestellte Ausführungsform gemäß der Erfindung zahlreiche Vorteile gegenüber der in Figur 2 dargestellten Ausführungsform aufweist, sind, um Anordnungen mit noch höherer Packungsdichte und größere Kanalbereiche herzustellen, in denen Oberflächenladungen gespeichert und übertragen werden können, gewisse Änderungen und Modifikationen des in Figur **· dargestellten Aufbaus wünschenswert. Da beispielsweise die physikalische Größe eines Halbleiterträgers durch die Verfahren zur Herstellung solcher Halbleiterträger begrenzt 1st, ist auch die Länge eines geraden Kanalbereichs begrenzt. Obgleich auch schon gebogene oder kreisförmige Muster verwendet wurden, um die Länge eines Kanalbereichs zu vergrößern, stellt dies nicht die wirksamste Verwendung von Halbleitermaterial dar; die Speicherdichte stellt daher auch noch kein Optimum dar. Wenn andererseits die in Figur k· dargestellte Aus führungs form in Verbindung mit Einrichtungen verwendet wird, mit denen die Oberflächenladungen in einer Richtung entlang eines Kanalbereichs und in einer entgegengesetzten Richtung in einem anderen Kanalbereich über-

109885/ 1699

tragen xierden und bei denen die Kanalbereiche derart miteinander verbunden sind, daß die Ladungen zwischen den Kanalbereichen übertragen werden können, so ist eine Speicherund Übertragungsvorrichtung großer Dichte geschaffen. In Figur 5 ist eine derartige Anordnung dargestellt, in der beiden Anforderungen genügt ist.

In Figur 5 ist eine perspektivische Teilansicht einer weiteren Ausführungsform gemäß der Erfindung dargestellt, in der ein Halbleiterträger 41 mit einer Isolierschicht 42 mit in ihr ausgebildeten Kanalbereichen 43 bedeckt ist. Über der Isolierschicht 42 und quer zu den Kanalbereichen sind mehrere Leiterelemente 44 angeordnet, die den· in Verbindung mit Figur 4 beschriebenen Leiterelementen weitgehend entsprechen. Über den ersten Leiterelementen sind mehrere zweite Leiterelemente 45 isoliert angeordnet, die die benachbarten Leiterelemente zumindest in den schmalen Kanalbereichen 43 überlappen. Die Leiterelemente 45 bilden ein schlangenförmiges Muster, bei dem jeder Leiter 45 die benachbarten ersten Leiter

44 in dem schmalen Kanalbereich 43 und die diagonal gegenüberliegenden, angrenzenden ersten Leiterelemente in dem nächst benachbarten Kanalbereich 43 überlappen bzw. teilweise überdecken. Wie in Fig. 5 dargestellt, überlappen die schlangenförmig angeordneten Leiter 45 als nächstes das angrenzende erste Leiterelementen-Paar in dem nächst benachbarten Kanalbereiche Das Schlangenmuster der Leiterelemente

45 ist deutlicher in Figur 6 dargestellt.

In Figur 6 ist ein Teil-Grundriß der Ausfuhrungsform der Figur 5 wiedergegeben, in der das Überlappen der ersten und zweiten Leiterelemente deutlicher veranschaulicht ist. In Figur 6 ist auch ein die benachbarten Kanalbereiche 43 verbindender Kanalbereich 48 dargestellt. Der Verbindungs-Kanalbereich 48 weist etwa dieselbe Tiefe und Breite auf wie

109885/1699

- · 17 -

die Kanalbereiche ^3 und liegt unter einem der Leiterelemente 4^-c Der Verbindungs-Kanalbereich 48 dient als eine Art "V/ende"-Einrichtung, mit der die sich in einem Kanalbereich bewegenden Oberflächenladungen mit dem nächstangrenzenden Kanalbereich gekoppelt werden können« Die Notwendigkeit einer solchen "Wende"-Einrichtung ist deutlicher in der folgenden Beschreibung der Wirkungsweise der in Figur 5 dargestellten Ausführungsform der Erfindung zu erkennen.

Oberflächenladungen werden in einer Richtung entlang eines Kanalbereichs und in einer entgegengesetzten Richtung in einem benachbarten Kanalbereich bewegt, wobei die wechselweise überlappenden Leiterelemente an eine erste Spannungsquelle angeschlossen sind, die eine Wellenform 25 liefert, die etwa gleich der in Figur 3 dargestellten Wellenform istj die restlichen wechselweise überlappenden Leiterelemente sind an eine Spannungsquelle angeschlossen, die eine Spannungs-Wellenform 26 liefert, die der in Figur 3 dargestellten Wellenform ähnlich ist_e Wie vorteilhaft eine "Wende"- bzw. eine "Umkehr"-Einrichtung ist, liegt nunmehr klar auf der Hand. Wenn nämlich die Oberflächenladung entlang eines Kanalbereichs sich bewegt, wird sie bei Erreichen des Verbindungs-Kanalbereichs 48 durch diesen an den nächstangrenzenden Kanalbereich gekoppelt, so daß sich die Oberflächenladung nunmehr in einer entgegengesetzten Richtung bewegt. Auf diese Weise ist es dann möglich, lange Züge von Speicherelementen großer Dichte zu erstellen. Aufgrund der großen Dichte und des geringen Abstands zwischen benachbarten kapazitiven Elementen werden Oberflächenladungen von einer Speicherstelle zur anderen mit Taktimpulsfrequenzen übertragen,, die über ein MHz liegen.

-18-

109885/1699

Die große Dichte der Leiterelemente bei der Erfindung ergibt sich bereits aus der Anzahl der Speicherelemente, die auf einem cm Halbleitermaterial hergestellt werden können. Wenn erste Leiterelemente jeweils mit einer Breite von 15 Mikron (15x10"^ mm) mit einem Abstand von 5 Mikron (5x10~^ mm) zwischen benachbarten Leiterelementen verwendet werden und wenn die zweiten Leiterelemente die ersten überlappen und etwa dieselben Ausmaße besitzen, dann können zwei kapazitive Speicherelemente auf einer Länge von 20 Mikron (20x10**-^ mm) entlang eines Kanalbereichs in der Isolierschicht hergestellt werden. Wenn dann die Kanalbereiche etwa 5 Mikron (5x10**^ mm) breit sind und in einem Ab« stand von 20 Mikron (20x10**^ mm) zu dem benachbarten Kanalbereioh angeordnet sind, dann lassen sich ungefähr zwei Speicherelemente auf einer Länge von 20 Mikron (20x10"*-' mm) oder

5 2

4-xlO^ Speicherelemente pro cm unterbringen. Die Packungsdichte dieser Speicheranordnung ist um einen Faktor 10 größer als die der zur Zeit verwendeten MOS-Feldeffekttransistor-Speicheranordnung. Gegenüber bipolaren Transistor-Speicheranordnungen ist der Faktor sogar noch größer. Die vorerwähnten Abmessungen und Abstände liegen innerhalb der technologischen Möglichkeiten von photolithographischen Ab« deck- und Ätzverfahren; auch können sie ohne Schwierigkeiten hergestellt werden. Mit diesem Verfahren können in Wirklichkeit sogar noch Speicherelement-Anordnungen mit größerer Dichte hergestellt werden.

Durch Herstellung von Speicherelement-Anordnungen gemäß den vorbeschriebenen Ausführungsformen der Erfindung können die Kosten pro Speicherelement verringert und die Geschwindigkeit bei der Übertragung von Informationen zwischen den einzelnen Speicherelementen erheblich gesteigert werden.

Aus der bisherigen Beschreibung ergibt sich bereits, daß eine Speicherung und Übertragung von Oberflächenladungen durch sy«

••19— 109885/1699

stematische Verbindimg von unter benachbarten Leiterelementen ausgebildeten Sperrbereichen durchführbar sind. In jeder der vorbeschriebenen Ausführungsformen gemäß der Erfindung wird die Übertragung durch Überlappen einander benachbarter Leiterelemente so bewerkstelligt, daß die darunter ausgebildeten Sperrbereiche einander berühren. Dieses Verfahren zur Speicherung und Übertragung von Ladung kann auch mit einer einzigen Schicht leitender Elemente durchgeführt werden, wenn eine sehr genaue Ausführung des Musters möglich ist_e Wenn beispielsweise benachbarte Speicherelemente ungefähr 2,5 Mikron (2,5x1-0"* nun) auseinanderliegen, dann ist es möglich, annähernd die gleiche Dichte zu erreichen, die mit den vorbeschriebenen Ausführungsformen gemäß der Erfindung erreicht ist. Mit diesen Abmessungen näherte man sich aber dem Auflösungsvermögen, das mit photolithographischen Abdeck- und ätzverfahren erreichbar ist, und es ergeben sich im allgemeinen Muster, die nicht mehr genau bestimmt sind« Obwohl eine solche Anordnung erstrebenswert ist, lassen sich bei den gegenwärtig noch vorhandenen Beschränkungen bei den photolithographischen Abdeck- und Ätzverfahren Anordnungen mit einer derart großen Dichte nur sehr schwer herstellen. Bei Anordnungen, bei denen sich die Leiterelemente nicht überlappen, erfolgt die Ladungsübertragung zwischen benachbarten Sperrbereichen etwas anders als bei Anordnungen, bei denen sich die Leiterelemente überlappen. Wenn eine Ladung in einer Anordnung mit sich nicht überlappenden Leiterelementen von einem Sperrbereich in den anderen übertragen wird, stellt insbesondere der Abstand oder Spalt zwischen benachbarten Leiterelementen dann eine Potentialschwelle dar, wenn das von der angelegten Spannung erzeugte Feld an der Halb« leiter-Isolator-Grenzschicht unter einen Schwellenwert fällt. Diese Potentialschwelle erschwert bzw. verhindert die Ladungsübertragung derart, daß eine thermische Aktivierung und Diffusion zur Durchführung eines vollständigen Ladungsübergangs erforderlich ist.

«20-

109885/1699

In Figur 7 ist eine weitere Ausführungsform gemäß der Erfindung dargestellt, mit der höhere Speicherdichten erzielt werden; der Teil-Grundr-iß einer C-IS-Speichereinrichtung 50 weist mehrere relativ dünne Kanalbereiche 51a, 51 bj 51c und 51d auf, die durch relativ dicke Bereiche aus Isoliermaterial 52a, 52b bzw. 52c voneinander getrennt sind» über den Bereichen aus relativ dickem und relativ dünnem Isoliermaterial liegt eine Leiterelementen-Anordnung 53 mit einer ersten Gruppe von Elementen 53a, 53c und 53e, die die vorerwähnten Bereiche kreuzen, parallel zueinander angeordnet sind und voneinander durch eine zweite Gruppe von Leiterelementen 53t>, 53d und 53f getrennt sind, die in Form eines serpentinenartigen oder Zick-Zack-Musters ausgebildet sind₀ Das durch diese Leiterelementen-Gruppe ausgebildete Muster erleichtert die Ladungsbewegung in einer Richtung in einem Kanalbereich und in der anderen Richtung in einem benachbarten Kanalbereich, was im folgenden noch beschrieben wird.

In Figur 8 ist ein Querschnitt entlang der Linien 1-1 der Figur H- dargestellt, in dem die Beziehung zwischen den Leiterelementen der ersten Anordnung 53 klarer veranschaulicht ist. Eine zweite Leiterelementen-Anordnung 5^· mit einzelnen Elementen 5^a, 5^b und 5^c liegt isoliert über den Elementen der ersten Anordnung. Die Leiterelemente 5^ sind parallel zu den Elementen der Anordnung 53 angeordnet und überlappen benachbarte Elemente der Anordnung 53· Insbesondere überlappt das Leiterelement 5^a die benachbarten Leiterelemente 53a und 53t>, das Leiterelement 5^b die Leiterelemente 53c und 53d, etc.

In Figur 9 1st ein Teil-Querschnitt entlang der Linie 2-2 der Figur 7 dargestellt, durch den die Beziehung zwischen benachbarten Leiterelementen der Anordnung 53 und den der Anordnung 54 veranschaulicht ist. In dieser Figur überlappt

-21-

109885/1699

bzw. überdeckt das Leiterelement 5^b die Leiterelemente 53b und 53c, das Leiterelement 5^c die Leiterelemente 53d und 53e, etc.

In dieser Ausführungsform der Erfindung ist der Abstand zwischen benachbarten Leiterelementen der ersten Anordnung im Bereich des Informations-Speicherkanals so eingestellt, daß die unter jedem Leiterelement der Anordnung 53 ausgebildeten Sperrbereiche sich ausreichend überlappen, so daß die Oberflächenladung von einem Speicherelement an ein benachbartes Speicherelement mittels der sich überlappenden Sperrbereiche übertragen werden kann. Bei entsprechender Kombination der Spannungssignale kann beispielsweise eine unter dem Leiter« element 53d gespeicherte Oberflachenladung an die unter dem Leiterelement 53c liegende Speicherstelle übertragen werden. Die übertragung der Oberflachenladung von der Speicherstelle unter dem Leiter 53o an die unter dem Leiter 5^b liegende Speicherstelle wird durch Anlegen eines entsprechenden Potentials an das Leiterelement 5^b erreicht. Da die Dicke der Isolierschicht zwischen den Leiterelementen der zweiten Anordnung größer ist als zwischen den der ersten Anordnung, muß an die Leiterelemente der zweiten Anordnung ein höheres Potential angelegt werden, um einen Sperrbereich mit einer Tiefe zu erzielen, die mit der Tiefe vergleichbar ist, die bei Anlegen einer Spannung an die Leiterelemente der ersten Anordnung erzielt wird.

Wenn ein dreiphasiges Taktsystem (d.h. drei Signale derselben Frequenz und Wellenform, die aber 120 elektrische Grad gegeneinander verschoben sind) mit Spannungssignalen 0-, 0₂ und 0~ den Leiterelementen der ersten und zweiten Anordnung in der in der Zeichnung dargestellten Weise zugeführt werden, werden Oberflächenladungen von einer Speicher-(Zellen-)Stelle an eine benachbarte Speicherstelle übertragen. Obwohl die dreiphasigen

-22-109885/1699

Spannungs signale bzw« die Spannungs signale mit drei verschiedenen Phasen verschiedene Formen besitzen können, sollte vorzugsweise jede Phase eine Amplituden-Zeit-Charakteristik aufweisen, mit der ein ausreichend hohes Potential erreicht wird, um einen entsprechenden Sperrbereich auszubilden und die geforderte Ladung für eine Zeitdauer zu speichern, die ausreicht, daß sich die vorhergehende Signalphase und die folgende Signalphase zeitlich überlappen, die aber auch auf ein ausreichend niedriges Potential für den Teil jedes Zyklus abfällt, während dem kein Sperrbereich unter dem entsprechen-» den Leiterelement vorhanden sein kann. Wenn beispielsweise eine Oberflächenladung unter dem Leiterelement 5^a des Informations-Speicherkanals 51b existiert, kann es an das nächst benachbarte Speicherelement durch Anlegen einer Spannung 0^ an das Speicherelement 53a übertragen werden. Aufgrund des Abstandes zwischen den Leiterelementen 53a und 53b wird bei Anlegen einer Spannung 0₂ an das Leiterelement 53b, nachdem der Spannungsimpuls von dem Leiterelement 53a entfernt ist, die unter dem Leiterelement 53a liegende Oberflächenladung an das Leiterelement 53b übertragen. Diese Ladung kann dann ihrerseits wieder an die unter dem Leiteriement 5^b liegende Speicherzelle übertragen werden, wenn eine Spannung 0o an dieses Leiterelement angelegt wird. Wenn das Anlegen der Spannungen in der gerade beschriebenen Reihenfolge wiederholt wird, d.h. 0^₉ 0₂ und dann 0«, wird die in Form von Oberflächenladungen gespeicherte Information von einer Speicherstelle zu einer anderen Speicherstelle entlang des Informations-Speicherkanals übertragen. Wie in Figur 7 dargestellt, ist in der nächsten benachbarten Reihe bzw. Zeile der Informations-Speicherelemente die Phasenbeziehung zwischen benachbarten, eng verteilten Leiterelementen gegenüber denen in Reihe 2 umgekehrt. Infolge dieser Umkehr wird die Information in Form von Oberflächenladungen in eine Richtung übertragen, die der von Reihe 2 entgegengesetzt ist.

«23-109885/1699

« 23 -

Mit Hilfe einer "Umkehr"-Einrichtung 55, die der in Verbindung mit Figur 6 beschriebenen ähnlich ist, kann Information in Form von Oberflächenladungen, die sich in einer Richtung entlang eines Informations-Speieherkanals fortbewegen, zurückgeleitet oder in eine entgegengesetzte Richtung entlang des zweiten Kanals vorwärtsbewegt werden. Die Einrichtung, durch die die Oberflächenladung in dieser Ausführungsform zurückgeleitet wird, ist der vorbeschriebenen weitgehend gleich«

In den Figuren 7 bis 9 ist eine besonders vorteilhafte Ausführunersform der Erfindung dargestellt} durch entsprechende Einstellung des Abstandes zwischen benachbarten Leiterelementen der ersten Anordnung und der Dicke der Isolierschicht zwischen den Leitern der zweiten Anordnung und der Halbleiter-Isolator-Grenzschicht kann nämlich ein fortlaufendes Leiterelement verwendet werden, das den einzelnen Leiterelementen gegenüberliegt« Da insbesondere alle Leiterelemente der zweiten Anordnung mit derselben Spannungsquelle verbunden sind, kann die zweite Anordnung von Leiterelementen durch ein fortlaufendes Leiterelement ersetzt werden. Hierbei werden aber dann der Abstand zwischen benachbarten Leiterelementen der ersten Anordnung und die Dicke der Isolierschicht so gewählt, daß, wenn an das fortlaufende Leiterelement eine Spannung angelegt und an die benachbarten Leiterelemente der ersten Anordnung keine Spannung angelegt ist, zwischen den benachbarten Leiterelementen der ersten Anordnung keine Feldumkehr eintritt. Hierbei sind dann die verschiedensten Kombinationsmöglichkeiten von Isolierschicht-Dicken und den Abständen zwischen benachbarten Leiterelementen in Abhängigkeit von der Größe der an das fortlaufende Leiterelement angelegten Spannung möglich. Irgendeine der Abmessungskombinationen, mit der die gewünschten Ergebnisse erreicht werden, kann dann bei der praktischen Ausführung der Erfindung verwendet werden.

109885/1699

- 2k -

Obwohl die vorbeschriebenen Ausführungsformen der Erfindung benachbarte Informations-Speicherkanäle darstellen, in denen gespeicherte Information" in entgegengesetzte Richtungen bewegt werden kann, sind selbstverständlich noch zahlreiche andere Anordnungen möglich. Beispielsweise können mehrere nacheinander liegende Speicherkanäle hergestellt werden, um Information in eine Richtung zu bewegen, wobei dann auf diese Kanäle mehrere andere Kanäle folgen, die Information in eine andere hiervon verschiedene Richtung bewegen,

In Figur 10 ist ein Querschnitt noch einer weiteren Ausführungsform der Erfindung dargestellt; bei dieser Ausführungsform ist über einem Halbleiterträger 59 eine Isolierschicht 60 und drei Schichten von durch Isolierschichten voneinander getrennten Leiterelementen angeordnete Die Leiterelement-Schichten sind vorzugsweise so hergestellt worden, daß nacheinander leitendes Material über einer Isolierschicht abgelagert und dann durch ein photolithographisches Abdeck- und Ätzverfahren das gewünschte Leiterelement-Muster hergestellt worden ist; hierbei sind dann in der ersten Schicht aus leitendem Material mehrere erste Leiterelemente 61 a, 61b und 61c und in einer zweiten und einer dritten Schicht aus leitendem Material mehrere zweite Leiterelemente 62a, 62b und 62c bzw. mehrere dritte Leiterelemente 63a, 63b und 63c ausgebildet worden. Die zweiten Leiterelemente überlappen die ersten und die dritten Leiterelemente die zweiten Leiterelemente derart, daß die unter jedem überlappenden Leiterelement ausgebildeten Sperrbereiche einen benachbarten Sperrbereich berühren. Das Muster der sich überlappenden Leiterelemente wiederholt sich in jeder Gruppe der drei Leiter. Bei Verwendung eines dreiphasigen Taktsystems, das dem in Verbindung mit Figur 7 vorbeschriebenen ähnlich ist, bei dem eine Spannung 0^ an die ersten Leiter-

-25-109885/1699

elemente, eine Spannung 0₂ an die zweiten Leiterelemente und eine Spannung 0~ an die dritten Leiterelemente angeschlossen ist, können Oberflächenladungen gespeichert und von einem Sperrbereich zu einem anderen Sperrbereich in beiden Richtungen lediglich durch entsprechende Auswahl der Reihenfolge der Spannungen übertragen werden, die an die verschiedenen Leiterelemente angelegt werden,,

Bei dieser Ausführungsform wird genauso wie bei den vorbeschriebenen Ausführungsformen, bei denen überlappende Leiterelemente verwendet sind, die Geschwindigkeit, mit der Oberflächenladungen übertragen werden, vergrößert, wenn ein elektrisches Feld vorhanden ist. Bei der in Figur 10 dargestellten Ausführungsform brauchen auch keine engen Toleranzen und hohe Genauigkeit bei den Abdeck- und Ätzverfahren angewendet zu werden. Aber auch wenn diese Schwierigkeiten überwunden sind, bleibt trotzdem noch eine weitere Schwierigkeit, Deren Lösung ist in dem Teil-Grundriß in Figur 11 veranschaulicht; hierbei sind gemäß einer Ausführungsform mehrere parallel geschaltete Leiterelemente 71» ?2 und 731 die alle in derselben Schicht aus leitendem Material ausgebildet,,, sind, über mehreren Informations-Speicherkanälen 7^a, 7^b und 7^o angeordnet, die in einer über einem Halbleiterträger liegenden Isolierschicht ausgebildet sind. Die parallel geschalteten Elemente sind so angeordnet, daß jedes dritte Element mit einem gemeinsamen elektrischen Anschluß verbunden ist. Die in Figur 11 dargestellten gemeinsamen Ver~ bindungsanschlüsse sind mit den Bezugszeichen 75 und 76 bezeichnet. Auch hier kann dann ein Drei-Phasen-Taktsystem verwendet werden, um Oberflächenladungen von einem Speicherelement zum nächsten zu übertragen.

Eine der Schwierigkeiten, die bei der Ausbildung derartiger parallel geschalteter Leiter auftreten, besteht in der For-

-26-109885/ 1699

derung, daß elektrische Überkreuzungen zwischen jedem aus drei Leiterelementen "bestehenden Satz für die drei verschiedene Phasen besitzenden Taktsignale herzustellen sind_o Beispielsweise ist das Leiterelement 72 in dem ersten aus drei Leiterelementen bestehenden Satz mit dem Leiterelement 72 in dem zweiten ebenfalls aus drei Leiter bestehenden Satz verbunden, etc. Wenn Speicherelement-Anordnungen mit hoher Dichte herzustellen sind, ist die Verbindung oder die Verschach« telung der entsprechenden parallel geschalteten Leiterelemente überaus schwierige Tatsächlich ist die Länge einer Überkreuzung im allgemeinen größer als die Länge des Speicherbereiches selbst. Wenn daher die bei Überkreuzungen auftretenden Schwierigkeiten nicht überwunden werden können, sind Speicherelement-Anordnungen mit großer Dichte nicht möglich.

Die in Verbindung mit Überkreuzung auftretenden Schwierigkeiten werden bei der Erfindung dadurch überwunden, daß die Überkreuzungen von einer Seite der Speicheranordnung auf die andere wechseln; hierdurch wird die Gesamtlänge der benötigten Überkreuzungen auf die Hälfte verringert. In Figur 11 sind diese Überkreuzungen mit dem Bezugszeichen 77 bezeichnete Der Kontakt mit jeder Überkreuzung wird dadurch hergestellt, daß durch eine darüber liegende Isolierschicht hindurchgeätzt wird, eine verbindende leitende Schicht, beispielsweise Aluminium, über der Isolierschicht abgeschieden und durch photolithographische Abdeck- und Ätzverfahren der Verlauf des Anschlusses ausgebildet wirdj der isoliert darüber liegende elektrische Anschluß weist eine ähnliche Form auf wie die Anschlüsse 75 und 76. Durch diese Anordnung der Überkreuzungen ist eine erheblich größere Speicherelement-Dichte erreicht worden.

Obwohl bereits zahlreiche Vorteile der bisher beschriebenen Ausführungsformen der Erfindung aufgeführt worden sind, werden in der folgenden Beschreibung, die auf bestimmte Verfah-

109885/1699

ren sich bezieht, die besonders vorteilhaft bei der Herstellung der vorbeschriebenen Ausführungsformen anwendbar sind, noch weitere Vorteile aufgezeigt.

Wie bereits vorbeschrieben, kann das Halbleiter-Trägermaterial Silicium, Germanium oder irgendeines der Halbleitermaterialien aus der Gruppe III-V oder II-VI sein, wie beispielsweise Cadmiumsulfid, Galliumarsenid und Indiumantimonid. Die Halbleitermaterialien werden ausgewählt, angereichert und in einer Weise verwendet, daß die Zeitkonstanten bei der Er- f zeugung von Minoritatsträgern durch das Metall selbst groß sind im Vergleich mit dem Informations-Speicherintervall. Die über dem Halbleitermaterial liegende Isolierschicht kann Siliciumdioxid, Siliciumnitrid oder irgendein anderes Isoliermaterial, das in der Halbleiter-Technologie verwendet wird, sein. Die Isolier- bzw« Trennschicht kann beispielsweise ein thermisch gezogenes Oxid aus Halbleitermaterial sein oder sie kann mit einem Dampfphasen-Abseheidungsverfahren abgeschieden werden. Bei der praktischen Ausführung der Erfindung hat sich herausgestellt, daß vor allem ein gleichmäßig fortlaufender Isolierfilm ohne Störstellen vorhanden sein muß. Siliciumnitrid-Filme mit einer Stärke von mehr λ als 200 % und Siliciumdioxid-Pilme mit einer Stärke von ungefähr 500 % sind in Verbindung mit der Erfindung praktisch verwendbar. Als Leiterelemente über der Isolierschicht können Metallschichten abgeschieden werden, die weltgehend durchlässig für sichtbare und längere Wellenlängenstrahlung sind. Die Materialauswahl hängt aber vor allem davon ab, wie die Minoritätsträger in das Halbleitermaterial eingeführt werden. Beispielsweise hängt in Fällen, wo elektromagnetische Strahlung verwendet werden soll, die Materialwahl hauptsächlich von der gewählten Wellenlänge des einfallenden Lichts und der Empfindlichkeit des verwendeten Halbleitermaterials ab. Selbstverständlich können auch andere leitende Medien

-28«

109885/1699

als nur Metallschichten verwendet werden, beispielsweise Schichten aus Zinnoxid oder angereicherte Halbleiterschichten, wie beispielsweise.Silicium.. Zum Abscheiden und Ätzen von leitenden Materialien kann bei der praktischen Ausführung der Erfindung irgendeines der im allgemeinen angewandten Verfahren verwendet werden. Wenn die Leiterelemente hergestellt worden sind, indem das leitende Material entsprechend geätzt worden ist, wird eine Isolierschicht, die beispielsweise den vorbeschriebenen ähnlich sein kann, über den geätzten Leiterelementen ausgebildet«, Dann wird über der Isolierschicht eine zweite Schicht aus leitendem Material aufgebracht, die dann gemäß der Erfindung entsprechend der besonderen gewünschten Ausbildung geätzt oder nicht geätzt werden kann«

Bei der Leiter-Isolator-Halbleiter (CIS) -Speichervorrichtung ist eine Anordnung der Speicherelemente mit großer Dichte sowie eine Speicherung mit großer Geschwindigkeit erreicht; weiterhin ist die Übertragungsvorrichtung in Informations-Verarbeitungs-Systemen verwendbare

1 09885/ 1699

Claims

Patentansprüche

1. Vorrichtung zur Speicherung und übertragung von Information in Form von elektrischer Ladung, gekennzeichnet durch einen Halbleiterträger (11; 31; 41 j 59;), durch eine einen Großteil der Oberfläche des Halbleiterträgers bedeckende Isolierschicht (12; 32;, 42; , 60;), durch ein erstes der Isolierschicht über- oder eingelagertes Leiterelement (13, 14, 15; 34; 44; 60a, 60b, 60c) und durch ein zweites isoliert zumindest über einen Teil des ersten Leiterelements liegendes Leiterelement (16, 17,18; 35; 45; 62a, 62b, 62c).

2. Vorrichtung nach Anspruch 1, gekennzeichnet durch eine Einrichtung zur Ausbildung eines ersten Sperrbereichs (19, 21, 23) in dem an die Oberfläche angrenzenden, unter dem ersten Leiterelement (13, 14, 15) liegenden Bereich des Halbleiterträgers (11) und durch eine Einrichtung zur Ausbildung eines zweiten Sperrbereichs (20, 22) unter dem zweiten Leiterelement (16, 17, 18), der an den ersten Sperrbereich (19, 21, 23) angrenzt,

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der erste Sperrbereich (19, 21, 23) gespeicherte Information in Form einer elektrischen Ladung aufweist.

4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die elektrische Ladung durch die Ausbildung des zweiten Sperrbereichs (20, 22) an diesen übertragbar ist.

5. Vorrichtung nach Anspruch 1, gekennzeichnet durch ein drittes Leiterelement (63a, 63b, 63c), das

-30-1 09885/ 1699

von dem zweiten Leiterelement (62a, 62b, 62c) isoliert und dieses teilweise überdeckt«,

6β Vorrichtung nach Anspruch 5» gekennzeichnet durch Einrichtungen zur Ausbildung von Sperrbereichen in dem an die Oberfläche angrenzenden, jeweils unter den Leiterelementen liegenden Bereich des Halbleiterträgers„

7β Vorrichtung zur Speicherung und Übertragung von Information, gekennzeichnet durch einen Halbleiterträger (11; 31 j 41; 59), durch eine einen Großteil der Oberfläche des Trägers bedeckende Isolierschicht (12; 32; 42; 60), durch erste, elektrisch voneinander isolierte und über der Isolierschicht liegende Leiterelemente (13 bis 15; 34; 44; 6la, 6lb, 6lc), durch zweite von den ersten Leiterelementen isolierte und über diesen liegende Leiterelemente (16 bis 18; 35; 45; 62a, 62b, 62c), wobei die angrenzenden zweiten Leiterelemente zumindest teilweise die angrenzenden ersten Leiterelemente überdecken, und durch eine Einrichtung zur Ausbildung von Sperrbereichen (19 bis 23) in bestimmten Teilen des Halbleiterträgers (11; 31; 41; 59).

8. Vorrichtung nach Anspruch 7_t dadurch gekennzeichnet , daß die Isolierschicht (32; 42) wenigstens einen Informations-Speicherkanal (33; 43) aufweist.

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet , daß die ersten und zweiten Leiterelemente leitende Bänder (34, 35ί 44, 45; 53a bis 53f) sind, die isoliert übereinander liegen und mehrere Informations-Speicherkanäle (33; 43; 51a bis 5Id) schneiden.

10. Vorrichtung nach Anspruch 9ι dadurch gekennzeichnet , daß die ersten und zweiten Leiterelemente

-31-109885/1699

so angeordnet sind, daß durch Anlegen eines einzelnen Signals Information in Form von elektrischen Ladungen an mehrere Informations-Speicherkanäle übertragbar ist.

11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die elektrischen Ladungen in verschiedenen Richtungen in verschiedenen Informations-Speicherkanälen übertragbar sind.

12. Vorrichtung nach Anspruch 11, gekennzeichnet durch eine Einrichtung zur Übertragung elektrischer Lctü.uii₆eii von einem Informations-Speicherkanal in einen anderen Informations-Speicherkanal.

13. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet , daß die ersten leitenden Bänder (44) parallel zueinander liegen und mehrere Informations-Speicherkanäle (43) senkrecht kreuzen, und daß die zweiten leitenden Bänder (45) ein schlangenförmiges Muster bilden, wobei jeweils eines der zweiten leitenden Bänder (45) isoliert angrenzende erste leitende Bänder in einem Informations-Speicherkanal und diagonal dazu angrenzende, erste leitende Bänder in einem anderen Informations-Speicherkanal überdeckt.

14. Vorrichtung nach Anspruch 13»dadurch ge kennzeichnet , daß die Einrichtung zur Ausbildung von Sperrbereichen (19 bis 23) in Phasenbeziehung zueinander stehende Spannungssignale aufweist, die an die ersten und zweiten Leiterbänder angeschlossen sind, wodurch Sperrbereiche in dem einen Informations-Speicherkanal in einer Richtung und in dem anderen Informations-Speicherkanal in einer entgegengesetzten Richtung aufeinanderfolgend ausgebildet sind.

-32-109885/1699

15. Vorrichtung nach Anspruch ίΛ, dadurch gekennzeichnet , daß Information in Form elektrischer Ladungen in den Informations-Speicherkanälen übertragbar sind, und daß sie eine Einrichtung zur Übertragung elektrischer Ladungen von einem Informations-Spei eher kanal in den anderen Informations-Speicherkanal aufweist.

16. Vorrichtung nach Anspruch 7, dadurch g e k e η η ze i c h η e t , daß die ersten Leiterelemente (53a, 53c, 53e) eine erste Gruppe von Elementen, die parallel zueinander liegen, und eine zweite Gruppe von Elementen (53t>j 53d, 53*") aufweisen, die eine schlangen- oder mäanderförmige Konfiguration besitzen und jeweils zwischen den Elementen (53a, 53c, 53e) der ersten Gruppe angeordnet sind.

17e Vorrichtung nach Anspruch 16, dadurch ge kennzeichnet, daß mehrere Informations-Speicherkanäle (5ia bis 5Id) unter den ersten und zweiten Leiterelementen (53a bis 53t) liegen,,

18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet , daß eine Einrichtung (55) bestimmte Informations-Speicherkanäle (51c, 5Id) miteinander verbindet.

19. Vorrichtung nach Anspruch 18, dadurch g e k e η η zeichnet , daß die Einrichtung zur Ausbildung von Sperrbereichen in Phasenbeziehung zueinander stehende Signale aufweist, die den ersten und zweiten Leiterelementen zugeführt sind, wodurch Sperrbereiche in einem Informations-Speicherkanal in der einen Richtung und in einem anderen Informations-Speicherkanal in der entgegengesetzten Richtung aufeinanderfolgend ausgebildet sind.

2O₀ Vorrichtung nach Anspruch 19, dadurch gekennzeichnet , daß Information in Form elektrischer La-

1098 85/169.9 ~³³"^>

düngen in den Informations-Speicherkanälen entsprechend den in Phasenbeziehung zueinander stehenden Signalen übertragbar ist.

21. Verfahren zur Übertragung von Information in Form von elektrischen Ladungen, gekennzeichnet durch folgende Verfahrensschritte:

Ausbilden eines ersten Sperrbereichs unter einem ersten, isoliert über einem Halbleiter-Material liegenden Leiterelement;

Ausbilden eines angrenzenden Sperrbereichs unter einem zweiten Leiterelement, das isoliert über dem ersten Leiterelement liegt und von diesem teilweise überdeckt istj und Übertragen einer elektrischen Ladung von dem ersten Sperrbereich an den angrenzenden Sperrbereich, wobei der erste Sperrbereich aufgehoben wird_e

22. Verfahren nach Anspruch 21, dadurch gekennzeichnet , daß das Ausbilden des ersten und der angrenzenden Sperrbereiche durch Anlegen von elektrischen Signalen an die ersten und zweiten Leiterelemente erfolgt.

23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß bei Übertragung einer elektrischen Ladung das elektrische, den ersten Sperrbereich bildende Signal unter einen Spannungspegel fällt, der ausreicht, um den ersten Sperrbereich zu erhalten.

2*K Verfahren nach Anspruch 23, gekennzeichnet durch die Übertragung von elektrischen Ladungen in einer Richtung in einem über dem Halbleitermaterial liegenden Informations-Speicherkanal und in einer anderen Richtung in einem anderen Informations-Speicherkanal.

109885/169 9

25o Verfahren nach Anspruch 2^, gekennzeichnet durch das Übertragen von elektrischen Ladungen von einem Informations-Speicherkanal in einen anderen Informations-Speicherkanalo

26. Einrichtung zur Speicherung und Übertragung von Information, gekennzeichnet durch mehrere parallel geschaltete, eng nebeneinander liegende Leiterelemente (71, 72, 73), die isoliert über einem Halbleiter-Träger angeordnet sind, in dem wenigstens ein Informations-Speicher» kanal untergebracht ist, durch Einrichtungen (75, 76, 77) zur Verbindung jedes dritten Leiterelements abwechselnd auf verschiedenen Seiten des Informations-Speicherkanals, und durch Einrichtungen zur aufeinanderfolgenden Ausbildung von Sperrbereichen in dem Halbleiter-Träger unter bestimmten, ausgewählten Leiterelementen.

27. Vorrichtung zur Speicherung und Übertragung von Infor« mation nach Anspruch 26, dadurch gekennzeichnet, daß die Einrichtung zur Verbindung jedes dritten Leiterelements (71, 72, 73) einen gemeinsamen elektrischen Anschluß (75, 76, 77) aufweist, der isoliert über den Leiterelementen (71, 72, 73) angeordnet und elektrisch mit jedem dritten Leiterelement verbunden ist.

28. Vorrichtung zur Speicherung und Übertragung von Information nach Anspruch 27, dadurch gekennzeichnet, daß die Einrichtung zur Ausbildung von Sperrbereichen dreiphasige Spannungssignale aufweist.

1Ü9885/ 1 699

Leerseite