DE2135592A1 - Einrichtung zur fehlererkennung und -korrektur in elektronischen datenverarbeitungssystemen - Google Patents
Einrichtung zur fehlererkennung und -korrektur in elektronischen datenverarbeitungssystemenInfo
- Publication number
- DE2135592A1 DE2135592A1 DE19712135592 DE2135592A DE2135592A1 DE 2135592 A1 DE2135592 A1 DE 2135592A1 DE 19712135592 DE19712135592 DE 19712135592 DE 2135592 A DE2135592 A DE 2135592A DE 2135592 A1 DE2135592 A1 DE 2135592A1
- Authority
- DE
- Germany
- Prior art keywords
- error
- check
- correction
- bit
- check bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Detection And Correction Of Errors (AREA)
- Executing Machine-Instructions (AREA)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712135592 DE2135592A1 (de) | 1971-07-16 | 1971-07-16 | Einrichtung zur fehlererkennung und -korrektur in elektronischen datenverarbeitungssystemen |
| IT2488772A IT955883B (it) | 1971-07-16 | 1972-05-26 | Sistema perfezionato per la rile vazione e la correzione di errori in complessi di elaborazione dei dati |
| JP47064143A JPS5231139B1 (enExample) | 1971-07-16 | 1972-06-28 | |
| FR7225777A FR2146330B1 (enExample) | 1971-07-16 | 1972-07-10 | |
| CA146,796A CA958488A (en) | 1971-07-16 | 1972-07-11 | Error detection and correction for data processing systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712135592 DE2135592A1 (de) | 1971-07-16 | 1971-07-16 | Einrichtung zur fehlererkennung und -korrektur in elektronischen datenverarbeitungssystemen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2135592A1 true DE2135592A1 (de) | 1973-02-01 |
Family
ID=5813892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712135592 Pending DE2135592A1 (de) | 1971-07-16 | 1971-07-16 | Einrichtung zur fehlererkennung und -korrektur in elektronischen datenverarbeitungssystemen |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5231139B1 (enExample) |
| CA (1) | CA958488A (enExample) |
| DE (1) | DE2135592A1 (enExample) |
| FR (1) | FR2146330B1 (enExample) |
| IT (1) | IT955883B (enExample) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2502005A1 (de) * | 1975-01-20 | 1976-07-22 | Nixdorf Computer Ag | Verfahren zur zuordnung von adressen in datenverarbeitungseinrichtungen |
| DE2505475A1 (de) * | 1975-02-10 | 1976-08-19 | Licentia Gmbh | Verfahren und vorrichtung zur paritaetspruefung bei einem programmierbaren logikwerk fuer die ausfuehrung logischer funktionen |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62125906A (ja) * | 1985-11-27 | 1987-06-08 | Yasuho Shigeno | 車輪 |
-
1971
- 1971-07-16 DE DE19712135592 patent/DE2135592A1/de active Pending
-
1972
- 1972-05-26 IT IT2488772A patent/IT955883B/it active
- 1972-06-28 JP JP47064143A patent/JPS5231139B1/ja active Pending
- 1972-07-10 FR FR7225777A patent/FR2146330B1/fr not_active Expired
- 1972-07-11 CA CA146,796A patent/CA958488A/en not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2502005A1 (de) * | 1975-01-20 | 1976-07-22 | Nixdorf Computer Ag | Verfahren zur zuordnung von adressen in datenverarbeitungseinrichtungen |
| DE2505475A1 (de) * | 1975-02-10 | 1976-08-19 | Licentia Gmbh | Verfahren und vorrichtung zur paritaetspruefung bei einem programmierbaren logikwerk fuer die ausfuehrung logischer funktionen |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5231139B1 (enExample) | 1977-08-12 |
| IT955883B (it) | 1973-09-29 |
| FR2146330A1 (enExample) | 1973-03-02 |
| FR2146330B1 (enExample) | 1973-08-10 |
| CA958488A (en) | 1974-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3125048C2 (enExample) | ||
| DE2260850A1 (de) | Fehlerkorrektursystem | |
| DE2132565C3 (de) | Umsetzer | |
| DE2060643C3 (de) | Schaltungsanordnung zur Korrektur von Einzelfehlern | |
| DE2328869C2 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems | |
| DE3111447C2 (enExample) | ||
| DE3128740C2 (enExample) | ||
| DE2030760A1 (de) | Speicherschaltung | |
| DE2554945A1 (de) | Verfahren und schaltungsanordnung zur fehler-erkennung und -korrektur | |
| DE102017103347B4 (de) | Verarbeitung von daten in speicherzellen eines speichers | |
| DE69904618T2 (de) | Detektionstechnik von speicherabschnittfehlern und einzel-, doppel und triplebitfehlern | |
| DE2157829C2 (de) | Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern | |
| DE69317766T2 (de) | Fehlerkorrekturgerät für digitale Daten zur Korrektur von Einfachfehlern (sec), von Doppelfehlern (ded) und Vielfacheinzelbytefehlern (sbd) und zur Korrektur von Einzelbytefehlern ungerader Anzahl (odd sbc) | |
| DE60215687T2 (de) | Fehlerkorrektion von multibit-baueinheiten mit unbeschränkter erkennung von doppelfehlern | |
| DE2518588A1 (de) | Verfahren zur ueberwachung der folgerichtigkeit von codesignalgruppen in einrichtungen der nachrichtentechnik | |
| DE2450468A1 (de) | Fehlerkorrekturanordnung fuer einen speicher | |
| DE1250163B (de) | Einrichtung zur Paritätsprüfung von Speicherworten | |
| DE1937248A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
| DE2325137A1 (de) | Speichereinrichtung mit bereitschaftsspeicherelementen | |
| DE2135592A1 (de) | Einrichtung zur fehlererkennung und -korrektur in elektronischen datenverarbeitungssystemen | |
| DE2104132B2 (de) | Anordnung zur Mehrfachfehlererkennung und Einzelfehlerkorrektur | |
| DE1937259A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
| DE2133323C3 (de) | Fehlererkennungs- und Korrekturschaltung für binäre Datensignale | |
| DE2134529A1 (de) | Verfahren zur fehlererkennung und -korrektur in aus dem speicher einer programmgesteuerten datenverarbeitungsanlage ausgelesenen informationswoertern | |
| DE2004934A1 (enExample) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHW | Rejection |