DE2103435B2 - Bit:rate limiter blocking circuit - triggers on binary signals lasting less than min. recognition time and blocks for multiple of this time - Google Patents

Bit:rate limiter blocking circuit - triggers on binary signals lasting less than min. recognition time and blocks for multiple of this time

Info

Publication number
DE2103435B2
DE2103435B2 DE19712103435 DE2103435A DE2103435B2 DE 2103435 B2 DE2103435 B2 DE 2103435B2 DE 19712103435 DE19712103435 DE 19712103435 DE 2103435 A DE2103435 A DE 2103435A DE 2103435 B2 DE2103435 B2 DE 2103435B2
Authority
DE
Germany
Prior art keywords
circuit
time
monostable multivibrator
shortest
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712103435
Other languages
German (de)
Other versions
DE2103435C3 (en
DE2103435A1 (en
Inventor
Edgar Dipl.-Ing. 8501 Rückersdorf; Krüger Erwin Dipl.-Ing. 8500 Nürnberg Bader
Original Assignee
TE KA DE Feiten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TE KA DE Feiten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg filed Critical TE KA DE Feiten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg
Priority to DE19712103435 priority Critical patent/DE2103435C3/en
Publication of DE2103435A1 publication Critical patent/DE2103435A1/en
Publication of DE2103435B2 publication Critical patent/DE2103435B2/en
Application granted granted Critical
Publication of DE2103435C3 publication Critical patent/DE2103435C3/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector

Abstract

The bit-rate limiter prevents binary signals being transmitted/transferred at a rate higher than a max. permissibible rate. This max. rate is the reciprocal of the shortest recognition time. A blocking circuit is placed on standby at each transition between the binary stakes. This standby lasts for the duration of the shortest time that allows the signal to be recognised. If a signal then occurs whose duration is less than this recognition time the blocking circuit is operated and remains blocked for a time greater than a multiple of the shortest recognition time.

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Verhinderung der Übertragung von Binärzeichen mit einer höheren als einer höchsten zugelassenen Übertragungsgeschwindigkeit für ein Übertragungssystem zur Übertragung von Binärzeichen, wobei die beiden Kennzustände durch Ίο verschiedene physikalische Zustände dargestellt werden können. Die beiden Kennzustände haben die gleiche Dauer, diese wird als Kennabschnitt bezeichnet. Dabei ist ein Kennabschnitt der reziproke Wert der Übertragungsgeschwindigkeit. Die Übertragungsgeschwindig- <<> keit ist bei solchen Übertragungssystemen abhängig von den Eigenschaften der Sender, der Übertragungsstrecke und der Empfänger und wird innerhalb dieser Grenzen durch Vereinbarung bestimmt Unabhängig davon kann eine weitere Einschränkung der Übertragungsgeschwindigkeit derart gefordert werden, daß bei bestimmten Übertragungsstrecken eine höhere als eine höchste zugelassene Übertragungsgeschwindigkeit nicht überschritten werden darf.The invention relates to a method and a circuit arrangement for preventing the transmission of binary characters with a higher than the highest permitted transmission speed for a transmission system for the transmission of binary characters, wherein the two characteristic states can be represented by Ίο different physical states. The two identification states have the same duration, this is referred to as the identification section. Here, an identification section is the reciprocal value of the transmission speed. The Transmission rates <<> is wind speed for such transmission systems as a function of the characteristics of the transmitter, transmission link and receiver, and is within these limits by agreement determined matter, a further restriction on the transmission rate required such that at certain transmission paths a higher a maximum permitted transmission speed must not be exceeded.

In der DT-OS 12 33 907 ist eine Schaltungsanordnung zur Unterdrückung von solchen Siörimpulsen auf einer Übertragungsleitung angegeben, welche eine bestimmte Zeitdauer unterschreiten. Diese Schaltungsanordnung besteht aus der Reihenschaltung zweier monostabiler Multivibratoren. Der erste monostabile Multivibrator wird durch die Vorderflanke eines Eingangsimpulses angestoßen und besitzt eine Verzögerungszeit, die größer ist als die Störimpulsbreite und kleiner als die Nutzimpulsbreite. Der zweite monostabile Multivibrator wird durch die Rückflanke des Ausgangsimpulses der ersten Multivibrators angestoßen, wobei die Summe beider Ausgangsimpulse kleiner als die Nutzimpulsbreite ist Diese Schaltungsanordnung hat jedoch den Nachteil, daß auch dann, wenn keine Störimpulse auftreten, die Nutzimpulse verzerrt übertragen werden.In DT-OS 12 33 907 a circuit arrangement for suppressing such Siörimpuls on a Transmission line specified, which fall short of a certain period of time. This circuit arrangement consists of a series connection of two monostable multivibrators. The first monostable multivibrator is triggered by the leading edge of an input pulse and has a delay time that is larger than the interference pulse width and smaller than the useful pulse width. The second monostable multivibrator is triggered by the trailing edge of the output pulse of the first multivibrator, with the sum Both output pulses is smaller than the useful pulse width. However, this circuit arrangement has the Disadvantage that even if no interference pulses occur, the useful pulses are transmitted in a distorted manner.

In der schweizerischen Patentschrift 4 65 005 ist ferner eine Schaltungsanordnung für ein Frequenztor beschrieben, welches ebenfalls als Tiefpaß betrieben werden kann. Der Eingang dieses Frequenztores ist unmittelbar mit dem ersten Eingang sowie über eine Zeitschaltung mit dem zweiten Eingang einer den Ausgang des Frequenztores bildenden logischen Schaltung verbunden. Das Frequenztor ist durchlässig, wenn die Periodendauer der dem Eingang des Frequenztores zugeführten Größe innerhalb eines durch die Zeitschaltung bestimmten Wertes liegt. Bei dieser Schaltungsanordnung tritt jedoch der Nachteiil auf, daß sämtliche Impulse der durchgelassenen Impulsreihen eine Impulsdauer bzw. einen Kennabschnitt aufweisen können, der einen bestimmten zugelassenen Wert unterschreitet.In the Swiss patent specification 4 65 005 there is also a circuit arrangement for a frequency gate described, which can also be operated as a low-pass filter. The entrance of this frequency gate is directly to the first input and via a timer to the second input of one of the Output of the frequency gate forming logic circuit connected. The frequency gate is permeable if the period duration of the variable fed to the input of the frequency gate within a by the timer certain value. In this circuit arrangement, however, there is the disadvantage that all Pulses of the transmitted pulse series can have a pulse duration or a characteristic section which falls below a certain permitted value.

Aufgabe der Erfindung ist es, ein Verfahren und eine Schaltungsanordnung anzugeben, mit deren Hilfe unabhängig von den Eigenschaften von Sender, Übertragungsstrecke und Empfänger und unabhängig von Vereinbarungen über die zu benutzenden Übertragungsgeschwindigkeiten die Übertragung von Binärzeichen mit einer höheren als einer höchsten zugelassenen Übertragungsgeschwindigkeit verhindert wird. Bei einer Übertragungsgeschwindigkeit, die kleiner als diese höchste zugelassene Übertragungsgeschwindigkeit ist, darf dabei keine Verzerrung der Binärzeichen erfolgen.The object of the invention is to provide a method and a circuit arrangement with the aid of which independent of the characteristics of the transmitter, transmission path and receiver and independent of agreements on the transmission speeds to be used the transmission of binary characters is prevented at a higher than the highest permitted transmission speed. at a transmission speed that is lower than this highest permitted transmission speed there must be no distortion of the binary characters.

Die Dauer der Unterbrechung der Übertragung ist dabei so zu bemessen, daß eine evtl. für das betreffende Übertragungssystem zugelassene Fehlerquote sicher überschritten wird, so daß z. B. bei blockweiser Übertragung ein ganzer Block gestört wird und wiederholt werden müßte.The duration of the interruption of the transmission is to be measured in such a way that a possibly for the concerned Transmission system allowed error rate is surely exceeded, so that z. B. in blockwise Transmission a whole block is disturbed and would have to be repeated.

Die erfindungsgemäße Schaltungsanordnung für eine Binärzeichenfolge mit den beiden Kennzuständen 1 undThe circuit arrangement according to the invention for a binary character sequence with the two characteristic states 1 and

0 ist gekennzeichnet durch eine erste monostabile Kippschaltung mit einer Zeitkonstanten 71 gleich dem kürzesten zugelassenen Kennabschnitt und durch eine zweite monostabile Kippschaltung mit einer Zeitkonstanten T2 gleich einem Vielfachen des kürzesten zugelassenen Kennabschnittes, wobei die zu übertragende Binärzeichenfolge der ersten monostabilen Kippschaltung sowie einem Eingang einer NICHT-UND-Schaltung und einem Eingang einer UND-Schaltung zugeführt wird und wobei bei einem Übergang von0 is characterized by a first monostable multivibrator with a time constant 71 equal to the shortest permitted identification section and by a second monostable multivibrator with a time constant T2 equal to a multiple of the shortest permitted identification section, the binary character sequence to be transmitted being the first monostable multivibrator and an input of a NOT AND circuit and an input of an AND circuit is supplied and wherein at a transition from

1 auf 0 die erste monostabile Kippschaltung in ihre1 to 0 the first monostable multivibrator in their

instabile Lage gekippt wird und der dann an ihrem Ausgang erscheinende Zustand 1 am anderen Eingang der NICHT-UND-Schaltung anliegt und wobei beim darauffolgenden Auftreten des Kennzustandes 1 innerhalb des durch die Zeitkonstante der ersten monostabilen Kippschaltung bestimmten Zeitintervalls das Ausgangspotential der NICHT-UND-Schaltung sich von 1 zu 0 ändert und hierdurch dig zweite monostabile Kippschaltung in ihre instabile Lage gekippt wird, wodurch das Potential an ihrem Ausgang sich von 1 zu 0 ändert und durch dieses Potential am anderen Eingang der UND-Schaltung diese für die Binärzeichenfolge während der durch die Zeitkonstante der zweiten monostabilen Kippschaltung bestimmten Zeit gesperrt wird.unstable situation is tilted and then at their Output appearing state 1 is present at the other input of the NAND circuit and with subsequent occurrence of the characteristic state 1 within the by the time constant of the first monostable Toggle circuit determined time interval the output potential of the NAND circuit differs from 1 changes to 0 and thereby dig second monostable The trigger circuit is flipped into its unstable position, whereby the potential at its output changes from 1 to 0 changes and by this potential at the other input of the AND circuit this for the binary string locked during the time determined by the time constant of the second monostable multivibrator will.

Im folgenden soll die Erfindung anhand der F i g. 1 und 2 näher beschrieben und erläutert werden: Es zeigtIn the following, the invention will be based on the F i g. 1 and 2 are described and explained in more detail: It shows

F i g. 1 ein Ausführungsbeispiel des digitalen Filters gemäß der Erfindung undF i g. 1 shows an embodiment of the digital filter according to the invention and

F i g. 2 das zugehörige Impulsdiagramm.F i g. 2 the associated timing diagram.

Die zu übertragende Binärzeichcnfolge wird dem Eingang D der Schaltungsanordnung zugeführt, sie besteht bei dem beschriebenen Ausführungsbeispiel aus Impulsen mit den Kennzuständen 1 und 0, wobei 1 durch eine bestimmte positive Spannung und 0 durch den Spannungswert Null dargestellt wird. In Fig.2 ist in Zeile D ein Beispiel für eine solche Impulsfolge gezeigt Eine abfallende Flanke ist bei dieser Impulsfolge durch den Übergang vom Zustand 1 zum Zustand 0 gekennzeichnet.The binary character sequence to be transmitted is fed to input D of the circuit arrangement; in the exemplary embodiment described, it consists of pulses with the characteristic states 1 and 0, where 1 is represented by a certain positive voltage and 0 by the voltage value zero. An example of such a pulse sequence is shown in line D in FIG. 2. A falling edge in this pulse sequence is characterized by the transition from state 1 to state 0.

Mit dem Eingang D ist der Eingang der ersten monostabilen Kippschaltung MFi Verbundes, ferner ein Eingang der NICHT-UND-Schaltung N und der UND-Schaltung U. Eine monostabile Kippschaltung hat eine stabile und eine instabile Lage, durch einen Übergang vom Zustand 1 zum Zustand 0 an ihrem Eingang wird sie in die instabile Lage gekippt und fällt nach einer gewissen festgelegten Zeit wieder in die stabile Lage zurück. Diese Zeit ist durch ÄC-Glieder bestimmt, bei Anwendung integrierter Schaltkreise können diese ÄC-Glieder aus internen oder externen Elementen zusammengesetzt werden, je nach den gestellten Anforderungen. Durch Änderung der RC-Glieder kann die Zeitkonstante einer monostabilen Kippschaltung sehr leicht auf jeden gewünschten Wert eingestellt werden.The input D is the input of the first monostable multivibrator MFi composite, also an input of the NAND circuit N and the AND circuit U. A monostable multivibrator has a stable and an unstable position, due to a transition from state 1 to state 0 at its input, it is tilted into the unstable position and falls back into the stable position after a certain fixed time. This time is determined by C elements, if integrated circuits are used, these C elements can be composed of internal or external elements, depending on the requirements. By changing the RC elements, the time constant of a monostable multivibrator can be set very easily to any desired value.

Die Zeitkonstante 7Ί der ersten monostabilen Kippschaltung MFi ist so festgelegt, daß sie der Dauer des kürzesten zugelassenen Kennabschnittes entspricht Durch die abfallende Flanke des ersten Impulses wird die erste monostabile Kippschaltung AfFl in die instabile Lage gekippt und am Ausgang A herrscht dann der Zustand 1 für die Dauer des kürzesten zugelassenen Kennabschnittes. Der Ausgang A ist mit dem anderen Eingang der NICHT-UND-Schaltung N verbunden. Bei der als Beispiel gewählten Impulsfolge folgt auf den ersten Impuls innerhalb der Zeit Tl kein weiterer Impuls, so daß der Ausgang ßder ersten NICHT-UND-Schaltung N seinen Zustand 1 beibehält und die damit verbundene zweite monostabile Kippschaltung ebenfalls in ihrer stabilen Lage verharrt Am Ausgang C dieser zweiten monostabilen Kippschaltung MF2 bleibt der Zustand 1 bestehen, die UND-Schaltung i/bleibt für die vom Eingang D kommenden Impulse durchlässig, die Übertragung ist nicht unterbrochen.The time constant 7Ί the first monostable multivibrator MFi is determined so that it corresponds to the duration of the shortest approved characteristic portion by the falling edge of the first pulse, the first monostable multivibrator AFFL is tilted in the unstable position, and at the output of A then there is the state 1 for the Duration of the shortest permitted identification section. The output A is connected to the other input of the NAND circuit N. In the pulse sequence chosen as an example, the first pulse is not followed by a further pulse within the time T1, so that the output ß of the first NAND circuit N retains its state 1 and the associated second monostable multivibrator also remains in its stable position. At the output C of this second monostable multivibrator MF2 , the state 1 remains, the AND circuit i / remains permeable to the pulses coming from input D , the transmission is not interrupted.

Durch die abfallende Fianke des nächsten Impulses der ankommenden Impulsfolge wird die erste monostabile Kippschaltung MFl erneut in ihre instabile LageDue to the falling edge of the next pulse of the incoming pulse train, the first becomes monostable Toggle switch MFl again in its unstable position

ίο gekippt, bei der als Beispiel gewählten Impulsfolge folgt aber nun innerhalb der Zeitdauer Ti ein weiterer Impuls, so daß an den beiden Eingängen der NICHT-UND-Schaltung N jeweils der Zustand 1 besteht, wodurch der Ausgang B dieser NICHT-UND-Schaltung den Zustand 0 annimmt. Durch diesen Übergang von 1 auf 0 wird die zweite monostabile Kippschaltung MF2 in ihre instabile Lage gekippt an ihrem Ausgang C besteht dann der Zustand 0 und die nachfolgende UND-Schaltung ist gesperrt Die zweite monostabile Kippschaltung MFi hat eine längere Zeitkonstante T2 als die erste monostabile Kippschaltung, gemäß einem Merkmal der Erfindung ist die Zeitkonstante so gewählt, daß mehrere folgende Impulse der Impulsfolge gesperrt werden und dadurchίο tilted, with the pulse sequence chosen as an example, however, another pulse now follows within the time period Ti , so that the state 1 exists at the two inputs of the NAND circuit N , whereby the output B of this NAND circuit is the Assumes state 0. This transition from 1 to 0 tilts the second monostable multivibrator MF2 into its unstable position.At its output C there is then the state 0 and the subsequent AND circuit is blocked.The second monostable multivibrator MFi has a longer time constant T2 than the first monostable multivibrator According to a feature of the invention, the time constant is chosen so that several subsequent pulses of the pulse train are blocked and thereby

die Übertragung gestört wird. Diese Impulse sind in Zeile D der Fi g. 2 dargestellt und in der Zeile D'durch den Buchstaben FaIs Fehlstellen markiert. Hierdurch wird die Übertragung von Impulsfolgen mit einer höheren als der höchsten zugelassenen Übertragungsgeschwindigkeit sicher unterbunden. Die Genauigkeit der Begrenzung der ÜbertragungsgeschBindigkeit wird nur durch die Genauigkeit der die Zeitkonstante Ti bestimmenden Bauelemente begrenzt. Die erfindungsgemäße Schaltungsanordnung läßt sich mit Ausnahmethe transmission is disturbed. These pulses are in line D of FIG. 2 and marked defects in line D ' by the letter FaIs. This reliably prevents the transmission of pulse trains with a higher than the highest permitted transmission speed. The accuracy of the limitation of the transmission rate is only limited by the accuracy of the components determining the time constant Ti. The circuit arrangement according to the invention can be with exception

^ der die Zeitkonstanten 71 und Tl bestimmenden Bauelemente vollständig integrieren und beansprucht daher nur einen sehr geringen Raum und hat nur einen sehr kleinen Stromverbrauch. Durch Änderung der Zeitkonstanten der beiden monostabilen Kippschaltungen ist sie für die unterschiedlichsten Übertragungsgeschwindigkeiten universell anwendbar.^ fully integrate the components determining the time constants 71 and T1 and therefore only takes up a very small amount of space and has only a very small power consumption. By changing the time constants of the two monostable multivibrators, it can be used universally for a wide variety of transmission speeds.

Ein Anwendungsgebiet für das digitale Sperrfilter gemäß der Erfindung ist beispielsweise ein Datenübertragungssystem zur Übertragung von Daten über Fernsprechleitungen. Hierfür sind Datenübertragungsgeräte entwickelt worden, die für sehr hohe Übertragungsgeschwindigkeiten wie z. B. 9600 Bd geeignet sind. Nicht in jedem Fall ist die Anwendung so hoher Übertragungsgeschwindigkeiten zulässig. So könnenA field of application for the digital notch filter according to the invention is, for example, a data transmission system for the transmission of data over telephone lines. For this purpose, data transmission devices have been developed which are designed for very high transmission speeds such as B. 9600 Bd are suitable. The use of such high transmission speeds is not always permissible. So can

5" beispielsweise bei höheren Übertragungsgeschwindigkeiten unkontrollierbare Einwirkungen auf benachbarten Leitungen hervorgerufen werden, insbesondere dann, wenn auf diesen benachbarten Leitungen ebenfalls Daten übertragen werden. Mit Hilfe des erfindungsgemäßen digitalen Sperrfilters kann sichergestellt werden, daß die Übertragung von Daten mit einer höheren als der gerade zugelassenen höchsten Übertragungsgeschwindigkeit zuverlässig verhindert wird.5 "for example at higher transmission speeds uncontrollable effects on neighboring lines are caused, in particular when data is also being transmitted on these neighboring lines. With the help of digital notch filter according to the invention can be ensured that the transmission of data with a higher than the currently approved maximum transmission speed reliably prevented will.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (2)

2i 03 Patentansprüche:2i 03 claims: 1. Verfahren zur Verhinderung der Übertragung von Binärzeichen mit einer höheren als einer zugelassenen höchsten Übertragungsgeschwindigkeit, wobei der kürzeste zugelassene Kennabschnitt gleich dem reziproken Wert der zugelassenen höchsten Übertragungsgeschwindigkeit ist, dadurch gekennzeichnet, daß durch jeden ic Übergang vom ersten Kennzustand in den zweiten Kennzustand für die Dauer des kürzesten zugelassenen Kennabschnittes eine Sperrschaltung zur Sperrung der Binärzeichenfolge vorbereitet wird und beim Auftreten eines folgenden ersten Kennzu-Standes innerhalb der Dauer des kürzesten zugelassenen Kennabschnittes die Sperrschaltung für die Dauer eines Zeitintervalls sperrt, das länger ist als ein Vielfaches des kürzesten zugelassenen Kennabschnittes. 1. Procedure to prevent the transmission of binary characters with a higher than one highest permitted transmission speed, with the shortest permitted identification section is equal to the reciprocal value of the highest permitted transmission speed, characterized in that each ic Transition from the first identification state to the second identification state for the duration of the shortest permitted Identification section a blocking circuit for blocking the binary character sequence is prepared and when a following first characteristic condition occurs within the duration of the shortest permitted Identification section blocks the blocking circuit for the duration of a time interval that is longer than a multiple of the shortest permitted identification section. 2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 für eine Binärzeichenfolge mit den beiden Kennzuständen 1 und O, gekennzeichnet durch eine erste monostabile Kippschaltung mit einer Zeitkonstanten (Ti) gleich dem kürzesten zugelassenen Kennabschnitt und durch eine zweite monostabile Kippschaltung mit einer Zeitkonstanten (7*2) gleich einem Vielfachen des kürzesten zugelassenen Kennabschnittes, wobei die zu übertragende Binärzeichenfolge der ersten 3" monostabilen Kippschaltung, einem Eingang einer NAND-Schaltung und einem Eingang einer UND-Schaltung zugeführt wird und wobei bei einem Übergang von 1 auf 0 die erste monostabile Kippschaltung in ihre instabile Lage gekippt wird und der dann an ihrem Ausgang erscheinende Zustand 1 am anderen Eingang der NAND-Schaltung anliegt und wobei beim darauffolgenden Auftreten des Kennzustandes 1 innerhalb der durch die Zeitkonstante (Ti) des ersten monostabilen Kippschaltung bestimmten Zeitintervalls das Ausgangspotential der NAND-Schaltung sich von 1 zu 0 ändert und hierdurch die zweite monostabile Kippschaltung in ihre instabile Lage gekippt wird, wodurch das Potential an ihrem Ausgang sich von 1 zu 0 ändert und durch dieses Potential am anderen Eingang der UND-Schaltung diese für die Binärzeichenfolge während der durch die Zeitkonstante der zweiten monostabilen Kippschaltung bestimmten Zeit gesperrt wird.2. Circuit arrangement for carrying out the method according to claim 1 for a binary character sequence with the two characteristic states 1 and O, characterized by a first monostable multivibrator with a time constant (Ti) equal to the shortest permitted characteristic section and by a second monostable multivibrator with a time constant (7 * 2) equal to a multiple of the shortest permitted identification section, whereby the binary character sequence to be transmitted is fed to the first 3 "monostable multivibrator, one input of a NAND circuit and one input of an AND circuit, and with a transition from 1 to 0 the first monostable multivibrator is tilted into its unstable position and the then appearing at its output state 1 is applied to the other input of the NAND circuit and with the subsequent occurrence of the characteristic state 1 within the time interval determined by the time constant (Ti) of the first monostable trigger circuit, the output potential of the N AND circuit changes from 1 to 0 and thereby the second monostable multivibrator is toggled into its unstable position, whereby the potential at its output changes from 1 to 0 and through this potential at the other input of the AND circuit this for the binary character sequence during which is blocked by the time constant of the second monostable multivibrator.
DE19712103435 1971-01-26 1971-01-26 Method and circuit arrangement for preventing the transmission of binary characters at a higher than the highest permitted transmission speed Expired DE2103435C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19712103435 DE2103435C3 (en) 1971-01-26 1971-01-26 Method and circuit arrangement for preventing the transmission of binary characters at a higher than the highest permitted transmission speed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712103435 DE2103435C3 (en) 1971-01-26 1971-01-26 Method and circuit arrangement for preventing the transmission of binary characters at a higher than the highest permitted transmission speed

Publications (3)

Publication Number Publication Date
DE2103435A1 DE2103435A1 (en) 1972-08-17
DE2103435B2 true DE2103435B2 (en) 1977-05-26
DE2103435C3 DE2103435C3 (en) 1984-08-23

Family

ID=5796877

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712103435 Expired DE2103435C3 (en) 1971-01-26 1971-01-26 Method and circuit arrangement for preventing the transmission of binary characters at a higher than the highest permitted transmission speed

Country Status (1)

Country Link
DE (1) DE2103435C3 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2841171C3 (en) * 1978-09-21 1984-04-26 Siemens AG, 1000 Berlin und 8000 München Circuit arrangement for interference suppression of transmission devices for digital signals, in particular for masking out higher-frequency interference pulses of any polarity

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA705993A (en) * 1961-03-09 1965-03-16 Astheimer Walter Pulse stretcher employing alternately actuated monostable circuits
DE1233907B (en) * 1964-11-11 1967-02-09 Continental Elektro Ind Ag Device for suppressing interference pulses in a transmission line
CH465005A (en) * 1968-02-27 1968-11-15 Landis & Gyr Ag Frequency gate, designed as a high, low or band pass

Also Published As

Publication number Publication date
DE2103435C3 (en) 1984-08-23
DE2103435A1 (en) 1972-08-17

Similar Documents

Publication Publication Date Title
DE2410957C2 (en) Circuit arrangement for data transmission systems, for suppressing pulse-shaped signals in an input signal sequence
DE3226367C2 (en) Remote feedback testing system
DE2045794A1 (en) Data demodulator using comparisons
DE3001397C2 (en)
DE2357067C3 (en) Electrical circuit arrangement in connection with a speech recognition device
DE2261581C3 (en) Method and equalizer for equalizing frequency-dependent distortions
DE2223617C3 (en) Receiver for data signals with an automatic line correction arrangement
DE2752882A1 (en) SLIDING REGISTER TIMER
DE2253015A1 (en) BROADBAND DISCRIMINATOR
DE2855082A1 (en) TRANSMISSION SYSTEM FOR DIGITAL SIGNALS
DE2824565C2 (en)
DE2103435C3 (en) Method and circuit arrangement for preventing the transmission of binary characters at a higher than the highest permitted transmission speed
DE2515089A1 (en) CIRCUIT ARRANGEMENT FOR DETECTING PULSES
DE3338510C2 (en)
DE2141484A1 (en) Transmission system and this includes the transmitter and receiver for transmitting synchronous pulse signals
DE2951758A1 (en) Error detection system for pulse width modulated data transmission - uses clock pulses to determine permissible and non-permissible code receive periods
DE2606515C2 (en) Method and circuit arrangement for demodulating a frequency-modulated signal
DE2150930C3 (en) Alarm input circuit for a data processing system
DE3408408C2 (en) Method and arrangement for deriving a control signal for a phase locked loop
DE2130082C3 (en) Circuit arrangement for the transmission of direct current telegraphic characters and data signals
DE3028582C2 (en) Information transmission device in which an interrogation signal is reflected in a frequency-selective manner
EP0122438A2 (en) Receiving circuit for data signals transmitted according to the code-diphase method
DE2326873A1 (en) ARRANGEMENT FOR DETECTING FAULTS
DE1262332B (en) Method and circuit arrangement for demodulation for frequency shift key telegraphy
DE3136223A1 (en) Integratable audio-frequency detector

Legal Events

Date Code Title Description
8227 New person/name/address of the applicant

Free format text: FELTEN & GUILLEAUME FERNMELDEANLAGEN GMBH, 8500 NUERNBERG, DE

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee