DE2027127C3

DE2027127C3 - Plenary integrated semiconductor circuit

Info

Publication number: DE2027127C3
Application number: DE19702027127
Authority: DE
Inventors: Horst Heinz Dipl.-lng 7032 Sindelf ingen Berger
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Filing date: 1970-06-03
Publication date: 1978-02-02

Description

50 ist, mehrere Schaltungskomponenten innerhalb einer50 is multiple circuit components within one

einzigen Isolationswanne zusammenzufassen. Es wer-summarize single insulation tub. It who-

; den dabei vorzugsweise gleichartige und auf dem-; which are preferably of the same type and

.i selben Potential liegende Halbleiterzonen gemeinsam. Semiconductor zones lying at the same potential together

'■! ausgebildet.'■! educated.

; Die Erfindung betrifft eine planar integrierte^ So ist aus der DT-PS 10 63 279 bereits eine intei Halbleiterschaltung aus mehreren lateral aufgebau- ' grierte Halbleiterschaltung mit mehreren als einzeln ten, eine gemeinsame Basiszone aufweisenden Tran- schaltbare Stromquellen betriebenen Transistoren sistoren, die über aneine gemeinsame Emitterstrom- bekanntgeworden, die eine gemeinsame Basiszone ;. quelle angeschlossene Emitterelektroden und eine ge- sowie mehrere nebeneinander auf ein und derselben λ meinsame Basiselektrode als einzeln schaltbare Strom- 60 Oberflächenseite des Halbleiterkörpers angeordnete j quellen betrieben werden. Emitter- und Kollektorelektroden aufweisen. Im Ein bevorzugtes Anwendungsgebiet für derartige Prinzip handelt es sich dabei um eine Vierschichtschaltbare Stromquellen ist die Realisierung logischer struktur, bei der durch besondere Maßnahmen dafür Verknüpfungen, insbesondere in der Rechenmaschi- gesorgt ist, daß durch Zufuhr abgestufter Ströme nentechnik. Die Realisierung logischer Verknüpfun- 65 über die Emitterelektroden nur jeweils eine der Kolgen erfolgt derzeit in bekannter Weise mittels söge- lektorclektroden Strom ziehen kann,
nannter Schaltungsfamilien. Diese lassen sich in zwei Eine derartige Halbleiterschaltung weist mehrere Gruppen einteilen. Die eine Gruppe ist in Unipolar- Nachteile auf, deren Vermeidung von größtem Inter-; The invention relates to a planar integrated ^ So from the DT-PS 10 63 279 already an intei semiconductor circuit of several laterally built 'grierte semiconductor circuit with several as individual th, a common base zone having trans- switchable current sources operated transistors, which are operated via an common emitter current has become known, which has a common base zone; source connected emitter electrodes and one and several side by side on one and the same λ common base electrode can be operated as individually switchable current sources arranged on the surface side of the semiconductor body. Have emitter and collector electrodes. A preferred field of application for such a principle is a four-layer switchable current source is the implementation of a logical structure in which special measures are used to ensure links, especially in the computing machine, so that graduated currents are supplied. The realization of logical links 65 via the emitter electrodes only one of the Kolgen is currently carried out in a known manner by means of sögeelektorclektroden can draw current,
named circuit families. These can be divided into two. Such a semiconductor circuit has several groups. One group is in unipolar disadvantages, the avoidance of which is of greatest inter-

esse ist. Die einzelnen Transistoren werden in Sättigung betrieben. Optimale Ergebnisse hinsichtlich hoher Schaltgeschwindigkeit bei gleichzeitig geringer Verlustleistung und geringem Platzbedarf entsprechend den derzeit aufgestellten Forderungen sind nicht zu erzielen. Die Halbleiteranordnung weist einen relativ komplizierten Aufbau auf, der ein aufwendiges Herstellungsverfahren erforderlich macht.eat is. The individual transistors will be in saturation operated. Optimal results in terms of high switching speed and lower at the same time Power dissipation and low space requirements are in accordance with the current requirements not to be achieved. The semiconductor device has a relatively complicated structure, which is an expensive one Makes manufacturing process required.

Ein in vieler Hinsicht vorteilhafterer Grundbaustein für schiji'tbare Stromquellen ist bereits aus »IRE Transactions On Circuit Theory«, Sept. 1957, S. 236 bis 240, unter dem Titel »Millimicrosecond Transistor Current Switching Circuits« bekannt. Dieser Grundbaustein weist insbesondere hinsichtlich der erreichbaren Schallgeschwindigkeit beträchtliche Vorteile auf. Der Grundbaustein besteht aus einzeln schaltbaren, emittcrgekoppelten Transistorstufen. Im gemeinsamen Emitterkreis liegt eine Konstantstromquelle. Über an die Basen der Transistoren angelegte Steuersignale lassen sich die Kollektorströme nach dem Stromübernahmeprinzip schalten. Eine in üblicher Weise in monolithischer integrierter Technik verwirklichte Schaltung dieser Art besteht dann aus einem Halbleitersubstrat mit einer darauf aufgewachsenen Epitaxieschicht entgegengesetzten Leitungstyps. In diese Epitaxieschicht sind für jeden Trarsistor lateral jeweils eine Emitter- und eine Kollektoizone eindiffundiert. Der jeweils zwischen diesen Zonen liegende Bereich der Epitaxieschicht bildet die zugeordneten Basiszone. Da nicht nur die Emitterzonen, sondern über die Epitaxieschicht auch die Basiszonen der Transistoren verbunden sind, müssen die einzelnen Transistoren jeweils durch eine zusätzliche, bis in das Substrat reichende Isolationsdiffusion elektrisch voneinander isoliert werden, wenn sie getrennt steuerbar sein sollen. Nachteilig ist dabei der zusätzliche Verfahrensschritt und die damit verbundene Verringerung der erreichbaren Packungsdichte.A basic building block for switchable power sources that is more advantageous in many respects is already from »IRE Transactions On Circuit Theory ", Sept. 1957, pp. 236-240, under the title" Millimicrosecond Transistor Current Switching Circuits «known. This basic building block points in particular with regard to the achievable The speed of sound has considerable advantages. The basic module consists of individually switchable, emitter-coupled transistor stages. A constant current source is located in the common emitter circuit. The collector currents decrease via control signals applied to the bases of the transistors switch according to the current transfer principle. One in the usual way in monolithic integrated technology Realized circuit of this type then consists of a semiconductor substrate with a grown on it Epitaxial layer of opposite conductivity type. In this epitaxial layer are for each Trarsistor laterally an emitter and a collector zone diffused. The area of the epitaxial layer lying between these zones forms the assigned Base zone. There not only the emitter zones, but also the base zones via the epitaxial layer of the transistors are connected, the individual transistors must each be replaced by an additional, Isolation diffusion extending into the substrate are electrically isolated from one another when they are separated should be controllable. The disadvantage here is the additional process step and the associated one Reduction of the achievable packing density.

Die Aufgabe der Erfindung besteht darin, einen integrierten Schaltungsaufbau für die geschilderten emittergekoppelten, als Stromquellen dienenden Transistorstufen anzugeben, der eine möglichst große Packungsdichte bei vereinfachtem Herstellungsprozeß gewährleistet, wobei die Eigenschaft der getrennten Schaltbarkeit der einzelnen Stufen erhalten bleibt. Insbesondere sollen Isolationsdiffusionen im Hinblick auf die Schaltbarkeit vermieden werden.The object of the invention is to provide an integrated circuit structure for the described specify emitter-coupled, serving as current sources transistor stages, the largest possible Packing density guaranteed with a simplified manufacturing process, the property of the separate Switchability of the individual stages is retained. In particular, insulation diffusions should be considered with regard to on switchability can be avoided.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß zwischen der Emitter- und der Kollektorzone eines jeden Transistors eine zusätzliche, zur Basiszone entgegengesetzt dotierte Zone lateral angeordnet ist, die mit einem Steuerpotential derart beaufschlagt wird, daß der jeweils von der Emitterzone des betreffenden Transistors gelieferte Strom entweder über die zugehörige Kollektorzone oder über die zugehörige zusätzliche Zone abfließt.According to the invention, this object is achieved in that between the emitter and the collector zone of each transistor, an additional zone doped opposite to the base zone is arranged laterally is to which a control potential is applied in such a way that each of the emitter zone of the respective transistor supplied either via the associated collector zone or via the associated additional zone flows off.

Die zusätzliche Zone hat nur geringen zusätzlichen Platzbedarf und erfordert keinen zusätzlichen Verfahrensschritt, da sie sich gleichzeitig mit der Emitterbzw. Kollektordiffusion herstellen läßt.The additional zone only requires little additional space and does not require an additional process step, because they are at the same time with the Emitterbzw. Can produce collector diffusion.

Vorteilhafte Ausgestaltungen der Erfindung bestehen darin, daß die zusätzliche Zone über einen Schalter mit dem Steuerpotential verbunden ist, daß die Emitterzone von der zusätzlichen Zone und diese von der Kollektorzone umschlossen ist und daß die Kollektorzone die zusätzliche Zone bis auf einen geringen Spalt umschließt und daß in diesem Spalt die Emitterzone angeordnet ist und daß die Emitterzone von einer hochdotierten Zone des entgegengesetzten Leitungstyps umgeben ist, die jeweils zur zusätzlichen Zone hin unterbrochen ist.Advantageous embodiments of the invention are that the additional zone has a Switch is connected to the control potential that the emitter zone from the additional zone and this is enclosed by the collector zone and that the collector zone is the additional zone except for one encloses a small gap and that the emitter zone is arranged in this gap and that the emitter zone is surrounded by a highly doped zone of the opposite conductivity type, each for the additional Zone is interrupted.

Stromquellen, bestehend aus einzelnen Zweikollektor-Transistoren, entstehen dadurch, daß die Kollektorzonen zweier benachbarter Transistoren sich mit ihren Spalten gegenüberliegend symmetrisch zueinander angeordnet sind und daß sich die gemeinsame Emitterzone der beiden Transistoren in beide SpaltenCurrent sources, consisting of individual two-collector transistors, arise from the fact that the collector zones of two adjacent transistors with each other their columns are arranged opposite each other symmetrically and that the common Emitter zone of the two transistors in both columns

ίο hinein erstreckt.ίο extends into it.

Die Erfindung wird im folgenden an Hand von vorteilhaften, in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigtThe invention is described below with reference to advantageous exemplary embodiments shown in the drawing explained in more detail. It shows

Fig. I a in schematischer Darstellung einen Schnitt durch eine erfindungsgemäße Halbleiterschaltung aus beispielsweise drei Stromquellen,1a shows a schematic representation of a section by a semiconductor circuit according to the invention from, for example, three current sources,

Fig. Ib dieselbe Anordnung in Draufsicht,
Fig. 2 eine schematische Darstellung eines weiteren Ausführungsbeispiels der Halbleiterschaltung nach der Erfindung mit zwei Stromquellen undFig. Ib the same arrangement in plan view,
2 shows a schematic representation of a further exemplary embodiment of the semiconductor circuit according to the invention with two current sources and

F i g. 3 eine schematische Darstellung eines Ausführungsbeispiels in Draufsicht mit vier paarweise zusammengefaßten Stromquellen.F i g. 3 shows a schematic representation of an exemplary embodiment in plan view with four pairs combined power sources.

Die in Fig. la im Querschnitt und in Fig. Ib in Draufsicht dargestellte integrierte Halbleiterschaltung beinhaltet drei einzeln schaltbare Stromquellen. Jede Stromquelle besteht im wesentlichen aus einer lateralen Transistorstruktur.The integrated semiconductor circuit shown in cross section in FIG. La and in plan view in FIG contains three individually switchable power sources. Each power source essentially consists of one lateral transistor structure.

In einem beispielsweise η-leitenden Halbleitersubstrat 1 sind drei p-leitende Emitterzonen El, El und E3 eindiffundiert. Jede dieser Emitterzonen ist rahrnenfüriThg von einer eindiffundierten, p-leitenden Kollektorzone Cl, C2 bzw. C3 umgeben. Die Basiszone ist für alle drei Transistorstrukturen gemeinsam und besteht aus dem Halbleitersubstrat. Die Kontaktierung der Basiszone erfolgt über eine eindiffundierte n ⁺ -leitende Kontaktierungszone B. In one example, η-type semiconductor substrate 1, three p-type emitter regions El, El and E3 are diffused. Each of these emitter zones is surrounded by a diffused, p-conducting collector zone Cl, C2 or C3. The base zone is common to all three transistor structures and consists of the semiconductor substrate. The base zone is contacted via a diffused n ⁺ -conducting contact zone B.

Ein wesentliches Merkmal der Anordnung besteht nun darin, daß jeweils in die Basiszone zwischen der rahmenförmigen Kollektorzone und der Emitterzone eine zusätzliche, ebenfalls rahmenförme Zone CV, CT bzw. C 3' des gleichen Leitungstyps wie die Kollektor- bzw. Emitterzone eindiffundiert ist. Die Emitterzonen El, El und £3 sind über eine gemeinsame Leitung 2 an eine den Strom Ie liefernde Emitterstromquelle angeschlossen. Die Kollektoren Cl, Cl und C3 sind über Leitungen 3, 4 und 5 mit den zugeordneten, nicht dargestellten Verbrauchern verbunden, die mit den zugeordneten Kollektorströmen IcX, IcI und Ic 3 beaufschlagt werden.An essential feature of the arrangement is that an additional, likewise frame-shaped zone CV, CT or C 3 'of the same conductivity type as the collector or emitter zone is diffused into the base zone between the frame-shaped collector zone and the emitter zone. The emitter zones El, El and £ 3 are connected via a common line 2 to an emitter current source supplying the current Ie. The collectors Cl, Cl and C3 are connected via lines 3, 4 and 5 to the associated consumers, not shown, to which the associated collector currents IcX, IcI and Ic 3 are applied.

Die zusätzlichen Zonen Cl', C2' und C3' sind über Leitungen 7, 8 und 9 und zugeordnete Schalter 51, 52 und 53 mit einem geeigneten Potential verbunden, beispielsweise mit Massepotential. Auch die gemeinsame Basiszone 1 ist über eine Leitung 6 an geeignetes Potential, im betrachteten Ausführungsbeispiel ebenfalls an Massepotential, gelegt. The additional zones Cl ', C2' and C3 'are via lines 7, 8 and 9 and associated switches 51, 52 and 53 are connected to a suitable potential, for example to ground potential. Also the Common base zone 1 is connected to a suitable potential via a line 6, also to ground potential in the exemplary embodiment under consideration.

Die Potentialverhältnisse sind so gewählt, daß sich bei geöffneten Schaltern 51, 52 und 53 der zugeführte Emitterstrom Ie gleichmäßig auf die einzelnen Emitter El, El und E3 verteilt und daß in den zugeordneten Kollektorkreisen die KollektorströmeIcX, IcI und Ic3 fließen. Bei identischer Ausführung der einzelnen Transistorstrukturen sind diese Ströme etwa gleich groß. Durch Schließen der Schalter 51, 52 und S3 können die zusätzlichen Zonen Cl', C2' und C3' an ein Potential gelegt werden, so daß die Kollektorströme IcX. IcI nnri /r.1 nirhf mehr iiK»rThe potential ratios are chosen so that when the switches 51, 52 and 53 are open, the emitter current Ie supplied is evenly distributed to the individual emitters El, El and E3 and that the collector currents IcX, IcI and Ic3 flow in the associated collector circuits. If the individual transistor structures are designed identically, these currents are approximately the same. By closing the switches 51, 52 and S3 , the additional zones Cl ', C2' and C3 'can be connected to a potential so that the collector currents IcX. IcI nnri /r.1 nirhf more iiK »r

die Leitungen 3, 4 und S zu den Verbrauchern geleitet, sondern über die zusätzlichen Zonen CV, CT und Ci', die zugeordneten Leitungen 7, 8 und 9 und die Schalter 51, 52 und 53 abgeleitet werden. Mit Hilfe der Schalter können somit einzelne oder samtliehe Verbraucher beliebig mit Kollektorslrom versorgt werden oder nicht. Bei geöffnetem Schalter fließt im zugeordneten Verbraucher Kollektorstrom, und bei geschlossenem Schalter wird dieser Kollektorstrom über die zugeordnete zusätzliche Zone vom Verbraucher abgeschaltet.the lines 3, 4 and S are routed to the consumers, but are diverted via the additional zones CV, CT and Ci ', the associated lines 7, 8 and 9 and the switches 51, 52 and 53. With the help of the switch, individual or all consumers can be supplied with collector current as desired or not. When the switch is open, collector current flows in the assigned consumer, and when the switch is closed, this collector current is switched off by the consumer via the assigned additional zone.

Das in Fig. 2 dargestellte weitere Ausführungsbeispiel besteht wiederum aus einem η-leitenden Substrat 20, das die gemeinsame Basiszone bildet.The further embodiment shown in FIG. 2 again consists of an η-conductive substrate 20, which forms the common base zone.

Die Kollektoren Cl und Cl der beiden Transistorstrukturen bestehen aus p-leitenden, rahmenförmigen Gebieten, die an einer Seite unterbrochen sind, also einen Spalt aufweisen. Die Emitterzonen £1 und El sind im Bereich dieser Spalten eindiffundiert. Die zusätzlichen p-leitenden Zonen CV und CT liegen in der Basiszone innerhalb der rahmenförmigen Kollektorzone Cl und C 2. Diese Anordnung bewirkt eine kleine inverse Stromverstärkung der Transistorstrukturen El, B, CV bzw. El, B, Cl'. Außerdem ist im Ausführungsbeispiel gemäß der F i g. 2 um die a₅ Emitterzonen £1 und El jeweils eine nach der zusätzlichen Zone CV und C 2' hin offene, entgegengesetzt zur Emitterzone, hochdotierte klammerförmige Zone Bl bzw. Bl eindiffundiert. Durch diese Zone wird das Übertreten injizierter Löcher direkt zur Kollektorzone Cl bzw. C2 verhindert, da die Injektion dort stark vermindert und zur Emitterzone El bzw. El gelenkt wird und da die Lebensdauer der wenigen noch in der hochdotierten Zone B1 bzw. B1 injizierten Löcher sehr klein ist.The collectors Cl and Cl of the two transistor structures consist of p-conducting, frame-shaped areas that are interrupted on one side, that is, have a gap. The emitter zones £ 1 and El are diffused in the area of these gaps. The additional p-conductive zones CV and CT are located in the base zone within the frame-shaped collector zone Cl and C 2. This arrangement causes a small inverse current gain of the transistor structures El, B, CV or El, B, Cl '. In addition, in the exemplary embodiment according to FIG. 2 to a ₅ £ emitter zones 1 and El respectively one after the additional zone CV and C 2 'are open towards opposite to the emitter region, heavily doped bracket-shaped zone Bl and Bl diffused. Through this zone the crossing of injected holes directly to the collector region Cl and C2 is prevented because the injection is greatly reduced there, and is turned to the emitter region El or El and since the life of the few remaining in the highly doped zone B 1 or B1 injected holes is very small.

Die Emitter £1 und El sind wiederum über eine gemeinsame, den Emitterstrom Ie führende Leitung 21 an eine nicht dargestellte Emitterstromquelle angeschlossen. Die Kollektorzonen Cl und C 2 sind über Leitungen 23 und 25 mit den nicht dargestellten Verbrauchern verbunden. Die zusätzlichen Zonen CV und C2' liegen über Leitungen 22 und 24 und zugeordnete Schalter 51 und 52 an Massepotential. Die gemeinsame Basiszone 20 ist über eine hochdotierte Zone B kontaktiert und über eine Leitung 26 ebenfalls an Massepotential gelegt. Durch Schließen oder öffnen der Schalter 51 und 52 fließen die Kollektorströme IcX und IcI entweder zum Verbraucher oder werden über die Schalter abgeführt.The emitters £ 1 and El are in turn connected via a common line 21 carrying the emitter current Ie to an emitter current source (not shown). The collector zones Cl and C 2 are connected to the consumers, not shown, via lines 23 and 25. The additional zones CV and C2 'are connected to ground potential via lines 22 and 24 and associated switches 51 and 52. The common base zone 20 is contacted via a highly doped zone B and also connected to ground potential via a line 26. By closing or opening the switches 51 and 52, the collector currents IcX and IcI either flow to the consumer or are dissipated via the switches.

Eine Weiterbildung des in F i g. 2 gezeigten Ausführungsbeispiels ist der F i g. 3 zu entnehmen. Die beiden Transistorstrukturen sind hierbei als Mehrfach-KolIektor-Transistoren ausgeführt. In ein wiederum als gemeinsame Basiszone 30 dienendes Halbleitersubstrat sind zwei Emitterzonen El und El eindiffundiert. Lateral zu jeder dieser Emitterzonen sind in symmetrischer Anordnung zwei, die Emitterzone klammerähnlich umfassende Kollektorzonen CIl und C12 bzw. C21 und C22 angeordnet. In der Basiszone innerhalb der Kollektorzonen sind die zusätzlichen Zonen CIl' und C12' bzw. C21' und C 22' eindiffundiert. Zur Vermeidung von Rückwirkungen über die Emitter sind diese wiederum zu den Kollektoren CIl und C12 bzw. C21 und C22 hin von hochdotierten Gebieten Bl und Bl gleichen Leitfähigkeitstyps wie die Basiszone umgeben. Die Emitterstromzufuhr erfolgt über die gemeinsame Leitung 31. Die Kollektorströme /eil, /cl2, /c21 und /c22 fließen über die Leitungen 32, 35, 36 und 39. Das Schalten der Kollektorströme erfolgt wiederum über Schalter 511, 512, 521 und 522, die über Leitungen 33, 34, 37 und 38 mit den zusätzlichen Zonen CIl', C12', C21' und C22' verbunden sind. Die Basiszone 30 ist über ein hochdotiertes Gebiet B kontaktiert und über Leitung 40 an ein geeignetes Potential gelegt.A further development of the in F i g. The embodiment shown in FIG. 2 is FIG. 3 can be found. The two transistor structures are designed as multiple collector transistors. In a turn serving as a common base zone 30 semiconductor substrate two emitter regions El and El diffused. Lateral to each of these emitter zones, two collector zones CI1 and C12 or C21 and C22, which surround the emitter zone in a clamp-like manner, are arranged in a symmetrical arrangement. The additional zones CIl 'and C12' or C21 'and C 22' have diffused into the base zone within the collector zones. To avoid feedback effects via the emitter which in turn are surrounded and to the collectors Cll C12 or C21 and C22 out of the same highly doped regions Bl and Bl conductivity type as the base region. The emitter current is supplied via the common line 31. The collector currents / eil, / cl2, / c21 and / c22 flow via the lines 32, 35, 36 and 39. The collector currents are again switched via switches 511, 512, 521 and 522, which are connected via lines 33, 34, 37 and 38 to the additional zones CIl ', C12', C21 'and C22'. The base zone 30 is contacted via a highly doped area B and connected to a suitable potential via line 40.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

j ¹ j ¹ ²²

j and the other carried out in bipolar technology, which corresponds to i patent claims: ^the use of unipolar field effect transistors or bipolar transistors. The ! 1 Planar integrated semiconductor circuit from the most popular circuit families are the resistor! several laterally structured, a common 5 TransiEtor-Logic (RTL), the diode-transistor-logic i base zone having transistors, which are connected via (DTL), the emitter-coupled-logic (ECL), the Tranig to a common emitter current source sistor-transistor logic (TTL) and a large number i connected emitter electrodes, and a com- ^{substantially} on these said fundamental-1 same as base electrode constituting individually switchable concepts modifications.
i be operated power sources, characterized overall ^{"In the} construction of such circuits is a? indicates that between the emitter substantial effort there, the achievable Pak-I and the Koilektorzone (E and C) of each effect density to increase. At present, can be The 1 transistor is an additional zone (C) doped in the opposite direction to the base zone (1, 20, gießten packing densities with bipolar monolithic I 30), arranged laterally- integrated transistor-transistor- and emittergekop-1, which with a control potential of such a 5 P ^elten logic circuits achieve, since the Uni-S is acted upon, that the respective circuits executed by the Emitpolartechnologie due to the terzone (E) of the respective transistor, ^the level values occurring there are not supplied without further I current either via the associated collector ^s can be combined ^{to those} exported ^to Bipolartecnnologie Schaltun- i zone (C) to the associated additional S, as the driver circuit not yet

• Zone (C) drains. »° ^zusä ^ ^ic h are needed.

2. Integrated semiconductor circuit according to ^{An Dle} reasons that spoke for a high packing density 1 characterized in that the additional speak, are, apart from the associated lending zone (C) via a switch (S) with the extension of the space requirement, in particular control potential is connected. ⁱⁿ ™ ^ner targeted cost savings, in a;

3 Integrated semiconductor circuit according to an increase in the reliability wedge of the circuits and in I claim 1 or 2, characterized in that the ^one he increases the yield in the production process I emitter zone (E) from the additional zone (C).

? and this is enclosed by the collector zone (C). Also called with regard to the packing density! j _st partial transistor-transistor logic circuits that

4. Integrated semiconductor circuit according to An 30 are mainly composed of transistors, was claim 1 or 2, characterized in that the ^one previously forced to large half-liter area collector zone (C) the additional zone (C) to areas for the necessary isolation of the one encloses a small gap and that the emitter zone (E) is arranged against one another in this gap in subcircuits accommodated in semiconductor wafers. The insulation is mostly and that the emitter zone (E) is covered by a high-35 ^{through eme} additional zone (B1, B1) of the opposite semiconductor layer, which is doped on the semiconductor elements, to the semiconductor substrate.

• Is surrounded by conduction type, which reaches in each case to the tensile strat penetrating diffusion. Step; Subordinate additional zone (C) interrupted lateral outdiffusions, which have about the size i j _st order of the vertical diffusion depth. "·

5. Integrated semiconductor circuit according to An 40 In addition to the actual diffusion width for this

claim 4, characterized in that the KoI insulation diffusions provide the additional

lector zones (CIl, C12; C21, C 22) two tolerance pro-

neighboring transistors with their columns problematic with regard to the achievable packing

opposing symmetrically to one another, interfering factors accumulated.

are arranged and that the common emitter ₄₅ In connection with the monolithic zone (E1; E2) of the two transistors in both bipolar circuits, it is already splitted into it. ^knows > ⁱⁿ improvement of the usual topological

Circuit design, according to which a special insulation trough is provided for each circuit element