DE2025864A1

DE2025864A1 - Method and device for the electrical functional testing of printed circuit cards containing electronic components

Info

Publication number: DE2025864A1
Application number: DE19702025864
Authority: DE
Inventors: Erwin Dipl.-Ing. 6056 Heusenstamm; Miller Gerhard; Macha Erik Dipl.-Ing.; Pagel Hans; 6453 Seligenstadt Sanetra
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1970-05-27
Filing date: 1970-05-27
Publication date: 1971-12-02
Also published as: DE2025864C2

Description

Verfahren und Vorrichtung zur elektrischen Funktionsprüfung von elektronische Bauelemente enthaltenden, gedruckten Schaltungska rten Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur elektrischen Funktionsprüfung von in gedruckter Schaltungstechnik hergestellten, mit Anschlußelementen versehenen Platten, auf denen logische Verknüpfungen ihrer Eingangssignale herstellende elektronische Bausteine angeordnet sind.Method and device for electrical functional testing of electronic Printed circuit boards containing components The invention relates to to a method and a device for electrical functional testing of in boards made of printed circuit technology and provided with connection elements, on which logical connections of their input signals producing electronic Blocks are arranged.

Zinn Aufbau -digitaler Steuerungen und Regelungen werden in gedruckter Schaltungstechnik hergestellte Platten verwendet, auf denen eine große Zahl von logische Verknüpfungen ihrer Eingangssignale herstellende elektronische Bausteine angeordnet sind, die sowohl untereinander als auch über die Anschlußelemente der Platten mit auf anderen Platten untergebrachten Bausteinen vermascht sein können. Diese elektronischen Bausteine'erfüllen beispielsweise eine der logischen Funktionen wie die ODER-, UND-, NAM)-, NOR-Funktion oder weisen bistabiles oder monostabiles Kippverhalten auf. Jede einzelne Platte wird nach Fertigstellung für sich auf einwandfreie Funktion geprüft, da nach dem Zusammenbau mehrerer Platten in einem kompletten Gerät die Feststellung von Fehlern sehr schwierig und zeitraubend durchzuführen ist.Tin construction - digital controls and regulations are in print Circuit technology used boards on which a large number of Electronic components that produce logical links between their input signals are arranged, both among themselves and via the connecting elements of the Plates can be meshed with housed on other plates building blocks. These electronic modules fulfill one of the logical functions, for example like the OR, AND, NAM), NOR function or have bistable or monostable Tipping behavior. Each individual plate is flawless after completion Function checked, as after assembling several plates in a complete device the detection of errors is very difficult and time consuming to carry out.

Die Prüfung einer Platte erstreckt sich auf unerlaubte Verbindungen zwischen den Beitungsbahnen, Unterbrechungen der Leitungsbahnen sowie einwandfreies Arbeiten der Schaltung auf der Platte.The inspection of a plate extends to unauthorized connections between the Beitungsbahnen, interruptions of the conductor paths as well as flawless Working the circuit on the plate.

Es ist bekannt, eine gedruckte Schaltungsplatte über ihren Anschlußstecker mit Prüfsignalen zu beaufschlagen. Da die Bausteine auf einer Platte im allgemeinen untereinander keine abgeschlossene Funktion erfüllen, sind die zur Prüfung der Platte an den Anschlußstecker anzulegenden Signale nicht von vornherein bekannt. Zur vollständigen Prüfung einer Platte sind zahlreiche Eingangs'signalkombinationen am Stecker anzulegen. Alle nicht unmittelbar über den Anschlußstecker zugänglichen Leiterbahnen und Bausteine müssen mittels der von dem Anschlußstecker direkt ansteuerbaren Bausteine sekundär geprüft werden.It is known to have a printed circuit board via its connector to apply test signals. As the building blocks on a plate in general do not fulfill a closed function with one another, are those for testing the plate signals to be applied to the connector are not known in advance. To complete When testing a plate, numerous input signal combinations must be applied to the connector. All conductor tracks and components that are not directly accessible via the connector must be secondary by means of the modules that can be controlled directly by the connector being checked.

Zur Gewinnung der erforderlichen Eingangssignalkombinationen müssen die Bausteine auf der Karte in Bezug auf die von den Eingangssignalen erzeugten Signalzustände analysiert werden.To obtain the required input signal combinations you must the building blocks on the card in relation to those generated by the input signals Signal states are analyzed.

Diese Analyse muß auch die beiden verschiedenen möglichen Fehlern an den Steckern auftretenden Signale einbeziehen.This analysis must include the two different possible errors Include signals occurring at the connectors.

Eine Methode zur Gewinnung von Prüfplänen für kombinatorische logische Netzwerke ist in den "IEE Transactions on Electronic Computers, Februar 1966, Vol. EC-15, No. 1 von D. B. Armstrong, unter dem Titel "On Finding a Nearly Minimal Set of Fault Detection Tests for Combinational Logic Nets" erschienen.A method for obtaining test plans for combinatorial logical Networks is described in "IEE Transactions on Electronic Computers, February 1966, Vol. EC-15, No. 1 by D. B. Armstrong, entitled "On Finding a Nearly Minimal Set of Fault Detection Tests for Combinational Logic Nets "published.

Für die Analyse wirkt sich das zeitliche Folgeverhalten der Schaltkreise besonders erschwerend aus. Häufig ist nicht sicher vorherbesimmbar, wie sich fehlerhafte Signale in der vermaschten Schaltung fortpflanzen und am Kartenstecker erkennbar sind. Deshalb müssen Fehler oft in Versuchen simuliert werden. Die Erstellung eines Prüfschemas ist deshalb sehr umständlich, iangwierig und kostspielig. Je mehr Anschlußelemente und Bausteine eine Platte enthält, desto mehr Kombinationen von Prüfsignalen am Stecker sind erforderlich. Hat eine Platte z.B. 50 Eingangsanschlüsse, so sind mindestens 250 Kombinationen von Eingangssignalen möglich. Häufig bewirken unterschiedliche Fehler an den Meßstellen gleichartige Signale.The chronological follow-up behavior of the circuits affects the analysis particularly aggravating. It is often not possible to predict with certainty how faulty Propagate signals in the meshed circuit and identify them on the card connector are. Therefore, errors often have to be simulated in tests. The creation of a Checking schemes are therefore very cumbersome, time-consuming and expensive. The more connecting elements and building blocks a plate contains, the more combinations of test signals on Plugs are required. For example, if a plate has 50 input connections, at least 250 combinations of input signals possible. Often different effects Errors at the measuring points, signals of the same type.

Eine Fehlerselektion ist demnach auch mit Hilfe eines solchen Prüfschemas umständlich und zeitraubend. Bei umfangreichen Schaltungen ist zudem die Wahrscheinlichkeit sehr groß, daß in einem auf die oben beschriebene Weise ermittelten Prüfschema viele Fehlermöglichkeiten nicht beräcksichtigt sind.Error selection is therefore also possible with the help of such a test scheme cumbersome and time consuming. In the case of extensive circuits, the probability is also very large that in a test scheme determined in the manner described above many Possible errors are not taken into account.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung für die eingangs erwähnte Prüfung zu entwickeln, die eine zuverlässige Ermittlung von Fehlern ermöglichen, eine weitgehende Lokalisierung der Stellen mit Fehlern auf einer Platte erlauben, mit einfachen und schnell zu erstellenden Prüfplänen arbeiten können und an unterschiedlich bestückte oder geschaltete Platten leicht anpaßbar sind.The invention is based on the object of a method and a device to develop a reliable determination for the test mentioned at the beginning of errors enable an extensive localization of the places with errors on a plate, with test plans that are easy and quick to create can work and easily on differently equipped or switched panels are customizable.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß durch Signale Ein- und Ausgänge von allen einzelnen oder zu Gruppen zusammengefaßten Bausteinen. beaufschlagbar sind, die der Reihe nach an ihren Eingängen mit nach einem Prüfschema, etwa der ihr Verhalten kennzeichnenden Wahrheitstabelle, zu erstellenden Signalen in durch das Prüfschema vorgegebenen Schritten beaufschlagt werden und daß die bei den Prüfschritten an den Ausgängen entstehenden Signale mit nach dem Prüfschema festgelegten Signalen verglichen werden und bei Abweichung ein Fehler signalisiert wird.The object is achieved according to the invention in that by signals Inputs and outputs of all individual blocks or blocks combined into groups. can be charged, which in turn at their inputs with according to a test scheme, such as the truth table characterizing their behavior, signals to be created are applied in steps specified by the test scheme and that the at The signals resulting from the test steps at the outputs according to the test scheme specified signals are compared and an error is signaled in the event of a deviation will.

Die Erfindung beruht auf dem Gedanken, jeden eine logische Grundoperation ausführenden Baustein und jede Leiterbahn auf der Karte fur sich auf einwandfreie Funktion zu prüfen. Wenn alle Elemente einer Karte für sichveinwandirei arbeiten, dann ist auch die gesamte Warte in Ordnung. Diese Prüfung setzt voraus, daR die Ein- und Ausgänge der Bausteine und die Leiterbahnen einer über die Prüfeinrichtung zugänglich sind. Diese Voraussetzung läßt sich in einfacher Weise mittels Prüfadaptern erfüllen, die an die an den einzelnen Bausteinen nach außen geführten Anschlußdrähte angeschlossen werden. Hierdurch sind sowohl die Ein- und Ausgänge der Bausteine als auch die zu den Bausteinen führenden Leiterbahnen durch Prüfsignale beaufschlagbar.The invention is based on the idea that each has a basic logical operation executing block and each conductor track on the card for itself to be flawless Check function. When all the elements of a card work in isolation, then the entire control room is fine. This test assumes that the Inputs and outputs of the modules and the conductor tracks on the test device are accessible. This requirement can be met in a simple manner by means of test adapters meet the lead to the lead wires to the outside of the individual modules be connected. This means that both the inputs and outputs of the blocks as well as the conductor tracks leading to the modules can be acted upon by test signals.

Zur Prüfung der auf einer Platte angeordneten Baustene bzw.For testing the building blocks or modules arranged on a plate.

Gruppen von Bausteinen sind nur relativ wenige Signalkombinationen an den Eingängen zu diesen Bausteinen bzwt Gruppen nötig, die in wenigen Schritten nacheinander angelegt werden.Groups of modules are only a relatively small number of signal combinations at the inputs to these modules or groups necessary that in a few steps one after the other.

Die Ermittlung dieser Signalfolgen kann demnach schnell geschehen. Für die meisten Bausteine zur Herstellung logischer Grundfunktionen, z.B. für UND-, O-DER-, NOR-, NAND-, monostabile oder bistabile Bausteine, sind die Prüfsignalkombinationen auch bereits bekannt. Während der Prüfung eines Bausteins bzw. einer ausgewählten Gruppe von Bausteinen bleiben die an den übrigen Bausteinen auftretenden Signale unberücksichtigt.The determination of these signal sequences can therefore be done quickly. For most building blocks for the production of logical basic functions, e.g. for AND, O-DER, NOR, NAND, monostable or bistable components are the test signal combinations also already known. While checking a module or a selected one The signals appearing on the other blocks remain in the group of blocks disregarded.

Das erfindungsgemäße Verfahren eignet sich besonders gut für einen automatischen Ablauf. Die erforderlichen Prüfpläne für die Bausteine können in einem Speicher vorhanden sein. Für die zu den einzelnen Stellen auf der Platte führenden Leitungen wird dann eine Reihenfolge von Prüfsignalen vorgegeben, denen jeweils die von zu messenden Stellen ankommenden Signale zugeordnet sind. Die Auswahl der Prüfsignale und der zu messenden Signale ist ebenfalls im Speicher vorgesehen. Sobald ein Baustein bzw. eine Gruppe geprüft ist, wird das zur Prüfung des nächsten Bausteins bzw. der Gruppe benötigte Prüfschema dem Speicher entnommen und für die Prüfung verwendet. Aus obigen Angaben ist zu entnehmen, daß der Aufbau eines Prüfprogramms einfach und übersichtlich ist. Bei unterschiedlicher Bestückung von zu prüfenden Platten kann ein solches Prüfprogramm in der Struktur beibehalten und durch die änderung weniger Befehle den neuen Erfordernissen angepaßt werden.The inventive method is particularly suitable for one automatic sequence. The required test plans for the modules can be found in a Memory. For those leading to the individual places on the plate Lines are then given a sequence of test signals, each of which the signals arriving from the points to be measured are assigned. The choice of Test signals and the signals to be measured is also provided in the memory. As soon a module or a group is checked, this becomes the check of the next module or the test scheme required by the group is taken from the memory and used for the test used. From the above information it can be seen that the structure of a test program is simple and clear. With different equipment of to be tested Panels can retain such a test program in the structure and through the Change fewer commands to be adapted to the new requirements.

Es ist auch möglich, die Prüfschritte für die jeweils vorkommenden logischen Funktionen der Bausteine auf einem eigenen Datenträger zu speichern und mittels eines Steuerprogramms den Abruf dieser Prüfschritte und die Zuordnung zu den an die einzelnen Stellen der Platte angeschlossenen Leitungen durchzuführen. Das Steuerprogramm legt die Signale für die Anschlußstellen der Platte fest. Dabei können den einzelnen Priifleitungen Adressen zugeordnet sein, die das Erstellen des Steuerprogramms erleichtern. Bereits bei der Ei stellung der Schaltpläne für die Platte kannangegeben werden, welche logischen Funktionen den einzelnen Anschlußadressen entsprechen.It is also possible to change the test steps for each occurring to save logical functions of the blocks on a separate data carrier and the retrieval of these test steps and the assignment to them by means of a control program the cables connected to the individual points on the plate. The control program defines the signals for the connection points on the board. Included addresses can be assigned to the individual test lines, which enable the creation of of the control program. Already when creating the circuit diagrams for the disk can be specified which logical functions the individual port addresses correspond.

Es läßt sich auch ein Programm erstellen, das mittels einer programmgesteuerten Rechenmaschine an Hand der Angaben über die logischen Funktionen und der zugehörigen Adressen das Steuerprogramm für die Prüfmaschine selbsttätig ermittelt.A program can also be created using a program-controlled Calculating machine on the basis of the information about the logical functions and the associated Addresses are determined automatically by the control program for the testing machine.

In einer bevorzugten Ausführungsform ist vorgesehen, daß jedem Leiterzug - nebst Anschlüssen nur an einer adaptierten Stelle ein Signal zur Prüfung zugeführt oder zur Messung abgenommen wird.In a preferred embodiment it is provided that each conductor run - In addition to connections, a signal for testing is only supplied to an adapted point or removed for measurement.

Diese Ausführungsform ergibt sich aus der Erkenntnis, daß es für die Prüfung der Bausteine bzw. Gruppen von Bausteinen auf einwandfreie Funktion und der Leiterbahnen auf Durchgang oder Kurzschluß genügt, wenn die Ein- und Ausgänge und die damit verbundenen Leiterbahnen wenigstens an einer Stelle über die Prüfeinrichtung zugänglich sind. Damit können invorteilhafter Weise eigene Prüfschritte entfallen, die sich lediglich auf die Prüfung des einwandfreien Zustands der mit Ein- und Ausgängen von Bausteinen verbundenen Leiterbahnen befassen. Die Prüfung der Leiterbahnen läßt sich gleichzeitig mit der Prüfung der Bausteine bzw. Gruppen durchführen. Da alle Bausteine bzw.This embodiment results from the knowledge that it is for the Checking the modules or groups of modules for proper function and of the conductor tracks for continuity or short circuit is sufficient if the inputs and outputs and the conductor tracks connected therewith at least at one point over the test device are accessible. This means that your own test steps can advantageously be dispensed with, which only focus on checking the proper condition of the inputs and outputs conductors connected by building blocks. The test of the conductor tracks leaves be carried out at the same time as the modules or groups are checked. Since all Building blocks or

Gruppen nacheinander geprüft werden, wird eine zwischen zwei Anschlüssen von Bausteinen verlaufende Leiterbahn bei der Prüfung eines Bausteins an ihrem dem Anschlußpunkt für den gerade zu prüfenden Baustein entgegengesetzten Ende von einem Prüfsignal beaufschlagt oder für eine Messung des Signals abgefragt. Liegt ein Kurzschluß oder eine Unterbrechung im Zuge der Leiterbahn vor, dann erhält der zu prüfende Baustein nicht die vorgegebene Eingangssignalkombination und gibt am Ausgang nicht das festgelegte Signal ab. Das Verfahren gibt demnach ein Fehlersignal aus. Diese Fehler können den jeweiligen Bausteinen bzw. Gruppen von Bausteinen und den an diese angeschlossenen Leiterbahnen leicht zugeordnet werden. Das erfindungsgemäße Verfahren erlaubt ein shnelles Feststellen der Fehlerstelle.Groups are tested one after the other, one between two connections Conductor track running from modules when testing a module on its dem Connection point for the module to be tested at the opposite end of one Test signal applied or queried for a measurement of the signal. There is a short circuit or an interruption in the course of the conductor path, then the person to be tested receives Module does not have the specified input signal combination and does not give at the output the specified signal. The method accordingly outputs an error signal. These Errors can occur in the respective blocks or groups of blocks and to these connected conductor tracks can be easily assigned. The inventive method allows a quick determination of the fault location.

Bei einer weiteren bevorzugten Ausführungsform ist vorgesehen, daß während der Prüfung eines Bausteins oder einer Gruppe alle nicht mit deren Ein- und Ausgängen verbundenen Aus- und Eingänge der übrigen Bausteine oder Gruppen auf Bezugspotential gehalten werden.In a further preferred embodiment it is provided that during the test of a module or a group, none of the and outputs connected outputs and inputs of the other modules or groups Reference potential are kept.

Diese Maßnahme gewährleistet den einfachen Aufbau eines Prifgerätes, bei dem jede zur Platte führende Prüfleitung mittels eines Schalters an Bezugspotential anschließbar ist, während bei offenem Schalter ein dem anzulegenden Prüfsignal entsprechendes Potential auf der Leitung ansteht. Die Durchfuhrung des erfindungsgemäßen Verfahrens beruht darauf, daß logischen Bausteinen, die in einer bestimmten Technik, z.B. TTL-Technik, ausgeführt wird, kurzzeitig sowohl an Ein- wie an Ausgängen übereinstimmende Potentiale aufgzFJungenwerden können, ohne daß die Bausteine dadurch beschädigt werden.This measure ensures the simple structure of a test device, in which each test line leading to the plate is connected to reference potential by means of a switch can be connected, while when the switch is open, a test signal corresponding to the test signal to be applied Potential on the line. The implementation of the method according to the invention is based on the fact that logical modules, which are in a certain technology, e.g. TTL technology, is carried out, temporarily matching potentials at both inputs and outputs can be opened without damaging the building blocks.

Eine günstige Ausführungsform besteht darin, daß durch Steuersignale Speicher, deren Ausgänge mit Eingängen von Bausteinen oder Gruppen verbunden sind, vor deren Prüfung auf einen Speicherzustand gebracht werden, der an den Eingängen der zu prüfenden Bausteine oder Gruppen den durch das Prüfschema bestimmten Signalzustand herstellt.A favorable embodiment is that by control signals Memories whose outputs are connected to the inputs of blocks or groups, be brought to a memory state before testing, which is at the inputs of the modules or groups to be tested, the signal state determined by the test scheme manufactures.

Diese Maßnahme umgeht die Schwierigkeit, daß manchen Flip-Flops nicht ohne Beschädigung an mehreren Ein- und Ausgängen gleichzeitig bestimmte Potentiale aufgezwungen werden können.This measure avoids the problem that some flip-flops do not certain potentials at the same time without damaging several inputs and outputs can be imposed.

Eine Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens besteht darin, daß jeder zu einem Anschlußpunkt führenden Prüfleitung eine Adresse zugeordnet ist, daß jeder Prüfleitung ein Schalt- und Meßkanal vorgeschaltet ist, der Speicherschaltungen zur Ansteuerung von Torschaltungen, durch die Prüfleitung wahlweise mit einem einer logischen "L" oder "O" zugeordneten Signal beaufschlagbar ist, sowie eine Schaltung zum Vergleich gespeicherter mit an der Prüfleitung anstehender Signale aufweist, daß die einen Eingänge zu den Speicherschaltungen parallel und die Ausgänge der Vergleichsschaltungen parallel an ein Leitwerk angeschlossen sind, daß weitere Eingänge an den Speicherschaltungen mit einer Adressenentschlüsselungsschaltung verbunden sind, daß die gleichen Potentialen zugeordneten Torschaltungen parallel geschaltet und über ein vom Leitwerk steuerbares Tor mit den Spannungsquellen verbunden sind und daß das Leitwerk und die Adressenentschlüsselungsschaltung mit einer speicherprogrammierbaren Rechenmaschine verbunden sind.A device for carrying out the method according to the invention consists in that each test line leading to a connection point has an address it is assigned that each test line is preceded by a switching and measuring channel, the memory circuits for controlling gate circuits through the test lead can optionally be acted upon with a signal assigned to a logic "L" or "O" is, as well as a circuit for comparing stored with pending on the test lead Has signals that the one inputs to the memory circuits in parallel and the outputs of the comparison circuits are connected in parallel to a control unit, that further inputs to the memory circuits with an address decryption circuit are connected that the same potentials associated gate circuits in parallel switched and connected to the voltage sources via a gate that can be controlled by the tail unit are and that the control unit and the address decryption circuit with a programmable logic Adding machine are connected.

Die Rechenmaschine enthält die Adressen der zu prüfenden Bausteine bzw. Gruppen und die zugehörigen Prüfdaten. ueber den Rechner werden die für die Prüfung eines Bausteins bzw. einer £ruppe benötigten Schalt- und Meßkanäle nacheinander aufgerufen.The calculating machine contains the addresses of the modules to be tested or groups and the associated test data. The computer is used for the Testing of a module or a group of required switching and measuring channels one after the other called.

Zuerst erhalten die den Eingängen zugeoreten Kanäle über die gemeinsame Eingangsleitung der Reihe nach die für die Prüfung erforderlichen Signale, wobei gleichzeitig die entsprechenden torschaltungen an den Prüfleitungen eingeschaltet werden. Anschließend wird die Betriebsspannung an die Bausteine oder Gruppen angelegt. Durch Vergleich der für die Beaufschlagung der Eingänge vorgesehenen Signale mit den durch Anlegen der Betriebsspannung entstehenden Signale können bereits Unterbrechungen oder Kurzschlüsse auf den mit den Eingängen verbundenen Leitungszügen ermittelt werden. Um das Ausgangssignal feststellen zu können, werden die der entsprechenden Prüfleitung zugeordneten Torschaltungen gesperrt. Anschließend gelangt das vorbestimmte Signal über die gemeinsame Eingangsleitung in einen Speicher des Meß- und Schaltkanals. Durch Anlegen der Betriebs- und Null-Potentiale erfolgt ein Vergleich des gespeicherten und des an der Prüfleitung anstehenden Signals.First, the channels assigned to the inputs receive the common Input line sequentially the signals required for the test, where at the same time the corresponding gate circuits on the test leads are switched on will. The operating voltage is then applied to the modules or groups. By comparing the signals provided for applying to the inputs with the signals generated by applying the operating voltage can already be interrupted or short circuits are detected on the cable runs connected to the inputs will. In order to be able to determine the output signal, the corresponding Test lead locked gates assigned. Then comes the predetermined Signal via the common input line into a memory of the measuring and switching channel. The stored potentials are compared by applying the operating and zero potentials and the signal present on the test lead.

Bei Abweichungen beider Signale erfolgt eine Fehlermeldung.If the two signals deviate, an error message is issued.

Durch die Programmierung der Rechenmaschine ist es möglich, den Fehler mit der zugehörigen Rennzeichnung seiner Lage auf der Platte anzuzeigen.bzw. auf einem Datenträger aufzuzeichnen und die Prüfung des übrigen Teils der Platte foitzusetzen.By programming the adding machine it is possible to correct the error with the corresponding racing drawing to indicate its position on the plate. on record on a data carrier and foitzuset the test of the remainder of the disk.

Bei Abweichungen in der Bestückung oder Schaltung zwischen den Platten werden die den entsprechenden Prüfleitungen zugeordneten Daten im Programm gemäß den veränderten Prüfbedingungen durchgeführt.In the event of deviations in the assembly or circuit between the plates the data assigned to the corresponding test leads are stored in the program according to carried out under the changed test conditions.

In einer weiteren sehr günstigen Ausführungsform ist vorgesehen, daß die Schalt- und Meßkanäle über ein Leitwerk und die Adressenentschlüsselungsschaltung sowie Adressenspeicher mit einem Dateneingabegerät verbunden sind. Diese Anordnung erlaubt den Betrieb einer Prüfeinrichtung mittels eines im Off-Line-Betrieb durch eine Recherseschine erstellten. Steuerlochstreifens oder Magnetbands.In a further very favorable embodiment it is provided that the switching and measuring channels via a control unit and the address decryption circuit and address memories are connected to a data input device. This arrangement allows the operation of a test facility by means of an in off-line operation created a calculating machine. Control hole strip or magnetic tape.

Weitere vorteilhafte Einzelheiten der Erfindung sind aus den Ansprüchen in Verbindung mit einem nachfolgend an Hand von Zeichnungen beschriebenen Ausführungsbeispiels ersichtlich.Further advantageous details of the invention can be found in the claims in connection with an exemplary embodiment described below with reference to drawings evident.

Es zeigen: Fig. 1 ein Blockschaltbild einer Prüfeinrichtung, Fig. 2 ein Blockschaltbild eines Schalt- und Meßkanals.They show: FIG. 1 a block diagram of a test device, FIG. 2 is a block diagram of a switching and measuring channel.

An eine programmgesteuerte Rechenmaschine 1 ist ein Lochstreifenlesegerät 2 und ein Drucker 3 angeschlossen. Die Rechenmaschine steht ferner über einen Datenkanal 4 mit einem Leitwerk 5 und über einen Datenkanal 6 mit einer Adressenentschlüsselungaschaltung 7 inVerbindung. Die Datenkanäle 4 und 6 können zahlreiche parallele Leitungen aufweisen. Von der Adressenentschlüsselungsschaltung 7 führen -den einzelnen Adressen zugeordnete Leitungen 8, 9, 10, 11, 12, 13, 14 zu Schalt- und Meßkanälen 15, 16, 17, 18, 19, 20 und 21. Die Schalt- und Meßkanäle 15 bis 21 sind gleichartig aufgebaut.A punch tape reader is attached to a program-controlled calculating machine 1 2 and a printer 3 connected. The calculating machine is also available via a data channel 4 with a tail unit 5 and via a data channel 6 with an address decryption circuit 7 related. The data channels 4 and 6 can have numerous parallel lines. From the address decryption circuit 7 lead assigned to the individual addresses Lines 8, 9, 10, 11, 12, 13, 14 to switching and measuring channels 15, 16, 17, 18, 19, 20 and 21. The switching and measuring channels 15 to 21 are constructed in the same way.

An die Schalt- und Meßkanäle 15 bis 21 sind Prüfleitungen 22, 23, 24, 25, 26, 27, 28 angeschlossen, die über nicht näher bezeichnete Prüfadapter mit den Ein- bzw. Ausgängen von Bausteinen 29, 30, 31, 32 verbunden sind. Die Bausteine 29 bis 92 befinden sich auf einer in gedruckter Schaltungstechnik hergestellten Platte 33. Die Platte 33 enthält noch weitere Bausteine 34, 35, die über nicht näher bezeichnete Prüfleitungen an Schalt- und Meßkanäle angeschlossen sind, Die Schalt- und Meßkanäle werden über die Leitungen 36 bzw. 37 mit Betriebsspannung bzw. Nullpotential versorgt. Beide Leitungen 36 bzw. 37 werden durch das Leitwerk 5 ein- oder ausgeschaltet. Leitungen 39 bzw. 40, die zur Eingabe der Prüfsignale bzw. Fehlermeldung dienen, sind allen Schalt- und Meßkanälen 15 bis 21 gemeinsam und werden durch das Leitwerk 5 gesteuert.Test lines 22, 23, 24, 25, 26, 27, 28 connected, the test adapter with unspecified the inputs and outputs of modules 29, 30, 31, 32 are connected. The building blocks 29 to 92 are on a printed circuit board Plate 33. The plate 33 contains other building blocks 34, 35, which are not detailed designated test leads are connected to switching and measuring channels, the switching and measuring channels are connected to operating voltage or zero potential via lines 36 and 37, respectively provided. Both lines 36 and 37 are switched on or off by the tail unit 5. Lines 39 and 40, which are used to enter the test signals or error messages, are common to all switching and measuring channels 15 to 21 and are controlled by the control unit 5 controlled.

Die Bausteine 29 bis 32 und 34 stellen eine NAND-Verknüpfung ihrer Eingangssignale her. Der Baustein 35 hat Speicherverhalten. Der Baustein 30 ist über die Anschlüsse 40, 41, der Baustein 29 über die Anschlüsse 42, 43, 44, der Baustein 31 über die Anschlüsse 45, 46, 47, der Baustein 32 über die Anschlüsse 48, 49, 50, 51 und der Baustein 34 über die Anschlüsse 52, 53, 54, 55 mit Leitungszügen auf der Platte 33 verbunden. Die Anschlüsse des Bausteins 35 sind nicht näher bezeichnet. Die Platte 33 besitzt ferner die Anschlußelemente 56, 57, 58, 59, 60, 61, 62, 63, 64, die als Stecker ausgebildet sein können.The blocks 29 to 32 and 34 represent a NAND link of their Input signals. The block 35 has storage behavior. Of the Module 30 is via the connections 40, 41, the module 29 via the connections 42, 43, 44, the module 31 via the connections 45, 46, 47, the module 32 via the connections 48, 49, 50, 51 and the module 34 via the connections 52, 53, 54, 55 connected to cable runs on the plate 33. The connections of module 35 are not specified. The plate 33 also has the connecting elements 56, 57, 58, 59, 60, 61, 62, 63, 64, which can be designed as a plug.

Der in Fig. 2 dargestellte Schalt- und Meßkanal, z.B. 15, 16, 17, 18, 19, 20 oder 21 enthält zwei Torschaltungen 65, 66, die gemeinsam an eine Leitung , z.B. 22, 23, 24, 25, 26, 27 oder 28 angeschlossen sind. Die Torschaltung 65 steht ferner mit der Leitung 37 und die Torschaltung 66 über einen Widerstand 67 mit der Leitung 36 in Verbindung. Die Torschaltungen 65 bzw. 66 werden von UND-Gliedern 68 bzw. 69 gesteuert, deren eine Eingänge parallel an einen Ausgang eines Speichers 70 angeschlossen sind. Der zweite Eingang des UND-Glieds 69 ist mit einem ersten Ausgang eines Speichers 71 verbunden, dessen zweiter, gegenüber L-Signalen am Eingang invertierte Signale führender Ausgang den zweiten Eingang des UND-Glieds 68 speist. Dieser Ausgang wird als "wahrer" Ausgang des Speichers 71 bezeichnet. Die Leitungen 79 und 13 stehen mit zwei Eingängen eines UND-Gliedes 72 in Verbindung, dessen Ausgang auf einen Eingang des Speichers 71 geführt ist. Der Speicher 71 kann ein Flip-Flop z.B. des S-R-Typs sein. Das UND-Glied 72 speist demnach den S- Eingang. Der R- Eingang des Speichers 71 wird durch ein ODER-Glied 73 gesteuert, dessen einer Eingang mit einer Leitung 74 verbunden ist, die auch auf einen Lösch-Eingang des Speichers 70 geführt ist. Über die Leitung 74 können vor Beginn des Prüfvorgangs alle Speicher in einen definierten Ausgangszustand versetzt werden. Der zweite Eingang des ODER-Glieds 72 ist an den Ausgang eines UND-Glieds 78 angeschlossen. Ein erster Eingang des UND-Glieds 78 ist mit einem Inverter 75 verbunden, dessen Eingang an die Leitung 39 angeschlossen ist. Auf den zweiten Eingang des UND-Glieds 78 ist die Leitung 1a geführt, die auch an einen Eingang des Speichers 70 angeschlossen ist. Der Speicher 70 kann S-R-T- Verhalten haben. Der Eingang bleibt unbelegt. Die Leitung 13 speist den T-Eingang. Der bei L-Signal am Eingang L-Signal führende Ausgang des Speichers 71 und die Leitung 27 sind mit einer Vergleichsschaltungsanordnung 76 verbunden, deren Ausgang über ein UND-Glied 77 an die Leitung 40 angeschlossen ist.The switching and measuring channel shown in Fig. 2, e.g. 15, 16, 17, 18, 19, 20 or 21 contains two gate circuits 65, 66, which are connected to one line e.g. 22, 23, 24, 25, 26, 27 or 28 are connected. The gate circuit 65 is also with the line 37 and the gate circuit 66 via a resistor 67 with the Line 36 in connection. The gate circuits 65 and 66 are AND gates 68 and 69 controlled, one of whose inputs parallel to an output of a memory 70 are connected. The second input of the AND gate 69 is connected to a first Output of a memory 71 connected, the second of which, opposite L signals at the input The output carrying inverted signals feeds the second input of the AND element 68. This output is referred to as the "true" output of memory 71. The lines 79 and 13 are connected to two inputs of an AND element 72, its output is led to an input of the memory 71. The memory 71 can be a flip-flop e.g. be of the S-R type. The AND gate 72 accordingly feeds the S input. The R input the memory 71 is controlled by an OR gate 73, one input with a line 74 is connected, which is also connected to a delete input of the memory 70 is led. Before the start of the test process, all of the memories can be connected via the line 74 be put into a defined initial state. The second input of the OR gate 72 is connected to the output of an AND gate 78. A first entrance to the AND gate 78 is connected to an inverter 75, the input of which is connected to the line 39 is connected. The line is on the second input of the AND gate 78 1a, which is also connected to an input of the memory 70. The memory 70 can S-R-T- Have behavior. The entrance remains unoccupied. the Line 13 feeds the T input. The output leading with an L signal at the L signal input of memory 71 and line 27 are provided with comparison circuitry 76, the output of which is connected to line 40 via an AND element 77 is.

Das UND-Glied 77 steht über seinen zweiten Eingang mit der Leitung 36 in Verbindung. Den Leitungen 22 bis 28 seien z.B.The AND gate 77 is connected to the line via its second input 36 in connection. Lines 22 to 28 are e.g.

die Adressen n bis n + 6 zugeordnet. Die Durchführung einer Prüfung wird an Hand des Bausteins 31 erklärt.the addresses n to n + 6 are assigned. Conducting an exam is explained using module 31.

Der Baustein 31 zeigt NAND-Verhalten, das sich durch folgende Wahrheitstabelle I beschreiben läßt: Tabelle I: Eingänge . Ausgang "- LC7 LC6- 45 47 46- L L O I a, O L a; d bD L O I L rl 0 O L CQ, ~ ~~~ l Den Eingängen 45 bzw. 47 sind die Adressen n + 4 bzw. n ; 3, dem Ausgang 46 die Adresse n + 5 zugeordnet. Der Teil des Prüfprogrammes, der sich mit der Prüfung der den Adressen n + 3, n + 4, n + 5 zugeordneten Anschlußpunkte befaßt, enthält Anweisungen, die in der Tabelle I angegebene Signal kombination an die Eingänge 45 und 47 anzulegen und mit den in der Tabelle vorgegebenen Ausgangssignalen zu prüfen Diese Prüfung erfolgt in den vier durch die Wahrheitstabelle 1 gekennzeichneten Schritten. Aus der Wahrheitstabelle I läßt sich ein Prüfschema ableiten, das weniger Prüfschritte enthält als die Wahrheitstabelle Signflkombinationen. Im vorliegenden Fall kann im Prüfschems suf die in der vierten Zeile angegebene Signalkombination verzichtet werden, da die Durchführung der übrigen Prüfschritte bereits für die Prüfung auf einwandfreie Funktion des Bausteins ausreicht.Block 31 shows NAND behavior, which can be described by the following truth table I: Table I: Entrances. exit "- LC7 LC6- 45 47 46- LLO I. a, OL a; d bD LOIL rl 0 OL CQ, ~ ~~~ l The inputs 45 and 47 are the addresses n + 4 and n; 3, the address n + 5 is assigned to output 46. The part of the test program that deals with the testing of the addresses n + 3, n + 4, n + 5 associated connection points contains instructions to apply the signal combination given in Table I to the inputs 45 and 47 and with the in The output signals specified in the table are to be checked. This check is carried out in the four steps identified by truth table 1. A test scheme can be derived from the truth table I which contains fewer test steps than the truth table of sign combinations. In the present case, the signal combination specified in the fourth line in the test scheme suf can be dispensed with, since the implementation of the remaining test steps is sufficient to test whether the module is functioning properly.

Soll vor der Prüfung des Bausteins 31 eine Prüfung der zu dessen Eingängen führenden Leitungszügen auf der Platte 33 erfolgen, so werden an Stelle der Eingänge 45 und 46 die Eingänge 41 und 42 mit L-Signalen belegt. Dies ist im Programm durch Angabe der Adressen n und n + 1 zu berücksichtigen.Should before the check of the module 31, a check of the inputs to it leading cable runs on the plate 33 are carried out in place of the inputs 45 and 46, inputs 41 and 42 are assigned L signals. This is through in the program Specification of the addresses n and n + 1 must be taken into account.

Vor Beginn der Prüfung werden die Speicher in allen Schalt-und Meßkanäle auf einen definierten Zustand durch ein Signal auf der Leitung 74 gebracht. Dieser Zustand kann durch O-Signil auf den "wahren" Ausgängen der Speicher gekennzeichnet sein.Before the start of the test, the memories in all switching and measuring channels brought to a defined state by a signal on the line 74. This The status can be identified by an O-Signil on the "true" outputs of the memory be.

Anschließend werden die einzelnen Bausteine sowie deren zugeordnete Leitungazüge auf der Platte der Reihe nach geprüft.Then the individual modules and their assigned Checked cables on the plate one after the other.

Die Prüfung des Bausteins 31 beginnt mit dem Aufruf der Adresse n durch das Programm. Über die Leitung 6 und die Entschlüsselungsschaltung 7 wird die Leitung 8 angesteuert. Gleichzeitig erzeugt das Leitwerk 5, das über die Leitung 4 von der Maschine 1 angestoßen wurde, auf der Leitung 39 ein Signal, das einer logischen "L" zugeordnet ist. Die "wahren" Ausgänge der Speicher 70 und 71 führen deshalb L-Signal. Das Tor 66 des Schalt- und Meßkanals 15 ist geschlossen.The test of module 31 begins with calling up address n through the program. Via the line 6 and the decryption circuit 7 is the line 8 is activated. At the same time generates the tail unit 5, which is on the line 4 was triggered by the machine 1, on the line 39 a signal that a logical "L" is assigned. The "true" outputs of memories 70 and 71 lead therefore L signal. The gate 66 of the switching and measuring channel 15 is closed.

Anschließend wird durch das Programm die Adresse n + 2 aufgerufen. Die Leitung 10 erhält dabei L-Signal, während die Leitung 39 ebenfalls L-Signal führt. Die "wahren" Ausgänge der Speicher 70 und 71 des Schalt- und Meßkanals 17 nehmen dadurch L-Signal an. Die Adresse n + 2 wird danach erneut aufgerufen, wobei die Leitung 39 wieder L-Signal führt. Das L-Signal-am "wahren" Ausgang des Speichers 71 bleibt erhalten, während am "wahren" Ausgang des Speichers 70 ein O-Signal entsteht. Die beiden Torschaltungen 65 und 66 des Schalt- und Meßkanals 17 sind deshalb geöffnet.The address n + 2 is then called up by the program. The line 10 receives an L signal, while the line 39 also receives an L signal leads. The "true" outputs of the memories 70 and 71 of the switching and measuring channel 17 thus assume an L-signal. The address n + 2 is then called again, whereby the line 39 carries a L signal again. The L signal at the "true" output of the memory 71 is retained, while an 0 signal arises at the "true" output of memory 70. The two gate circuits 65 and 66 of the switching and measuring channel 17 are therefore open.

Als nächster Schritt wird die Adresse n + 3 aufgerufen. Der Schalt- und Meßkanal 18 wird in gleicher Weise angesteuert wie der Schalt- und Meßkanal 17. Demnach sind auch die Torschaltungen 65 und 66 des Kanals 17 offen.The next step is to call up address n + 3. The switching and measuring channel 18 is controlled in the same way like the switching and measuring channel 17. Accordingly, the gate circuits 65 and 66 of the channel 17 are open.

In einem weiteren Schritt schließt das Leitwerk die Leitungen 36 bzw. 37 an Betriebsspannung bzw. Nullpotential an, dem O-Signal zugeordnet ist. Über das geschlossene Tor 66 des Schalt- und Meßkanals 15 gelangt dabei Betriebsspannung, der eine logische "L" zugeordnet ist, auf den Anschlußpunkt 42.In a further step, the tail unit closes the lines 36 resp. 37 to operating voltage or zero potential to which the 0 signal is assigned. Above the closed gate 66 of the switching and measuring channel 15 receives operating voltage, to which a logical "L" is assigned to the connection point 42.

Sind die Leitungazüge zwischen dem Anschlußpunkt 42 und den Anschlußpunkten 47 und 52 in einwandfreiem Zustand, dann nehmen diese Punkte ebenfalls L-Signal an. Diese Signale werden durch die Vergleichsschaltungen 76 der Kanäle 17, 18 mit den in den Speichern 71 vorhandenen L-Signalen verglichen. Bei Übereinstimmung tritt auf der Leitung 40 kein Fehlersignal auf. Da alle nicht an der Prüfung beteiligten Schalt- und Meßkanäle 16, 19, 20 und 21 am "wahren" Ausgang des Speichers 70 ein L-Sigllal und am "invertierten" Ausgang des Speichers 71 ein L-Signal führen, sind deren Torschaltungen 65 geschlossen.Are the lines between the connection point 42 and the connection points 47 and 52 in perfect condition, then these points also take an L signal at. These signals are by the comparison circuits 76 of the channels 17, 18 with compared to the L signals present in the memories 71. If they match, occurs on the line 40 no error signal. Because everyone was not involved in the exam Switching and measuring channels 16, 19, 20 and 21 at the "true" output of memory 70 L-Sigllal and at the "inverted" output of the memory 71 carry an L-signal their gates 65 closed.

Während der Einschaltdauer des Betriebs- und Nullpotentials führen die Anschlußstellen 41, 45, 46 und 48-Nullpotential.Lead during the duty cycle of the operating and zero potential the connection points 41, 45, 46 and 48-zero potential.

Herrscht beispielsweise ein Kurzschluß zwischen dem zwischen den Anschlußstellen 42 und 4-7 liegenden Leitungszug und dem zwischen den Anschlußstellen 41 und 45 liegenden Beìtungszug, dann wird die Anschlußstelle 47 bzw. 52 auf O-Signal gehalten.For example, there is a short circuit between the connection points 42 and 4-7 and that between the connection points 41 and 45 lying Beìtzugzug, then the connection point 47 or 52 is held on a 0 signal.

Über die Vergleichaschaltungen 76 der Kanäle 17 bzw. 18 wird ein Fehlersignal auf die Leitung 40 gegeben, das von der Maschine 1 gemeldet und aufgezeichnet werden kann, wobei die zugeordneten Adressen ebenfalls gemeldet werden können. Ein Bruch in dem zwischen den Anschlußstellen 42 und 47 oder 42 und 52 liegenden Leitungszügen löst gleichfalls ein Fehlersignal aus.An error signal is output via the comparison circuits 76 of the channels 17 and 18, respectively given on the line 40, which are reported by the machine 1 and recorded can, whereby the assigned addresses can also be reported. Burglary in the cable runs lying between the connection points 42 and 47 or 42 and 52 also triggers an error signal.

Der zwischen den Anschlußstellen 41 und 45 liegende Leiterzug wird anschließend nach der oben beschriebenen Weise auf Unterbrechung und Kurzschlüsse zu benachbarten Leitungszügen geprüft.The conductor run between the connection points 41 and 45 is then in the manner described above for interruptions and short circuits checked to adjacent cable runs.

Nach der Prüfung der Leiterzüge an den Eingängen schließt sich die Prüfung des Bausteins 1 an.After checking the ladder tracks at the entrances, the Check of module 1.

Um die Prüfung nach der ersten Zeile der Wahrheitstabelle I durchzuführen, werden die Adressen n + 3 und n + 4 aufgerufen, wobei mit n + 3 in den Speicher 71 des Kanals 18 ein L-Signal und mit n + 4 in den Speicher 71 des Kanals 19 ein L-Signal eingegeben wird.Danach erfolgt die Auf rufung der Adresse n + 5, wobei in den Speicher 71 des Kanals 20 ein O-Signal eingegeben wird und nach zweimaligen Aufruf beide Torschaltungen 65 und 66 des Kanals 20 geöffnet sind. Anschließend werden durch das Leitwerk die Betriebs- und Nullpotentiale an die Kanäle 15 bis 21 angeschlossen. Die Anschlußstellen 45 und 47 erhalten dabei ein Signal. Tritt an der Anschlußstelle 46 ein Signal auf, so ergibt der Vergleich mit dem O-Signal im Speicher 71 des Kanals 20 Übereinstimmung. Es wird deshalb kein Fehlersignal erzeugt. Führt die Anschlußstelle 46 dagegen kein O-Signal, dann liefert die Vergleichsschaltung 76 des Kanals 20 ein Fehlersignal, das über die Leitung 40 dem Leitwerk 5 und von dort der Maschine 1 gemeldet wird.To carry out the check according to the first line of truth table I, the addresses n + 3 and n + 4 are called, with n + 3 in the memory 71 of the channel 18 an L signal and with n + 4 in the memory 71 of the channel 19 L signal is entered. Address n + 5 is then called, whereby an 0 signal is input into the memory 71 of the channel 20 and after twice Call both gate circuits 65 and 66 of channel 20 are open. Afterward the operating and zero potentials are sent to channels 15 to by the control unit 21 connected. The connection points 45 and 47 receive a signal. Kick a signal at the connection point 46 results in the comparison with the 0 signal in the memory 71 of the channel 20 match. It is therefore not an error signal generated. If, on the other hand, the connection point 46 does not carry a 0 signal, then the comparison circuit delivers 76 of the channel 20 an error signal, which via the line 40 to the control unit 5 and from Machine 1 is reported there.

An diesen Priifschritt schließen sich die weiteren Prüfschritte an, deren Ein- und Ausgangssignale durch die Zeilen 2 bis 4 der Tabelle 1 vorgegeben sind.This test step is followed by the further test steps, their input and output signals are specified in lines 2 to 4 of table 1 are.

In gleicher Weise können andere Bausteine unter Berücksichtigung der ihnen zugeordneten Wahrheitstabelle geprüft werden.In the same way, other modules can be used, taking into account the the truth table assigned to them are checked.

Im Programm muß dabei vermerkt werden, welche Signalbeaufschlagung an den entsprechenden Adressen in einer bestimmten Reihenfolge durchgeführt werden. Änderungen der Bausteine bzw.It must be noted in the program which signal is applied can be carried out at the corresponding addresses in a specific order. Changes to the modules or

Anschlußstellen lassen sich durch entsprechende Änderungen im Programm leicht und schnell berücksichtigen.Connection points can be made by making appropriate changes in the program take into account easily and quickly.

Die Aufstellung eines Programms mit der Adressenzuordnung vereinfacht sich noch, wenn die Bausteine in gleichartigen Gehäusen eingebaut-sind, denen jeweils ein Prüfadapter zugeordnet ist. Dann liegen die zu einem Prüfadapter führenden Prüfleitungen und deren Adressen fest. Änderungen in der Art der Bausteine sowie ihrer Wahrheitstabelle beziehen sich dabei auf festliegende Gruppen von Adressen. Die Programme sind deshalb sehr übersichtlich und leicht den Änderungen anzupassen.The setup of a program with the address assignment is simplified even if the building blocks are installed in housings of the same type, each of them a test adapter is assigned. Then there are the test leads leading to a test adapter and their addresses. Changes in the type of building blocks and their truth table refer to fixed groups of addresses. The programs are therefore very clear and easy to adapt to changes.

Als weiterer Vorteil kommt die Möglichkeit hinzu, die Adapter in sehr kurzer Zeit an die Bausteine anschließen zu können.Another advantage is the possibility of converting the adapter into a very to be able to connect to the modules in a short time.

Eine Prüfeinrichtung kann auch über einen Lochstreifen oder ein Magnetband gesteuert werden, die von einer Rechenmaschine in Off-Line Betrieb erstellt werden. Eine solche Prüfeinrichtung benötigt ein Leitwerk, das ein angeschlossenes Besegerät steuert und die eingelesenen Daten abspeichern und auswerten kann.A testing device can also use a punched tape or a magnetic tape are controlled, which are created by a calculating machine in off-line operation. Such a test facility requires a tail unit, which is connected to a broom device controls and can save and evaluate the imported data.

Eine Vereinfachung der Schalt- und Meßkanäle 15 bis 21 ist möglich, wenn die zu prüfenden Bausteine jede mögliche Signalkombination an den Ein- und Ausgängen ohne Beschädigung überstehen. In diesem Fall brauchen den Eingängen nur die vorgegebenen Signale aufgezwungen zu werden, während die an den anderen Anschlußstellen,mit Ausnahme des zu prüfenden Ausgangs, herrschenden Signale ohne Bedeutung sind. Es können dann die Torschaltungen 65 und deren Ansteuerschaltungen eingespart werden, da bei Beaufschlagung einer Anschlußstelle mit O-Signal nur ein zugehöriger Schalter geschlossen werden muß. Alle nicht mit O-Signal beaufschlagten Ein- bzw. Ausgänge führen beim Einschalten des Betriebspotentials Signal. Entsteht an einem Bausteinausgang durch die Prüfung ein O-Signal, dann bleibt dieses erhalten, da am Widerstand 67 ein Spannungsabfall auftritt.A simplification of the switching and measuring channels 15 to 21 is possible, if the modules to be tested send every possible signal combination to the inputs and Survive exits without damage. In this case only need the inputs the given signals to be imposed, while those at the other connection points with Except for the output to be tested, prevailing signals are irrelevant. It the gate circuits 65 and their control circuits can then be saved, since only one associated switch is applied to a connection point with an O signal must be closed. All inputs and outputs not subjected to an O signal carry a signal when the operating potential is switched on. Occurs at a block output If the test results in an O signal, this is retained because the resistor 67 a voltage drop occurs.

Claims

. Procedure for the electrical function test of printed in Circuit technology produced, provided with connection elements plates1 on which Electronic components that produce logical links between their input signals are arranged, characterized in that inputs and outputs of can be applied to all individual or grouped modules, those one after the other at their inputs according to a test scheme, such as their behavior characterizing truth table, signals to be created in by the test scheme predetermined steps are applied and that the test steps signals generated at the outputs with signals defined in accordance with the test scheme can be compared and an error is signaled in the event of a deviation.

2. The method according to claim 1, characterized in that each conductor run in addition to connections, a signal for testing is only fed to one adapted point or is used for measurement.

5. The method according to claim 1 or 2, characterized in that during the test of a module or a group, none of the and outputs connected outputs and inputs of the other modules or groups Reference potential are kept.

4. The method according to claim 1 or one of the following, characterized in that that through control signals memory, their outputs with inputs of blocks or groups are connected before they are checked for a memory status at the inputs of the modules or groups to be tested Establishes the signal state determined by the test scheme.

5. Apparatus for performing the method according to claim 1 or one of the following, characterized in that each leads to a connection point Test line (22, 2D, 24-, 25, 26, 27, 28) is assigned an address that each Test line (22 to 28) is preceded by a switching and measuring channel (15 to 21), the memory circuits (70, 71) for controlling gate circuits (65, 66) which the test line is optionally assigned with a logical "L" or "0" Signal can be acted upon, as well as a circuit (76) for comparing stored with pending signals on the test line that the one inputs to the Memory circuits (70, 71) in parallel and the outputs of the comparison circuits (76) are connected in parallel to a tail unit (5) that further inputs to the Memory circuits (71) connected to an address decryption circuit (7) are that the same potentials assigned gate circuits (65 or 66) in parallel switched and via a gate controllable by the tail unit (5) with the voltage sources are connected and that the tail unit (5) and the address decryption circuit (7) are connected to a programmable logic computer (1).

6. Apparatus according to claim 5, characterized in that the address decryption circuit with address memories and these and a control unit connected to a data input device are.

7. Apparatus according to claim 5 or 6, characterized in that the test leads are connected in groups with adapters that are connected to the integrated Technology executed blocks can be connected.

Blank page