DE2023485A1 - Circuit arrangement for the recovery of DC symbols converted into sinusoidal alternating current symbols by clock-synchronized frequency modulation - Google Patents
Circuit arrangement for the recovery of DC symbols converted into sinusoidal alternating current symbols by clock-synchronized frequency modulationInfo
- Publication number
- DE2023485A1 DE2023485A1 DE19702023485 DE2023485A DE2023485A1 DE 2023485 A1 DE2023485 A1 DE 2023485A1 DE 19702023485 DE19702023485 DE 19702023485 DE 2023485 A DE2023485 A DE 2023485A DE 2023485 A1 DE2023485 A1 DE 2023485A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- clock
- counting
- symbols
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
- H04L5/06—Channels characterised by the type of signal the signals being represented by different frequencies
- H04L5/08—Channels characterised by the type of signal the signals being represented by different frequencies each combination of signals in different channels being represented by a fixed frequency
Description
Schaltungsanordnung zur RUckgewinnung von durch takt synchrone Frequenzmodulation in sinusförmige Wechselstromzeichen umgesetzten Gleichstromzeichen Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur R(ickgewinnung von durch takt synchrone Frequenzmodulation in sinusförmige Wechseistromzeichen umgesetzten, auf wenigstens zwei Leitungen vorhandenen Gleichstromzeichen, wobei die Wechselstromzeichenfrequenzen den möglichen Zuständen der Gleichstromzeichen zugeordnet sind.Circuit arrangement for the recovery of clock-synchronous frequency modulation DC symbols converted into sinusoidal alternating current symbols The present The invention relates to a circuit arrangement for the recovery of clock-synchronous Frequency modulation converted into sinusoidal alternating current symbols, to at least DC symbols present on two lines, the AC symbol frequencies are assigned to the possible states of the DC symbols.
Die Rückgewinnung eines durch takt synchrone Frequenzmodula tion in ein sinusförmiges Wechseistromzeichen umgesetzten Gleichstromzeichens kann bekanntlich mit Hilfe einer Frequenzdiskriminatorsohaltung vorgenommen werden. Eine Einrichtung dieser Art ist Jedoch zur RUckgewinnung von zwei oder mehreren Gleichßtromzeichen, die zwecks Uebertragung in nur ein Wechselitromzeichen umgesetzt wurden, nicht ohne weiteres verwendbar.The recovery of a clock synchronous frequency modula tion in a sinusoidal alternating current symbol converted direct current symbol can be known be made with the help of a frequency discriminator maintenance. An institution However, this type is for the recovery of two or more DC current symbols, which for the purpose of transmission were converted into only one alternating bitm symbol, not without further usable.
Eine naheliegende Anordnung zur Rückgewinnung mehrerer Gleichatromzeichen könnte darin bestehen, dass fUr den Empfang und die Gleichrichtung der verschiedenen Wechselstromzeichenfrequenzen separate selektive Empfänger vorgesehen würden. Die Ausgänge dieser Empfänger müssten nach Massgabe der den Wechselstromzeichenfrequenzen zugeordneten Zustände der Gleichstromzeichen mit den abgehenden Leitungen verbunden werden. Diese Lösung hätte Jedoch den Nachteil, dass die Schaltungsanordnung wegen der vorhandenen Filterkreise an die einmal gewählten Frequenzen gebunden ist. Zudem könnte die Schaltung nur für höherfrequente Schwingungen, deren Frequenz gegenber der Taktfrequenz hoch ist, verwendet werden, damit sich die Einschwingzeiten der Filterkreise nicht störend auswirken.An obvious arrangement for recovering multiple equal-atom symbols could be that for the reception and rectification of the various AC symbol frequencies would have separate selective receivers. the The outputs of these receivers would have to be based on the AC symbol frequencies associated states of the direct current symbols are connected to the outgoing lines will. However, this solution would have the disadvantage that the circuit arrangement because of of the existing filter circuits is bound to the frequencies selected once. In addition could the circuit only for higher frequency oscillations, compared to their frequency the clock frequency is high, can be used to reduce the settling times of the Filter circuits do not have a disruptive effect.
Im Schweizer Patent Nr. 427 897 wurde eine Schaltungsanordnung zur RUckgewinnung eines Gleichstromzeichens veröffentlicht, die nicht an feste Zeichenfrequenzen gebunden ist und die mit Zeichenfrequenzen arbeitet, die im Tonfrequenzbereich liegen. FUr den Betrieb der Anordnung besteht die Bedingung, daes die Frequenz der oia-nJ8chwingung gleich gross und die Frequenz der zweiten Schwingung halb so gross ist wie die Taktfrequenz. Diese Schaltungsanordnung besteht aus einem aus zwei bistabilen Speicherstufen gebildeten Schieberegister, dem die Wechselatromzeichen Uber einen Begrenzer und die Taktfrequenz als Versohiebungstakt zugeftihrt sind. Ferner ist ein Vergleichstor zum Vergleich der Speicherinhalte im Schieberegister sorgesehen, das bei ungleioh.n Speicherinhalten die eine Polarität und bei gleichen Speicherinhalten die andere Polarität liefert.In the Swiss patent no. 427 897 a circuit arrangement for Recovering a DC symbol released that does not adhere to fixed symbol frequencies and which works with character frequencies that are in the audio frequency range. The condition for the operation of the arrangement is that it is the frequency of the normal oscillation the same size and the frequency of the second oscillation is half as large as the clock frequency. This circuit arrangement consists of one formed from two bistable memory stages Shift register, to which the alternating atromic sign Uber a limiter and the clock frequency are supplied as a measure of reconciliation. There is also a comparison gate for comparison the memory contents in the shift register are taken care of, that in the case of uneven memory contents the one polarity and at the same Memory contents the other Polarity supplies.
Diese bekannte Schaltungsanordnung ist auf die REckgewinnung von nur einem Gleichstromzeichen beschränkt. Sie kann für Wechselstromzeichen mit mehr als zwei Frequenzen nicht mehr gebraucht werden.This known circuit arrangement is based on the recovery of only limited to a DC symbol. It can be used for AC signs with more than two frequencies are no longer needed.
Der Zweck der vorliegenden Erfindung besteht darin, eine Schaltungsanordnung zu schaffen zur Rückgewinnung von durch takt synchrone Frequenzmodulation in sinusförmige Wechselstromzeichen umgesetzten, auf wenigstens zwei Leitungen vorhandenen Gleichstromzeichen, wobei die Wechselstromzeichenfrequenzen den möglichen Zuständen der Gleichstromzeichen zugeordnet sind.The purpose of the present invention is to provide a circuit arrangement to create for the recovery of clock-synchronous frequency modulation in sinusoidal Alternating current symbols converted to direct current symbols present on at least two lines, where the AC symbol frequencies correspond to the possible states of the DC symbols assigned.
Die erfindungsgemässe Schaltungsanordnung ist dadurch gekennzeichnet, dass eingangsseitig ein Impulsformer zur Umsetzung der Wechselstromzeichen in eine Impulsreihe mit einer der Jeweiligen Wechselstromseichenfrequenz proportionalen Wiederholungsfrequenz vorhanden ist, dass am Ausgang des Impulsformers eine Zählachaltung mit einem mit dem Taktsignaleingang verbundenen RUckstellanschluss angeschlossen ist, zur Zählung der innerhalb einer Taktperiode liegenden Impulse und dass mit der Zählschaltung eine Speicherschaltung in Verbindung steht, welche zur Abgabe der Gleichstromzeichen das Ergebnis des einen Zählvorganges bis zum Ende des nachfolgenden Zahlvorganges speichert.The circuit arrangement according to the invention is characterized in that that on the input side a pulse shaper to convert the alternating current characters into a Pulse series with a frequency proportional to the respective AC frequency Repetition frequency is present that a counting circuit at the output of the pulse shaper connected to a reset terminal connected to the clock signal input is to count the pulses within a clock period and that with the counting circuit is connected to a memory circuit which is used for delivery the DC symbol shows the result of one counting process up to the end of the next Saves the payment process.
Die neue Schaltungsanordnung hat den Vorteil, dass diese für Wechselstromzeichen mit mehreren Frequenzen verwendbar und dabei weitgehend frequenzunabhängig ist.The new circuit arrangement has the advantage that this for AC sign can be used with several frequencies and is largely independent of frequency.
An Hand der Zeichnung wird im folgenden die Erfindung näher erläutert.The invention is explained in more detail below with reference to the drawing.
Fig. 1 zeigt ein Blockschaltbild der erfindungsgemässen Schaltungsanordnung. Fig. 2 zeigt ein Ausführungsbeispiel dieser Anordnung, bei der ein Zähler mit den Wechselstromzeichenfrequenzen zugeordneten Ausgängen vorhanden ist, welche mit separaten Speichern verbunden sind. Fig. 3 zeigt ein AusfUhrungsbeispiel der Schaltungsanordnung, beider der Zähler aus hintereinandergeschalteten bistabilen Kippschaltungen besteht, an die die Speicher angeschlossen sind.1 shows a block diagram of the circuit arrangement according to the invention. Fig. 2 shows an embodiment of this arrangement in which a counter with the AC symbol frequencies assigned outputs is available, which with separate Save are connected. Fig. 3 shows an exemplary embodiment of the circuit arrangement, both of the counters consist of bistable multivibrators connected in series, to which the storage units are connected.
In der Sehaltungsanordnung nach Fig. 1 ist ein Impulsformer 1 vorhanden, der die am Eingang E ankommenden Wechselstromzeichen in eine Impulsreihe mit einer der Jeweiligen Wechselstromzeichenfrequenz proportionalen Wiederholungsfrequenz umsetzt. Solche Impulsformerschaltungen sind bekannt. Ein Ausführungsbeispiel einer solchen Einrichtung ist zudem in Fig. 3 enthalten und wird in diesem Zusammenhang noch erläutert. Am Ausgang des Impulsformers 1 ist eine Zählschaltung 2 angeschlossen. Diese weist einen mit dem Taktsignaleingang ET verbundenen RUckstellanschluss auf. Das Taktsignal mit der Frequenz ft wird in bekannter Weise aus dem empfangenen Wechselstromzeichensignal abgeleitet und steht am Taktsignaleingang ET zur Verfügung.In the arrangement according to Fig. 1, there is a pulse shaper 1, which converts the alternating current characters arriving at input E into a pulse series with a repetition frequency proportional to the respective AC symbol frequency implements. Such pulse shaper circuits are known. An embodiment of a such a device is also included in Fig. 3 and is used in this context still explained. A counting circuit 2 is connected to the output of the pulse shaper 1. This has a reset connection connected to the clock signal input ET. The clock signal with the frequency ft is derived in a known manner from the received AC symbol signal derived and is available at the clock signal input ET.
Mittels der Zählschaltung 2 werden die vom Impulsformer 1 abgegebenen, innerhalb einer Taktperiode liegenden Impulse gezählt und damit die Frequenz der Jeweiligen Wechselstromzeichenfrequenz festgestellt. Die Zählachaltung 2 steht mit einer Speicherschaltung 3 in Verbindung, welche das Ergebnis des einen Zählvorganges bis zum Ende des nachfolgenden Zählvorgangee speichert. Die Speicherschaltung gibt an ihren Ausgängen U und T während einer Taktperiode die aus der vorangehenden Taktperiode resultierenden Gleichatromzeichen ab Im AusfWhrungsbeispiel gemäss Fig. 2 iet am Ausgang des Impulsformers 1 ein Zähler 4 angeschlossen, der mit Ausgängen Al bis An sowie mit einem Uber ein Verzögerungsglied 5 mit dem Taktsignaleingang ET verbundener RUckatellanschluss versehen ist. Der Zähler 4 wird von Jedem eintreffenden Taktimpuls auf Null zurUckgestellt. Der Jeweilige Zählerstand wird durch definierte Spannungen an den betreffenden Ausgängen markiert. Im weiteren ist eine den Ausgängen entsprechende Anzahl bistabile Kippschaltungen 11 bis In vorhanden, von denen Jede über einen vorbereitenden Eingang der einen Seite und Uber einen vorbereitenden negierten Eingang der anderen seite an einen Zählerausgang angeschlossen ist. Jedweder bistabilen Kippschaltungen weist einen gemeinsam auslösenden dynamischen Eingang auf, der mit dem Taktsignaleingang ET in Verbindung steht. Die Ausgänge der bistabilen Klppschaltungen Ii bis In sind nach Massgabe der den Wechselstromzeichenfrequenzen zugeordneten Zustände der Gleichstromzeichen über tntkopplungeglleder D2 bis Dn mit den Aus6angklemmen U und T verbunden0 Für die Betrachtung der Funktionsweise der Schaltungsanordnung gemäss Fig. 2 sei angenommen, dass diese zur Rückgewinnung zweier Gleichetromzeichen ausgelegt ist, welche zwecks Uebertragung durch takt synchrone Frequenzmodulation in ein sinusförmiges Vechselstromzeichensignal umgesetzt wurden. Gemäß der Annahme seien die Wechselstromzeichenfrequenzen den vier möglichen Zuständen der Gleichatromzeichen wie folgt zugeordnet: Signal I Signal II f 1 1 6/4 . ft 1 0 5/4 . ft o 1 4/4 . ft o 0 3/4 . ft Das am Eingang E eingespeiste Wechselstromzeichensignal wird im Impulafonier 1 in eine Impulareihe umgeformt, deren Frequenz der jeweiligen Wechselstromzeichenfrequenz proportional ist. Bs sei angenommen, dass die erzeugte Impulszahl pro Taktperiode Jeweils dem Vielfachen des Viertels der Taktfrequenz entspreche, d.h. dass z.B. bei einer Frequenz von 6/4 ft sechs Impulse und bei einer Frequenz von 5/4 . ft fUnf Impulse pro Taktperiode erzeugt werden. Der Zählerausgang Al ist somit bei einem Zählergebnis von 3, der Zählerausgang Ä2 ist bei einem Zählergebnis von 4, der Zählerausgang A3 ist bei einem Zählergebnis von 5 und der Zählerausgang An ist bei einem Zählergebnis von 6 mit einer definierten Spannung beaufschlagt.By means of the counting circuit 2, the output from the pulse shaper 1, pulses lying within a clock period are counted and thus the frequency of the Respective AC symbol frequency determined. The counting circuit 2 stands with a memory circuit 3 in connection, which the result of a counting process saves until the end of the subsequent counting process. The memory circuit gives at their outputs U and T during a clock period those from the previous clock period resulting equal atom symbol from In the exemplary embodiment according to FIG Output of the pulse shaper 1 is connected to a counter 4 with outputs Al to On as well as with a U via a delay element 5 connected to the clock signal input ET Reverse connection is provided. The counter 4 is from each incoming clock pulse reset to zero. The respective counter reading is based on defined voltages marked at the relevant outputs. There is also one corresponding to the outputs Number of bistable flip-flops 11 to In present, each of which has one preparatory input on one side and via a preparatory negated input the other side is connected to a counter output. Any bistable Flip-flops has a common triggering dynamic input, the the clock signal input ET is in connection. The outputs of the bistable clapper circuits Ii to In are assigned to the AC symbol frequencies in accordance with the States of the direct current signs via decoupling elements D2 to Dn with the output terminals U and T connected 0 For the consideration of the functionality of the circuit arrangement According to FIG. 2, it is assumed that this is used to recover two equal tones is designed, which for the purpose of transmission by clock synchronous frequency modulation were converted into a sinusoidal alternating current symbol signal. According to the assumption let the alternating current symbol frequencies be the four possible states of the same atom symbols assigned as follows: Signal I Signal II f 1 1 6/4. ft 1 0 5/4. ft o 1 4/4. ft o 0 3/4. ft The alternating current character signal fed in at input E is used in the Impulafonier 1 converted into a series of pulses, the frequency of which corresponds to the respective alternating current symbol frequency is proportional. It is assumed that the number of pulses generated per clock period In each case correspond to the multiple of the quarter of the clock frequency, i.e. that e.g. at a frequency of 6/4 ft six pulses and at a frequency of 5/4. ft Five pulses are generated per clock period. The counter output Al is thus at a count of 3, the counter output Ä2 is with a count of 4, the counter output A3 is at a count result of 5 and the counter output is An a defined voltage is applied to the counting result of 6.
Trifft nun in einer betrachteten Taktperiode beispielsweise ein Wechselstromzeichen mit der Frequenz von 6/4 ft ein, so zählt der Zähler 4 bis auf den Wert 6, 8o dass am Ausgang An und somit auch an den vorbereitenden Eingängen der bistabilen Kippschaltung Kn eine Spannung anliegt. Im Moment des nächsten Taktimpulses kippt die Kippachaltung in die andere Lage, so dass an deren Ausgang eine Spannung erscheint. Diese Ausgangsspannung wird über die Entkopplungsglieder, die im vorliegenden Fall aus Dioden Dnl und Dn2 bestehen, an die Ausgangsklemmen U und T weitergeleitet. Die an den Klemmen U und T abgegebenen Gleichstromsignale entsprechen somit den urspriinglich vorhandenen Signalen 1 und II. Derselbe Taktimpuls, der am Ende der betrachteten Periode liegt, trifft durch das Verzögerungsglied 5 am Rückstellanschluss des Zählers 4 ein. Dieser wird dadurch wieder auf Null zurückgestellt.If, for example, an alternating current symbol hits in a clock period under consideration with a frequency of 6/4 ft, the counter 4 counts up to the value 6, 8o that at the output An and thus also at the preparatory inputs of the bistable multivibrator Kn is applied. The toggle circuit flips at the moment of the next clock pulse in the other position, so that a voltage appears at its output. This output voltage is via the decoupling elements, which in the present case consist of diodes Dnl and Dn2 are forwarded to the output terminals U and T. The at terminals U and T emitted direct current signals thus correspond to those originally present Signals 1 and II. The same clock pulse that is at the end of the period under consideration, arrives through the delay element 5 at the reset connection of the counter 4. This is thereby reset to zero.
In der nächstenTaktperiode, bei der eine Wechselstromzeichenfrequenz von 5/4 . ft angenommen sei, zählt der Zähler auf 5.In the next clock period at which an AC symbol frequency from 5/4. ft is assumed, the counter counts to 5.
Am Ausgang A3 erscheint eine Spannung, welche die Kippschal tung K3 beim folgenden Taktimpuls kippt. Der Ausgang dieser Kippschaltung ist Uber eine Diode D3 mit der Klemme T verbunden. Die Klemme U bleibt spannungslos, da die Kippschaltung Kn durch den Taktimpuls zurUckgestellt wurde. Die an den Klemmen U und T abgegebenen Gleichstromzeichen entsprechen somit wieder den ursprUnglichen Signalen I und II.A voltage appears at the output A3, which the Kippschal device K3 flips at the next clock pulse. The output of this flip-flop is via a Diode D3 connected to terminal T. Terminal U remains de-energized because of the flip-flop circuit Kn was reset by the clock pulse. The ones delivered to terminals U and T. DC symbols thus correspond again to the original signals I and II.
PUr die Zeichenfrequenz 4/4 ft und 3/4 ft kann die Rückgewinnung der Gleichatromzeichen in analoger Weise verfolgt werden. Es wird dabei ersichtlich, dass die Kippschaltung K1 für die Speicherung der Signalzustände U = T = 0 weggelassen werden kann.For the character frequency 4/4 ft and 3/4 ft, the recovery of the Same-atom symbols followed in an analogous manner will. It will be there it can be seen that the toggle switch K1 for storing the signal states U = T = 0 can be omitted.
Die Schaltungsanordnung gemäss Fig. 3 stellt eine einfache Ausführungsform eines Impulsformers 1 sowie eines Zählers 2 mit zugeordnetem Speicher 3 dar.The circuit arrangement according to FIG. 3 represents a simple embodiment a pulse shaper 1 and a counter 2 with an assigned memory 3.
Der Impulsformer 1 weist eingangsseitig eine Gegentaktgleichrichterschaltung 6 und anschliessend einen Schaltverstärker 7 mit einem Schaltschwellwert UV auf. Der Ausgang des Schaltverstärkers 7 ist einerseits über ein Dämpfungsglied 8 und andererseits liter ein Verzögerungsglied 9 mit separaten Eingängen eines Valenztores 10 verbunden.The pulse shaper 1 has a push-pull rectifier circuit on the input side 6 and then a switching amplifier 7 with a switching threshold value UV. The output of the switching amplifier 7 is on the one hand via an attenuator 8 and on the other hand liter a delay element 9 with separate inputs of a valence gate 10 connected.
Am Ausgang des Impulsformers 1 sind zwei hintereinander geschaltete bistabile Zähl-Kippschaltungen Zl und Z2 angeschlossen, welche je einen dynamischen Eingang aufweisen.At the output of the pulse shaper 1 there are two connected in series bistable counting flip-flops Zl and Z2 connected, which each have a dynamic Have entrance.
Die Zählkippschaltungen stehen über je einen RUckstellanschluss mit dem Taktaignaleingang ET in Verbindung und weisen beidseitig Ausgänge auf. Ferner sind zwei bistabile Speicherkippschaltungen S1 und S2 vorhanden, von denen Je eine ueber einen vorbereitenden Eingang Jeder Seite mit den Ausgängen einer Zählkippschaltung Z1 bzw. Z2 verbunden ist.The counting toggle circuits are each connected via a reset connection the clock aial input ET in connection and have outputs on both sides. Further there are two bistable latch circuits S1 and S2, one of which each Via a preparatory input on each side with the outputs of a counter toggle Z1 or Z2 is connected.
Jede Speicherkippschaltung steht Uber einen gemeinsam auslösenden dynamischen Eingang mit dem Taktachwingungsein gang ET in Verbindung FUr die Betrachtung der Funktionsweise der Sohaltungsanordr nung gemäss Fig. 3 gelten dieselben Annahmen, wie sie im Beispiel Fig. 2 getroffen wurden. Die an den bezeichneten Punkten auftretenden Signale sind im Diagramm Fig. 4 aufgezeichnet.Each memory flip-flop is above a common trigger dynamic input with the clock oscillation input ET in connection for the consideration the functionality of the Sohaltungsanordr tion according to Fig. 3 apply the same assumptions as were made in the example in FIG. The designated Signals occurring at points are recorded in the diagram of FIG.
Das am Eingang EE des Gegentaktgleichrichters 6 angelegte sinusförmige Wechselstromzeichensignal a wird gleichgerichtet (Signal b). Der anschliessende Schaltverstärker 7 gibt ein definiertes Ausgangssignal ab, sobald dessen Eingang spannung den Schaltschwellwert UV ubersteigt. Am Ausgang des Schaltverstärkers 7 bildet sich somit ein Rechtecksignal.The sinusoidal applied to the input EE of the push-pull rectifier 6 AC symbol signal a is rectified (signal b). The subsequent Switching amplifier 7 emits a defined output signal as soon as its input voltage exceeds the switching threshold value UV. At the output of the switching amplifier 7 a square wave signal is thus formed.
Dieses Rechtecksignal erscheint nach einer durch das Verzögerungsglied 9 gegebenen Verzögerungszeit am einen Eingang des Valenztores (Signal d). Am anderen Eingang des Valenztores liegt das unverzögerte Rechtecksignal cw dessen Amplitude durch das Dämpfungsglied 8 an die Amplitude des verzögerten Rechteck-Eingangssignals angeglichen ist. (Signal c).This square wave signal appears after one through the delay element 9 given delay time at one input of the valence gate (signal d). At the other The input of the valence gate is the undelayed square wave signal cw whose amplitude through the attenuator 8 to the amplitude of the delayed square-wave input signal is aligned. (Signal c).
Das Valenztor 10 gibt an seinem Ausgang eine Spannung ab, wenn an den beiden Eingängen identische Spannungen bzw.The valence gate 10 emits a voltage at its output when on the two inputs have identical voltages or
keine Spannungen anliegen. Im Valenztor 10 werden somit aus den beiden Eingangssignalen c und d Impulse erzeugt, deren Breite durch die Verzögerungszeit des Verzögerungsgliedes 9 gegeben ist. Das Ausgangssignal e des Valenztores stellt demnach eine Impulsreihe dar, deren Wiederholungsfrequenz der momentanen Zeichenfrequenz proportional ist.no voltages are present. In the valence gate 10 thus become from the two Input signals c and d generated pulses whose width is determined by the delay time of the delay element 9 is given. The output signal e of the valence gate represents therefore represents a series of impulses, the repetition frequency of which is the current symbol frequency is proportional.
Gsmäns dom Dingramm Fig. 4 wird in der ersten Taktperiode aus einer ZeLohenRrequenz von 5/4 ft elno Impulsrolhe mit 5 Impulsen pro Taktperiode erzeugt. Diese fUnf Impulse gelangen auf die erste Zählkippstufe Z1, welche bei jedem Uebergang des Eingangssignals von 1 auf 0 kippt. Die erste Kippstufe Z1 wurde durch den vorangehenden Taktimpuls in diejenige Stellung gebracht, in der das Ausgangssignal f ='1 ist. Nach fUnf Impulsen erreicht das Ausgangssignal den Wert 0. Die zweite Kippschaltung wurde durch den vorangehenden Taktimpuls in diejenige Stellung gebracht, in der das Ausgangssignal h = 0 ist. Das Ausgangssignal erreicht nach fUnf Impulsen den Wert 1. Der nachfolgende Taktimpuls Uberträgt diese Ausgangswerte in die Speicher-Kippschaltungen S1 und S2. Am Ende der ersten Taktperiode A stehen somit an den Ausgangsklemmen die zurückgewonnenen Gleichatromzeichen U = 0 und T = 1 zur Verfügung. Derselbe Taktimpulsf der die Uebertragung in die Speicherkippechaltungen S1 und S2 ausgelöst hat, stellt die Zählkippschaltungen Z1 und Z2 in die Ausgangslage zurück.Gsmäns dom Dingramm Fig. 4 is in the first clock period from a Cell frequency of 5/4 ft elno pulse roller generated with 5 pulses per clock period. These five impulses arrive on the first counting flip-flop Z1, which flips at every transition of the input signal from 1 to 0. The first flip-flop Z1 was brought into the position in which the output signal f = '1. After five pulses the output signal reaches the Value 0. The second flip-flop was turned into the one by the previous clock pulse Bred position in which the output signal is h = 0. The output signal reached after five pulses the value 1. The following clock pulse transmits these output values into the memory flip-flops S1 and S2. Stand at the end of the first clock period A. thus the regained equal-atom symbols U = 0 and T at the output terminals = 1 available. The same clock pulse is used for the transmission in the memory flip-flop circuits S1 and S2 has triggered, sets the counting flip-flops Z1 and Z2 in the starting position return.
In der zweiten Taktperiode B, in der eine Zeichenfrequenz von 6/4 . ft angenommen ist, gelangen sechs Impulse auf den Zähler 2. Am Ende dieser Taktperiode werden gemäss Fig. 4 die Werte U = 1 und T = 1 abgegeben.In the second clock period B, in which a symbol frequency of 6/4 . ft is assumed, six pulses reach counter 2. At the end of this clock period the values U = 1 and T = 1 are output according to FIG.
In der dritten bzw. vierten Taktperiode ist die Zeichenfrequenz gleich 4/4 * ft bzw. 3/4 . ft. Es werden im Impulsformer 1 dementsprechend 4 bzw. 3 Impulse erzeugt. Es ergeben sich daraus Gleichatromzeichen an den Klemmen U = 1 untl T = 0 bzw. U = T = 0.The symbol frequency is the same in the third and fourth clock periods 4/4 * ft or 3/4. ft. In the pulse shaper 1, 4 or 3 pulses are generated accordingly generated. This results in equal-atom symbols at terminals U = 1 and T = 0 or U = T = 0.
Claims (4)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH769869A CH491561A (en) | 1969-05-21 | 1969-05-21 | Circuit arrangement for the recovery of direct current symbols converted into sinusoidal alternating current symbols by clock-synchronized frequency modulation |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2023485A1 true DE2023485A1 (en) | 1970-11-26 |
Family
ID=4329181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702023485 Pending DE2023485A1 (en) | 1969-05-21 | 1970-05-13 | Circuit arrangement for the recovery of DC symbols converted into sinusoidal alternating current symbols by clock-synchronized frequency modulation |
Country Status (2)
Country | Link |
---|---|
CH (1) | CH491561A (en) |
DE (1) | DE2023485A1 (en) |
-
1969
- 1969-05-21 CH CH769869A patent/CH491561A/en not_active IP Right Cessation
-
1970
- 1970-05-13 DE DE19702023485 patent/DE2023485A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CH491561A (en) | 1970-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2021943B2 (en) | ELECTRICAL COMPONENT | |
EP0019821B1 (en) | Method and device for transmitting a binary sequence | |
DE1762143A1 (en) | Data transmission device | |
DE2023485A1 (en) | Circuit arrangement for the recovery of DC symbols converted into sinusoidal alternating current symbols by clock-synchronized frequency modulation | |
DE1089014B (en) | Circuit arrangement for magnetic core corrector | |
DE2427603A1 (en) | CIRCUIT ARRANGEMENT FOR REPLICATING THE WAVE SHAPE OF TELEGRAPHIC STEP PULSES WITH DIGITAL MEANS | |
DE2840555A1 (en) | CIRCUIT ARRANGEMENT FOR MEASURING THE PERIOD DURATION OF A PULSE SEQUENCE, THE USE THEREOF AND CIRCUIT ARRANGEMENT AFTER THIS USE | |
DE2760101C1 (en) | Inverters for dynamic security systems | |
AT237345B (en) | Circuit for forming pulses | |
DE2145955C (en) | Voice-protected, frequency-selective signal receiver for telecommunications, in particular telephone systems | |
DE2012179C3 (en) | Circuit arrangement for converting telex characters | |
DE2253328C2 (en) | Device for recognizing data | |
DE2029622C3 (en) | Pulse shaping circuit | |
DE1616210C3 (en) | Signal receiver | |
DE1264491B (en) | Circuit arrangement for monitoring telex transmission routes for compliance with a specific relative transmission error | |
DE1762583A1 (en) | High speed counter for pulses | |
DE2640242A1 (en) | CIRCUIT ARRANGEMENT FOR DETECTING THE ZERO CONTINUITY OF SIGNALS | |
DE2654292A1 (en) | Pulse signals reception and evaluation circuit - has transformer whose secondary winding controls logic circuit and flip=flop | |
DE2218011A1 (en) | CIRCUIT ARRANGEMENT FOR DETECTION OF A LIMIT FREQUENCY OF AN AC VOLTAGE NETWORK | |
DE1183970B (en) | Arrangement for the transmission of audio-frequency signals via a communication channel with means to prevent faulty evaluation in the event of interference signals and speech | |
DE1512520B2 (en) | Method and circuit arrangement for equalizing bipolar pulses | |
DE2013000B2 (en) | Character converter converts DC into limited-frequency AC characters - using diode-pair modulator, diode-biassing circuit and LP filter | |
DE2152824B2 (en) | Arrangement for frequency detection | |
DE1138823B (en) | Circuit arrangement for counting homopolar pulses and for pulse distribution | |
DE1947125A1 (en) | Discrimination device between outgoing and incoming calls |