DE2023402A1

DE2023402A1 - Circuit arrangement for converting direct current symbols into alternating current symbols

Info

Publication number: DE2023402A1
Application number: DE19702023402
Authority: DE
Inventors: Gottfried Dipl.-Techn. Zürich Tschannen (Schweiz)
Original assignee: Albiswerk Zürich AG, Zürich (Schweiz)
Priority date: 1969-05-21
Filing date: 1970-05-13
Publication date: 1970-11-26
Also published as: CH491560A

Description

Schaltungsanordnung zur Umsetzung von Gleichstromzeichen in Wechselstromzeichen Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Umsetzung von auf wenigstens zwei Leitungen vorhandenen, auf eine Taktschwingung synchronisierten Gleichstromzeichön in Wechseistromzeichen durch synchrone Frequenzmodulation.Circuit arrangement for converting direct current symbols into alternating current symbols The present invention relates to a circuit arrangement for implementing on at least two lines present, synchronized to a clock oscillation DC signals in AC symbols through synchronous frequency modulation.

Es hat sich gezeigt, dass bei Systemen zur synchronen Frequenzmodulation, bei denen die verschieden frequenten Trägerschwingungen direkt umgetastet werden, eine grosse Uebertragungsbandbreite benötigt wird. Dies riihrt daher, dass das erzeugte frequenzmodulierte Signal in den Umtastpunkten entweder Phasenspriinge oder zumindest Knickstellen aufweist, welche eine Vergrdsserung des Seitenbandspektrums verursachen, Zur Umgehung dieser Nachteile wurde eine Schaltungsanordnung vorgeschlagen, bei der die beiden Trägerschwingungen von der Taktschwingung abgeleitet sind, in der Weise, dass die Trägertrequenzen ganzzahlige Vielfache der halben Taktfrequenz darstellen. Die Trägerschwingungen weisen deshalb periodisch die gleiche Phasenlage auf. Es kann somit im Zeitpunkt der Gleichphasigkeit umgetastet werden, wenn die Umtaststellen mit den Gleichphasigkeitsstellen übereinstimmen.It has been shown that in systems for synchronous frequency modulation, in which the different frequency carrier oscillations are keyed directly, a large transmission bandwidth is required. This is because the generated frequency-modulated signal in the keying points either phase jumps or at least Has kinks which cause an enlargement of the sideband spectrum, To circumvent these disadvantages, a circuit arrangement has been proposed at of the two carrier vibrations from the Clock oscillation derived are, in such a way that the carrier frequencies are integral multiples of half the clock frequency represent. The carrier oscillations therefore periodically have the same phase position on. It can thus be keyed at the time of in-phase if the Change key points match the in-phase points.

Neben der Bedingung der Gleichphasigkeit der Schwingungen im Umtastzeitpunkt, welche Phasensprünge ausschliesst, ist bei Sinuswechselstrom auch die absolute Phasenlage im Umtastzeitpunkt von Bedeutung, weil Je nach dem zeitlichen Spamlungsverlauf beim Uebergang von der einen auf die andere Schwingung ein mehr oder weniger starker Knick in der Kurvenform entsteht.In addition to the condition that the vibrations are in phase at the moment of keying, which excludes phase jumps is also the absolute phase position in the case of sinusoidal alternating current important at the time of keying, because depending on the temporal course of the spam The transition from one to the other vibration is more or less strong There is a kink in the curve shape.

Am gunstigsten ist es, in einem Punkt umzutasten, bei dem sowohl die Amplituden als auch die ersten Ableitungen nach der Zeit gleich sind, also im positiven oder negativen Maximum.It is best to switch keys at a point where both the The amplitudes as well as the first derivatives with respect to time are the same, i.e. in the positive or negative maximum.

Das Seitenbandspektrum wird damit bedeutend verringert. Zur Erfüllung dieser Forderungen werden in der bekanten Schaltungsanordnung aus den beiden taktsynchronen Rechteckträgerschwingungen phasenstarre Dreieckschwingungen erzeugt, die dann in Abhängigkeit der Gleichstromzeichen umgetastet werden. Da auf diese Weise die Flanken der takt synchronen Rechteckschwingungen mit den Maximalwerten der Dreieckschwingungen übereinstimmen, liegen die Umschaltpunkte immer in einem positiven oder negativen Spannungsmaximum der Trägerschwingungen.The sideband spectrum is thus significantly reduced. To fulfillment these requirements are in the known circuit arrangement from the two isochronous Rectangular carrier oscillations generate phase-locked triangular oscillations, which are then converted into Dependency of the DC symbols can be keyed. Because this way the flanks the clock synchronous square waves with the maximum values of the triangular waves match, the switching points are always positive or negative Stress maximum of the carrier oscillations.

Der Nachteil der bekannten Einrichtung besteht darin, dass zur Uebertragung von mehreren auf-verschiedenen Leitungen vorhandenen Gleichstromzeichen fur Jede Leitung eine separate Umsetz-Einrichtung vorgesehen werden nwss. Es ist zudem eine dementsprechende Anzahl Uebertragungskanäle notwendig.The disadvantage of the known device is that for transmission of several DC symbols present on-different lines for each Line a separate Transfer device to be provided nwss. A corresponding number of transmission channels is also necessary.

Die Aufgabe der vorliegenden Erfindung besteht in der Schaffung einer Schaltungsanordnung zur Umsetzung von auf wenigstens zwei Leitungen vorhandenen, auf eine Taktschwingung synchronisierten Gleichstromzeichen in Wechselstromzeichen durch synchrone Frequenzmodulation.The object of the present invention is to provide a Circuit arrangement for the implementation of existing on at least two lines, DC symbols synchronized to a clock oscillation in AC symbols through synchronous frequency modulation.

Die erfindungsgemässe Schaltungsanordnung ist dadurch gekennzeichnet, dass eine Einrichtung zur Erzeugung von den möglichen Zuständen der Gleichstromzeichen zugeordneten, zur Taktschwingung phasenstarren Trägerschwingungen vorhanden ist, deren Frequenzen (n. ft) ganzzahlige Vielfache der Taktfrequenz darstellen, dass eine mit der Schwingungserzeugungseinrichtung und den Leitungen in Verbindung stehende Auswahlschaltung vorgesehen ist, welche, durch die Gleichstromzeichen gesteuert, die dem momentanen Zustand zugeordnete Trägerschwingng durchschaltet, und das am Ausgang der Auswahlschaltung ein Frequenzteiler angeschlossen ist, dem im Falle nichtsinusförmiger Prequenzteiler-Ausgangsoignale Mittel zur Umformung in sinusförmige Signale nachgeschaltet sind.The circuit arrangement according to the invention is characterized in that that a device for the generation of the possible states of the DC symbols associated carrier oscillations that are phase-locked to the clock oscillation are present, whose frequencies (n. ft) represent integer multiples of the clock frequency that one connected to the vibration generating device and the lines Selection circuit is provided, which, controlled by the DC symbol, switches through the carrier oscillation assigned to the current state, and that on Output of the selection circuit a frequency divider is connected, which in the case non-sinusoidal frequency divider output signals means for converting into sinusoidal Signals are connected downstream.

Die neu Schaltungsanordnung hat den Vorteil, dass mit dieser auf mehreren Leitungen vorhandenen Gleichstromzeichen gleich zeitig umgesetzt werden können. Es entsteht ein Ausgangssignal, mit dem bei praktisch gleicher Bandbreite ein Mehrfaches an Informationen übertragen werden kann, wie bei bisher bekannten Einrichtungen.The new circuit arrangement has the advantage that with this on several Lines existing DC signs can be converted at the same time. The result is an output signal that is a multiple with practically the same bandwidth can be transmitted to information, as with previously known Facilities.

Die erfindungsgemässe Schaltungsanordnung kann für Trägerschwingungen verschiedener Kurvenform ausgelegt werden. Der Aufbau der Auswahlschaltung und des Frequenzteilers ist der verwendeten Signalform anzupassen.The circuit arrangement according to the invention can be used for carrier oscillations different curve shape can be designed. The structure of the selection circuit and the Frequency divider is to be adapted to the signal shape used.

Bei sinusförmigen Trägerschwingungen und bei der Verwendung eines für diese Signale geeigneten Frequenzteilers liegt das zu Ubertragende sinusförmige Wechselstromzeichen bereits am Ausgang des kequenzteilers vor.With sinusoidal carrier oscillations and when using a For these signals suitable frequency divider is the sinusoidal to be transmitted Alternating current characters are already present at the output of the sequence divider.

Bei der Verwendung von Frequenzteilern mit nichtsinusförmigen Ausgangsignalen sind Mittel nachgeschaltet, welche die nichtsinusförmigen Signale in sinusförmige umwandeln.When using frequency dividers with non-sinusoidal output signals means are connected downstream which convert the non-sinusoidal signals into sinusoidal ones convert.

In einer Ausfiihrungsform der Erfindung können die Mittel zur Umformung von Rechteckwechselstromzeichen in Sinuswechseistromzeichen aus einem Tiefpassfilter bestehen, dessen Durchlassbereich so gewählt ist, dass nur die Grundwellen der Trägerfrequenzen übertragen werden. Es besteht dabei die Bedingung, dass die dritte Harmonische der tiefsten Trägerfrequenz oberhalb der höchsten Trägerfrequenz liegt, so dass die dritten Harmonischen genügend gedämpft werden.In one embodiment of the invention, the means for reshaping from square wave alternating current symbols into sinusoidal alternating current symbols from a low-pass filter exist whose passband is chosen so that only the fundamental waves of the carrier frequencies be transmitted. There is the condition that the third harmonic of the lowest carrier frequency is above the highest carrier frequency, so that the third harmonic must be sufficiently attenuated.

Diese Lösungen bedingen jedoch einen sehr grossen Aufwand und sind zudem an die einmal gewählten Bandfrequenzen der Filter gebunden.However, these solutions require a great deal of effort and are also tied to the band frequencies of the filters once selected.

In einer weiteren Ausführungsform bestehen die Mittel zur Umformung von Rechteckwechselstromzeichen in Sinuswechselstromzeichen aus einem Schwingungserzeuger. Dieser Schwingungserzeuger erzeugt aus dem Träger-Rechtecksignal zunächst eine synchrone Dreieckschwingung, die dann mit Hilfe eines an sich bekannten Dreieck-Sinusumformers in Sinuswechselstrom umgeformt wird. Die Dreieckschwingung wird d.abei gewissermassen synthetisch erzeugt, indem jede Flanke der Dreieckschwingung durch Integrieren eines der Trägerfrequenz proportionalen Stromes während einer durch die Trägerfrequenz gegen benen Zeit erhalten wird, Der Vorteil der sich durch die Verwendung des oben beschriebenen Schwingungserzeugers ergibt, besteht darin, dass die Schaltungsanordnung für versohiedene Takt- bzw Trägerfrequenzen brauchbar ist.In a further embodiment, the means for reshaping exist from square wave alternating current symbols into sinusoidal alternating current symbols from a vibrator. This oscillation generator initially generates a synchronous one from the carrier square-wave signal Triangular oscillation, which is then generated with the help of a known triangular sine converter is converted into sinusoidal alternating current. The triangular oscillation is to a certain extent synthetically generated by integrating each edge of the triangular wave the current proportional to the carrier frequency during a through the carrier frequency against benen time is obtained, the benefit of using the above described vibration generator results, is that the circuit arrangement is useful for various clock or carrier frequencies.

Werden die Trägerfrequenzen durch Frequenzteilung aus einem gemeinsamen Taktschwingungsgeber abgeleitet, so ist bei gewünschter Veränderung der zu übertragendn Trägerfrequenzen lediglich die Frequenz der Taktschwingung zu andern.Are the carrier frequencies by frequency division from a common Clock oscillation generator derived, then is to be transmitted if the change is desired Carrier frequencies only change the frequency of the clock oscillation.

An Hand der Zeichnung wird im folgenden ein Ausführungsbeispiel der erfindungsgemässen Schaltungsanordnung näher erläutert.With reference to the drawing, an embodiment of the inventive circuit arrangement explained in more detail.

In Fig. 1 ist ein Blockschema einer erfindungsgemässen Schaltungsanordnung dargestellt. Fig. 2 zeigt ein Schaltbild einer Ausführungsform der Erfindung fflr die Umsetzung von auf zwei Leitungen vorhandenen Gleichstromzeichen in Wechsolstromseichen, bei der die Mittel zur Umformung von Rechteckwechselstromzeichen in Sinuswechselstromzeichen sus einem Schwingungserzeuger bestehen. In der Tabelle Fig. 3 sind die erzeugten Trägerfrequenzen sowie die Grösse und Richtung der der Integrierschaltung zugeführten Ströme als Funktion der Zustände der Gleichatromzeichen aufgeführt. In Fig. 4 sind die Diagramme won in der Schaltung nach Figq 2 auftretenden Spannungen und Ströme aufgezeichnet.1 is a block diagram of a circuit arrangement according to the invention shown. Fig. 2 shows a circuit diagram of an embodiment of the invention for the implementation of to two Lines present DC signs in alternating current signals, in which the means for transforming rectangular alternating current symbols consist in sinusoidal alternating current signs sus a vibration generator. In the table Fig. 3 are the generated carrier frequencies and the size and direction of the Integrating circuit supplied currents as a function of the states of the same-atom symbols listed. FIG. 4 shows the diagrams which occur in the circuit according to FIG Voltages and currents recorded.

In der Schaltungsanordnung gemäss Fig. 1 ist eine Einrichtung 1 zur Erzeugung von mit der Taktschwingung phasenstarren Trägerschwingungen vorhanden. Pie Frequenzen dieser Trägerschwingungen sind Vielfache der Frequenz ft der Taktschwingung. Eine solche Einrichtung 1 ist an sich bekannt. Sie besteht beispielsweise au einem Rechteckspannungsgenerator, der eine Frequenz erzeugt, welche das Vielfache der zu erzeugenden Trägerfrequenzen ist, sowie aus den Trägerfrequenzen entsprechenden Frequenzteilern. Je eine dieser Trägerfrequengen wird einem der möglichen Zustände der Gleichstromzeichen zugeordnet. Die erzeugten Trägerschwingungen und die Taktschwingung werden einer Auswahlschaltung 2 zugeführt.In the circuit arrangement according to FIG. 1, a device 1 is for Generation of carrier oscillations that are phase-locked with the clock oscillation. Pie frequencies of these carrier oscillations are multiples of the frequency ft of the clock oscillation. Such a device 1 is known per se. For example, it consists of one Square-wave voltage generator that generates a frequency that is a multiple of the is to be generated carrier frequencies, as well as corresponding from the carrier frequencies Frequency dividers. One of these carrier frequencies becomes one of the possible states associated with the DC symbol. The generated carrier oscillations and the clock oscillation are fed to a selection circuit 2.

Die Funktion der Auswahlschaltung 2 besteht darin, durch die Gleichstromzeichen gesteuert, die dem momentanen Zuatan d der Gleichstromzeichen zugeordnete Trägerfrequenzen durchzuschalten.The function of the selection circuit 2 is to use the DC symbols controlled the carrier frequencies assigned to the current Zuatan d of the direct current symbols to switch through.

Eine solche Auswahlschaltung 2 ist an sich bekannt. Ein Ausführungsbeispiel derselben ist weiter unten beschrieben.Such a selection circuit 2 is known per se. An embodiment the same is described below.

Am Ausgang der Auswahlschaltung 2 ist ein Frequenzteiler 3 angeschlossen, der die Frequenz der ausgewählten Trägerschwingung entsprechend dem Teilerverhältnis m/l teilt. Die Frequenz fA der Je nach dem Zustand der Gleichstromzeichen ern1 . ft zeugten Rechteckzeichenschwingungen ist demnach bzw.A frequency divider 3 is connected to the output of the selection circuit 2, the the frequency of the selected carrier wave according to the division ratio m / l divides. The frequency fA of Depending on the state of the direct current signs ern1. ft generated rectangular symbol oscillations is resp.

m n2 . ft n3 . ft bzw. usw. m n2. ft n3. ft or etc.

m m Um eine kleine Bandbreite des zu übertragenden Signals zu erhalten, werden die Frequenzen der Rechteckzeichenschwingungen mit möglichst kleinem Frequenzabstand gewählt. Die Frequenzen der Trägerschwingungen und das Teilerverhältnis des Frequenztellers sind dementsprechend zu wählen. Die vom Frequenzteiler 3 abgegebonen rechteckförmigen Zeichenschwingungen erzeugen unerwwnschte Seitenbandspektren. Um diese zu unterdrücken, sind am Ausgang des Tellers Mittel zur Umformung von Rechteckstromzeichen in Sinuswechselstromzeichen angeschlossen. m m In order to obtain a small bandwidth of the signal to be transmitted, the frequencies of the square wave oscillations with the smallest possible frequency spacing chosen. The frequencies of the carrier oscillations and the division ratio of the frequency plate are to be selected accordingly. The rectangular ones given off by the frequency divider 3 Character vibrations produce undesirable sideband spectra. To suppress this, are a means for converting rectangular current symbols into sinusoidal alternating current symbols at the output of the plate connected.

Im Schaltbild des Ausführungsbeispiels Fig. 2 sind die gleichen Bestandteile mit denselben Bezugsnummern versehen wie in Fig. 1. Es ist eine Einrichtung zur Erzeugung des Taktsignals mit der Taktfrequenz ft sowie von vier Trägersignalen vorhanden. Die Frequenzen der vier Trägersignale entsprechen der drei-, vier-, fünf- und sechsfachen Taktfrequenz ft. Diese erzeugten Signale werden der Auswahlschaltung 2 zugeführt. Ferner sind zwei bistabile Kippschaltungen 11 und 12 zur Synchronisierung ankommender Gleichstromzeichen sorgesehen. Die Frequenz der Gleichstromzeichen darf nicht grösser sein als die Taktfrequenz ft. Die Kippschaltungen 11 und 12 sind als sogenannte D-Flip-Flop aufgebaut. Sie weisen Je einen vorbereitenden Eingang für jeden Kippzustand sowie einen gemeinsamen auslösenden Eingang auf, so dass beim Uebergang von 1 auf 0 des Auslösesignals der Kippvorgang ausgelöst wird. An den auslösenden Eingängen der Kippschaltungen 11 und 12 ist das Taktsignal angeschlossen. Die beiden vorbereitenden Eingänge der Kippschaltungen stellen die Eingänge für die nichtsynchronisierten Gleiohstromzeichen dar, wobei jeweils der eine Eingang El bzw.. E2 für Zeichenstrom und der andere Eingang E1 bzw. E2 für Trennstrom vorgesehen ist. Die Ausgänge der Kippschaltungen 11 und 12 stellen die Leitungen T und U dar, auf denen die Gleichatromzeichen taktsynchron auftreten (Fig. 4).In the circuit diagram of the exemplary embodiment in FIG. 2, the same components are present provided with the same reference numbers as in Fig. 1. It is a device for Generation of the clock signal with the clock frequency ft and four carrier signals available. The frequencies of the four carrier signals correspond to the three-, four-, five- and six times the clock frequency ft. These generated signals are the selection circuit 2 supplied. Furthermore, two bistable multivibrators 11 and 12 are used for synchronization incoming direct current characters. The frequency of the DC symbol is allowed not be greater than the clock frequency ft. The flip-flops 11 and 12 are as so-called D-flip-flop. They each assign a preparatory entrance for every tilted state as well as a common triggering input, so that the transition from 1 to 0 of the trigger signal triggers the tilting process will. The clock signal is at the triggering inputs of the trigger circuits 11 and 12 connected. The two preparatory inputs of the trigger circuits represent the Inputs for the unsynchronized sliding current characters, with the one input El or. E2 for character stream and the other input E1 or E2 for Separating current is provided. The outputs of the flip-flops 11 and 12 represent the Lines T and U represent, on which the same-atom symbols appear synchronously (Fig. 4).

Die Auswahlschaltung 2 besteht aus vier UND-Toren 13, 14, 15, 16 sowie aus einem ODER-Tor 17. Jedes UND-Tor 13, 14, 15, 16 steht über einen direkten Eingang mit Je einem Trägersignal-Ausgang der Signalerzeugungseinrichtung 1 in Verbindung. Das erste UND-Tor 13 ist über Je einen separaten invertierten Eingang an die Leitungen T und U angeschlossen. Das zweite UND-Tor 14 ist über einen invertierten Eingang mit der Leitung T und über einen direkten Eingang mit der Leitung U verbunden. Das dritte UND-Tor 15 ist über einen direkten Eingang mit der Leitung T und über einen invertierten Eingang an der Leitung U angeschlossen. Das vierte UND-Tor ist durch je einen direkten Eingang mit den Leitungen T und U verbunden.The selection circuit 2 consists of four AND gates 13, 14, 15, 16 as well from an OR gate 17. Each AND gate 13, 14, 15, 16 has a direct input each with a carrier signal output of the signal generating device 1 in connection. The first AND gate 13 is connected to the lines via a separate inverted input each T and U connected. The second AND gate 14 is via an inverted input connected to line T and to line U via a direct input. That third AND gate 15 is via a direct input to the line T and via a inverted input connected to line U. The fourth AND gate is through one direct input each connected to lines T and U.

Die Ausgänge dieser UND-Tore 13, 14, 15, 16 sind auf Je einen Eingang des gemeinsamen ODER-Tores 17 geführt. Der Ausgang des ODER-Tores 17 stellt den Ausgang der Auswahlschaltung 2 dar und führt zum Eingang des Frequezteilers 3.The outputs of these AND gates 13, 14, 15, 16 are each one input of the common OR gate 17 out. The output of the OR gate 17 represents the The output of the selection circuit 2 and leads to the input of the frequency divider 3.

Der Frequenzteiler 3 besteht aus zwei hintereinander geschalteten bistabilen Kippschaltungen 18 und 19. Eine solche Rippschaltung weist einen auslösenden Eingang auf, der bei jedem Uebergang des Auslösesignals von 1 auf O die Kippschaltung kippt. Am Ausgang des Frequenzteilers 3 erscheint deshalb ein Signal, dessen Frequenz einen Viertel der Eingangsfrequenz beträgt.The frequency divider 3 consists of two connected in series bistable flip-flops 18 and 19. Such a ripple circuit has a triggering Input on which the flip-flop circuit with every transition of the trigger signal from 1 to O. tilts. A signal therefore appears at the output of the frequency divider 3, its frequency a quarter of the input frequency.

Als Mittel zur Umformung der Rechteckwechselstromzeichen in Sinuswechselstromzeichen ist ein Schwingungserzeuger 4 vorgesehen. Der Schwingungserzeuger enthält vier UND-Tore 22, 23, 27 und 28. Jede Leitung T bzw. U ist auf einen direkten Eingang eines der Leitung zugeordneten ersten UND-Tores 23 bzw.As a means of converting square alternating current symbols into sinusoidal alternating current symbols a vibration generator 4 is provided. The vibration generator contains four AND gates 22, 23, 27 and 28. Each line T or U is to a direct input of one of the Line assigned first AND gate 23 or

28 und auf einen invertierten Eingang eines der Leitung zugeordneten zweiten UND-Tores 22 bzw. 27 geführt. Der Ausgang des Frequenzteilers 3 ist auf einen direkten Eingang Jedes ersten UND-Tores 23 bzw 28 und auf einen invertierten Eingang jedes zweiten UND-Tores 22 bzw. 27 sowie auf den Eingang eines Schaltverstärkers 20 geführt. Die Ausgänge der jeweils an einer Leitung T bzw. U angeschlossenen UND-Tore 22 und 23 bzw. 27 und 28 sind auf separate Eingänge eines ODER-Tores 24 bzw. 29 geführt, dessen Ausgang mit dem Eingang eines Schaltverstärkers 25 bzw. 30 verbunden ist. Die Schaltverstärker 20, 25 und 30 sind so aufgebaut, dass sie bei einem Eingangspegel entsprechend 1 einen positiven und bei einem Eingangspegel entsprechend 0 einem negativen Strom abgeben.28 and to an inverted input of one assigned to the line second AND gate 22 and 27 out. The output of the frequency divider 3 is on a direct input of each first AND gate 23 or 28 and an inverted one Input of every second AND gate 22 or 27 and to the input of a switching amplifier 20 led. The outputs of the AND gates connected to a line T or U respectively 22 and 23 or 27 and 28 are on separate inputs of an OR gate 24 and 29, respectively out, the output of which is connected to the input of a switching amplifier 25 and 30, respectively is. The switching amplifiers 20, 25 and 30 are constructed in such a way that they operate at an input level corresponding to 1 a positive and with an input level corresponding to 0 one emit negative current.

An den Ausgängen der Schaltverstärker 20, 25, 30 sind separate Glieder 21, 26, 31 vorhanden zum Abgleich der von den Schaltverstärkern abgegebenen Gleichstrbme ib, ie, ih, deren relativen Grössen durch die Abstände der Trägerfrequenzen vorgegeben sind und deren Summe der jeweils ausgewählten Trägerfrequenz proportional ist. Bei den angenommenen Trägerfrequenzen von 3ft, 4ft, 5ft, 6ft ergeben sich folgende relativen Stromwerte: ib = 4,5, ie = 1, ih = 0,5.At the outputs of the switching amplifiers 20, 25, 30 are separate elements 21, 26, 31 available for the adjustment of the Switching amplifiers delivered direct currents ib, ie, ih, their relative magnitudes through the distances the carrier frequencies are specified and their sum of the selected carrier frequency is proportional. With the assumed carrier frequencies of 3ft, 4ft, 5ft, 6ft result the following relative current values are: ib = 4.5, ie = 1, ih = 0.5.

Die Glieder 21, 26, 31 sind auf dem Eingang einer Integrierschaltung 32, 33 zusammengeschaltet, deren Ausgang mit einem an sich bekannten Dreieck-Sinus-Signalumformer 34 in Verbindung steht.The members 21, 26, 31 are at the input of an integrating circuit 32, 33 interconnected, the output of which is connected to a triangular sine signal converter known per se 34 is in connection.

Die Integrierschaltung besteht aus einem linearen Verstärker 32, dessen Ausgang über einen Kondensator 33 mg dem Eingang in Verbindung steht.The integrating circuit consists of a linear amplifier 32, whose Output is connected to the input via a capacitor 33 mg.

Als Dreieck-Sinus-Signalformer kann eine bekannte Schaltungsanordnung verwendet werden, wie sie beispielsweise in der Schweizer Patentschrift 448 161 beschrieben ist Im folgenden wird an Hand der Tabelle Fig. 3 und des Signaldiagrammes Fig. 4 die Funktion des Ausführungsbeispiels nach Fig. 2 erläutert. Es sei angenommen, dass in der ersten Taktperiode im Abschnitt A auf der Leitung T ein Signalpegel entsprechend 1 und auf der Leitung U ein Pegel entsprechend 0 vorhanden sind. In diesem Zustand sind die UND-Tore 14, 13 und 16 gesperrt. Das UND-Tor 15 schaltet ein Singal a mit der fünffachen Taktfrequenz ft über das ODER-Tor 17 auf den Frequenzteiler 3 durch. Am Ausgang des Teilers erscheint nun ein Signal b mit einer Frequenz von 5/4 ft. Dieses Signal b stellt bereits das entsprechende Wechselstromzeichen dar, das Jedoch noch in Sinusform gebracht werden muss.A known circuit arrangement can be used, as for example in Swiss patent specification 448 161 The following is based on the table Fig. 3 and the signal diagram FIG. 4 explains the function of the exemplary embodiment according to FIG. 2. Suppose that in the first clock period in section A on line T a signal level corresponding to 1 and on the line U a level corresponding to 0 are present. In AND gates 14, 13 and 16 are blocked in this state. The AND gate 15 switches a signal a with five times the clock frequency ft via the OR gate 17 to the frequency divider 3 through. A now appears at the output of the divider Signal b with a frequency of 5/4 ft. This signal b already represents the corresponding alternating current symbol which, however, still has to be brought into a sinusoidal shape.

Im Abschnitt A der ersten Taktperiode haben die dem Schwingungserzeuger 4 zugeführten Signale folgende Werte: b = 0, T = 1, U = 0. Als Folge dieses Zustandes erscheint am Punkt h eine Spannung (Wert = 1), während der Punkt e spannungslos (Wert = O) bleibt. An den Ausgängen der Schaltverstärker 20 und 23 werden negative Ströme abgegeben; am Ausgang des Schaltverstärkers 30 erscheint positiver Strom. Die Ströme durch die Glieder 21, 26 und 31 haben nun folgende Werte: ib = -4,3, ie - -1, ih - +0,3. Es resultiert daraus.ein Gesamstrom von i = -5, dessen Wert proportional zur momentanen Zeichenfrequenz f = 5/4 ft ist. Dieser Strom i wird der Integrierschaltung 32, 33 zugeführt, an deren Ausgang eine von einem positiven Wert zu einem negativen Wert linear absinkende Spannung erscheint, welche eine Flanke des Dreiecksignals darstellt.In section A of the first clock period they have the vibration generator 4 supplied signals have the following values: b = 0, T = 1, U = 0. As a result of this state a voltage appears at point h (value = 1), while point e is de-energized (Value = O) remains. At the outputs of the switching amplifiers 20 and 23 are negative Streams delivered; A positive current appears at the output of the switching amplifier 30. The currents through members 21, 26 and 31 now have the following values: ib = -4.3, ie - -1, ih - +0.3. This results in a total current of i = -5, its value is proportional to the current character frequency f = 5/4 ft. This current i becomes the integrating circuit 32, 33 is supplied, at the output of which is one of a positive Value to a negative value linearly decreasing voltage appears, which has an edge of the triangle signal.

Im nächsten Abschnitt B nehmen die betrachteten Signale folgende Werte an: b = 1, e = 1, h = O. An den Ausgängen der Schaltverstärker 20 und 23 werden positive Ströme abgegeben und am Ausgang des Schaltverstärkers 30 negative. Die Ströme haben folgende Werte: ib = +4,3, ie = +1, ih - -0,5. Der resultierende Strom beträgt i = +5. Durch die Integrier-Schaltung wird hieraus eine positive Flanke erzeugt.In the next section B, the signals under consideration take the following values an: b = 1, e = 1, h = O. At the outputs of the switching amplifiers 20 and 23 are positive currents emitted and at the output of the switching amplifier 30 negative. the Currents have the following values: ib = +4.3, ie = +1, ih - -0.5. The resulting stream is i = +5. The integrating circuit turns this into a positive edge generated.

Im Abschnitt C liegen die Verhältnisse gleich wie im Abschnitt A, so dnss wiederum eine negative Flanke erzeugt wird.In section C the conditions are the same as in section A, so that a negative edge is generated again.

Im Anfangsabschnitt D der zweiten Taktperiode hat die Leitung U ihren Wert auf 1 gewechselt. Wie aus der Tabelle'Fig.3 und dem Diagramm Fig. 4 ersichtlich, wird für den Zustand T = 1, U = 1 eine Trägerfrequenz von 6ft abgegeben. Das UND-Tor 16 ist geöffnet, so dass am Ausgang des Teilers 3, im Punkt b, eine Zeichenfrequenz von f = 6/4 ft vorhanden ist.In the initial section D of the second clock period, the line U has its Value changed to 1. As can be seen from the table 'Fig. 3 and the diagram in Fig. 4, a carrier frequency of 6ft is emitted for the state T = 1, U = 1. The AND gate 16 is open, so that at the output of the divider 3, at point b, a symbol frequency of f = 6/4 ft is present.

Die Signale b und e behalten zunächstden Wert 0, während h ebenfalls 0 wird. Die Ausgangsströme ib, ie, ih sind nun alle negativ, so dass sich ein Gesamtstrom von i = -6 ergibt.The signals b and e initially retain the value 0, while h also Becomes 0. The output currents ib, ie, ih are now all negative, so that a total current from i = -6 results.

Die negative Flanke der Breieckspannung k, die am Ende des Abschnittes C den Nullpunkt erreicht hat, wird im Abschnitt D entsprechend der höheren Frequenz mit grösserer Steilheit fortgesetzt, bis die Spannung am Punkt b wieder den Wert 1 annimmt .The negative edge of the triangular voltage k at the end of the section C has reached the zero point, is in section D corresponding to the higher frequency continued with greater steepness until the voltage at point b has reached the value again 1 assumes.

Im Abschnitt ,E wird ein Gesamtstrom i = +6 erzeugt, so dass in der Integrierschaltung eine positive Flanke der Dreieckspannung erzeugt wird.In section, E a total current i = +6 is generated, so that in the Integrating circuit a positive edge of the triangle voltage is generated.

An Hand der Figuren 3 und 4 kann in analoger Weise die Erzeugung der Dreieckspannung k für die nachfolgenden Takte weiterverfolgt werden.Using FIGS. 3 and 4, the generation of the Delta voltage k can be followed up for the subsequent clocks.

In der dritten Taktperiode sind die Verhältnisse für T = 0, U = 1 aufgezeichnet, In der vierten Taktperiode sind T = 0, U = O.In the third clock period, the ratios for T = 0, U = 1 recorded, In the fourth clock period T = 0, U = O.

Die erzeugten Dreieckwechselstromzeichen k werden in bekannter Weise in phasenstarre Sinuswechselstromzeichen umgeformt, die an der Ausgangsklemme A4 zur Verfügung stehen.The triangular alternating current symbols k generated are known in the art transformed into phase-locked sinusoidal alternating current symbols, those at the Output terminal A4 are available.

Die Schaltungsanordnung kann für die Umsetzung von Gleichstromzeichen mit einer Frequenz entsprechend der doppelten Taktfrequenz ausgebaut werden. Hierzu ist eine Vorsatzschaltung notwendig, welohe die auf einer Eingangsleitung ankommenden Gleichstromzeichen auf zwei Leitungen verteilt, so d.ass die Zeichen jeder Leitung nur noch die halbe Eingang frequenz aufweisen,The circuit arrangement can be used for the conversion of direct current symbols be expanded with a frequency corresponding to twice the clock frequency. For this a prefix is necessary, which is the incoming on an input line DC signs distributed on two lines, so that is the signs of each line only have half the input frequency,

Claims

Claims 1. Circuit arrangement for the implementation of at least DC symbols present on two lines and synchronized to a clock wake in alternating current symbols by synchronous frequency modulation, characterized in that a device (1) sur generation ton the possible states of the DC signs associated carrier oscillations that are phase-locked to the clock oscillation are present, whose frequencies (n. ft) represent integer multiples of the clock frequency (ft), there legs with the vibration generating device (11 and the lines (T and U) related selection circuit (2) is provided which, through the DC symbol controlled, the carrier oscillation associated with the current state switches through, and that at the output of the selection circuit (2) a frequency divider (3) is connected, in the case of non-sinusoidal frequency divider output signals Means (4) for conversion into sinusoidal signals are connected downstream.

2. Circuit arrangement according to claim 1 for the implementation of two Lines present direct current symbols, with the square-shaped carrier oscillations are used, characterized in that as a coat (4) for reshaping the Square-wave frequency divider output signals into sinusoidal signals an oscillation generator is provided at each line (T or U) on a direct Input of a first AND gate (23 or 28) assigned to the line and to one inverted input of a second AND gate assigned to the line (22 or 27) is guided, in which the output of the frequency divider (3) to a direct input Every first AND gate (23 or 28) and an inverted input every second AND gate (22 or 27) and to the input of a switching amplifier (20) is, in which the outputs are each connected to a line (T or U) AND gates (22 and 23 or 27 and 28) to separate inputs of an OAER gate (24 or 29) are honored. whose output is connected to the input of a holding amplifier (25 resp. 30) is connected to the switching amplifier (20, 25 and 30) separate members (21, 26 and 31) are provided for balancing the from the Switching amplifiers generated currents (ib, ie, ih), the relative magnitudes of which are determined by the Carrier frequencies are given and their sum of the selected carrier frequency is proportional and in which the members (21, 26 and 31) on the input of an integrating position (32, 33) are interconnected, the output of which is connected to a triangular / sinusoidal signal uiforaer known per se (34) is in connection.