DE202021002988U1 - Semiconductor body - Google Patents

Semiconductor body Download PDF

Info

Publication number
DE202021002988U1
DE202021002988U1 DE202021002988.5U DE202021002988U DE202021002988U1 DE 202021002988 U1 DE202021002988 U1 DE 202021002988U1 DE 202021002988 U DE202021002988 U DE 202021002988U DE 202021002988 U1 DE202021002988 U1 DE 202021002988U1
Authority
DE
Germany
Prior art keywords
area
contact
well
semiconductor body
detection line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202021002988.5U
Other languages
German (de)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DE202021002988.5U priority Critical patent/DE202021002988U1/en
Publication of DE202021002988U1 publication Critical patent/DE202021002988U1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterkörper mit einer Oberseite und einer Rückseite, wobei der Halbleiterkörper ein Substrat (SUB) und ein auf der auf dem Substrat (SUB) aufliegendes dielektrisches Schichtsystem mit mehreren Metallebenen und einen an der Oberseite ausgebildeten vollständig umlaufenden Ritzrahmenrand umfasst, aufweisend- einen Schaltungsbereich (IC),- einen um den Schaltungsbereich (IC) ausgebildeten ersten umlaufenden Bereich (DR), wobei der erste Bereich (DR) als Dichtungsbereich ausgebildet ist, um ein laterales Eindringen von Feuchtigkeit in den Schaltungsbereich zu unterdrücken,- einen den ersten Bereich (DR) umschließenden zweiten Bereich (RV), wobei der zweite Bereich (RV) eine Rissverhinderungsstruktur aufweist, um das laterale Eindringen von Rissen in den Dichtungsbereich zu unterdrücken, der erste Bereich (DR) und der zweite Bereich (RV) im Wesentlichen innerhalb des dielektrischen Schichtsystems ausgebildet sind,der zweite Bereich (RV) eine geringere Entfernung zu dem Ritzrahmenrand als der erste Bereich (DR) aufweist,dadurch gekennzeichnet, dasszwischen dem ersten Bereich (DR) und dem zweiten Bereich (RV) eine um den ersten Bereich (DR) Rissdetektionslinienstruktur (RD) ausgebildet ist, um das Eindringen von Rissen mittels einer elektrischen Widerstandsänderung zu detektieren, wobei die Rissdetektionslinienstruktur (RD) mittels einer ersten elektrisch leitenden Halbleiterverbindungsschicht und einer zweiten in dem Substrat (SUB) ausgebildeten elektrisch leitenden Halbleiterverbindungsschicht mit dem Schaltungsbereich verbunden ist, wobei die erste Halbleiterverbindungsschicht einen ersten Kontakt und einen zweiten Kontakt aufweist und die zweite Halbleiterverbindungsschicht eine dritten Kontakt und einen vierten Kontakt aufweist,die Rissdetektionslinienstruktur (RD) den ersten Bereich bis auf eine Lücke den ersten Bereich vollständig umschließt.Semiconductor body with a top side and a back side, the semiconductor body comprising a substrate (SUB) and a dielectric layer system resting on the substrate (SUB) with a plurality of metal levels and a completely encircling scoring frame edge formed on the top side, having a circuit area (IC) - a first circumferential area (DR) formed around the circuit area (IC), the first area (DR) being designed as a sealing area in order to suppress lateral penetration of moisture into the circuit area, - a first area (DR) enclosing the first area (DR) second area (RV), wherein the second area (RV) has a crack prevention structure in order to suppress the lateral penetration of cracks into the sealing area, the first area (DR) and the second area (RV) are essentially formed within the dielectric layer system , the second area (RV) a smaller distance to the scoring frame edge al s the first area (DR), characterized in that a crack detection line structure (RD) is formed around the first area (DR) between the first area (DR) and the second area (RV) in order to detect the penetration of cracks by means of a change in electrical resistance to detect, wherein the crack detection line structure (RD) is connected to the circuit area by means of a first electrically conductive semiconductor connection layer and a second electrically conductive semiconductor connection layer formed in the substrate (SUB), the first semiconductor connection layer having a first contact and a second contact and the second semiconductor connection layer has a third contact and a fourth contact, the crack detection line structure (RD) completely enclosing the first area except for a gap.

Description

Aus der US 2007 010 ist ein als DIE ausgebildeter Halbleiterkörper mit einer auf einer Oberseite ausgebildeten integrierten Schaltung bekannt. Um die integrierte Schaltung ist einer Dichtringstruktur ausgebildet. Zwischen der Dichtringstruktur und dem Ritzrahmen ist zusätzlich eine Rissverhinderungsstruktur ausgebildet.From the US 2007 010 a semiconductor body embodied as a DIE with an integrated circuit embodied on a top side is known. A sealing ring structure is formed around the integrated circuit. A crack prevention structure is also formed between the sealing ring structure and the scoring frame.

In der DE 10 2012 105 848 A1 wird ein DIE mit einer auf einer Oberseite ausgebildeten integrierten Schaltung offenbart, wobei die integrierte Schaltung mit einer Rissverhinderungsstruktur umrahmt ist. Zwischen der Rissverhinderungsstruktur und der integrierten Schaltung ist eine elektrisch leitende rahmenförmige Rissdetektionslinienstruktur ausgebildet. Die Rissdetektionslinienstruktur umfasst eine ebenfalls um die integrierte Schaltung umlaufende elektrisch leitfähige rahmenförmig ausgebildete Schicht in dem Halbleiterkörper sowie gestapelte Via-Ketten auf.In the DE 10 2012 105 848 A1 discloses a DIE having an integrated circuit formed on a top surface, the integrated circuit being framed with a crack prevention structure. An electrically conductive frame-shaped crack detection line structure is formed between the crack prevention structure and the integrated circuit. The crack detection line structure comprises an electrically conductive, frame-shaped layer in the semiconductor body that also encircles the integrated circuit, as well as stacked via chains.

Vor diesem Hintergrund besteht die Aufgabe der Erfindung darin, eine Vorrichtung anzugeben, die den Stand der Technik weiterbildet.Against this background, the object of the invention is to provide a device that develops the prior art.

Die Aufgabe wird durch einen integrierten Schaltkreis mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.The object is achieved by an integrated circuit with the features of claim 1. Advantageous refinements of the invention are the subject of subclaims.

Gemäß dem Gegenstand der Erfindung wird ein Halbleiterkörper mit einer Oberseite und einer Rückseite bereitgestellt.According to the subject matter of the invention, a semiconductor body with an upper side and a rear side is provided.

Der Halbleiterkörper umfasst ein Substrat und ein auf der auf dem Substrat aufliegendes dielektrisches Schichtsystem mit mehreren Metallebenen und einen an der Oberseite ausgebildeten vollständig umlaufenden Ritzrahmenrand.The semiconductor body comprises a substrate and a dielectric layer system resting on the substrate with a plurality of metal planes and a completely encircling scratch frame edge formed on the upper side.

Der Halbleiterkörper umfasst einen Schaltungsbereich und einen um den Schaltungsbereich ausgebildeten ersten umlaufenden Bereich, wobei der erste Bereich als Dichtungsbereich ausgebildet ist, um ein laterales Eindringen von Feuchtigkeit in den Schaltungsbereich zu unterdrücken.The semiconductor body comprises a circuit region and a first circumferential region formed around the circuit region, the first region being formed as a sealing region in order to suppress lateral penetration of moisture into the circuit region.

Ferner umfasst der Halbleiterkörper einen den ersten Bereich umschließenden zweiten Bereich, wobei der zweite Bereich eine Rissverhinderungsstruktur aufweist, um das laterale Eindringen von Rissen in den Dichtungsbereich zu unterdrücken.Furthermore, the semiconductor body comprises a second region enclosing the first region, the second region having a crack prevention structure in order to suppress the lateral penetration of cracks into the sealing region.

Der erste Bereich und der zweite Bereich sind im Wesentlichen innerhalb des dielektrischen Schichtsystems ausgebildet.The first region and the second region are essentially formed within the dielectric layer system.

Der zweite Bereich weist eine geringere Entfernung zu dem Ritzrahmenrand als der erste Bereich auf.The second area is closer to the edge of the scoring frame than the first area.

Zwischen dem ersten Bereich und dem zweiten Bereich eine um den ersten Bereich Rissdetektionslinienstruktur ausgebildet ist, um das Eindringen von Rissen mittels einer elektrischen Widerstandsänderung zu detektieren.A crack detection line structure is formed around the first area between the first area and the second area in order to detect the penetration of cracks by means of a change in electrical resistance.

Die Rissdetektionslinienstruktur ist mittels einer ersten elektrisch leitenden Halbleiterverbindungsschicht und einer zweiten in dem Substrat ausgebildeten elektrisch leitenden Halbleiterverbindungsschicht mit dem Schaltungsbereich verbunden.The crack detection line structure is connected to the circuit region by means of a first electrically conductive semiconductor connection layer and a second electrically conductive semiconductor connection layer formed in the substrate.

Die erste Halbleiterverbindungsschicht weist einen ersten Kontakt und einen zweiten Kontakt auf.The first semiconductor compound layer has a first contact and a second contact.

Die zweite Halbleiterverbindungsschicht weist eine dritten Kontakt und einen vierten Kontakt auf.The second semiconductor compound layer has a third contact and a fourth contact.

Die Rissdetektionslinienstruktur den ersten Bereich bis auf eine Lücke den ersten Bereich vollständig umschließt.The crack detection line structure completely encloses the first area except for a gap.

Ein Vorteil ist, dass sich mit der Ausbildung der vorgenannten Struktur sowohl das laterale Eindringen von Feuchtigkeit aus dem Ritzrahmengebiet als auch das Eindringen von Rissen in den aktiven Bereich unterdrücken lässt.One advantage is that the formation of the aforementioned structure makes it possible to suppress both the lateral penetration of moisture from the scratch frame area and the penetration of cracks into the active area.

In einer Weiterbildung umfassen die erste Halbleiterverbindungsschicht und die zweite Halbleiterverbindungsschicht jeweils streifenförmig ausgebildete p-Well / n-Well Gebiete, wobei die p-Well / n-Well Gebiete zueinander beabstandet ausgebildet sind.In one development, the first semiconductor connection layer and the second semiconductor connection layer each comprise p-well / n-well regions which are embodied in the form of strips, the p-well / n-well regions being embodied at a distance from one another.

In einer Ausführungsform umfasst der erste Kontakt ein p+/n+ Kontakt in dem ersten p-Well/n-Well Gebiet und der dritte Kontakt ein p+/n+ Kontakt in dem zweiten p-Well/n-Well Gebiet.In one embodiment, the first contact comprises a p + / n + contact in the first p-well / n-well region and the third contact comprises a p + / n + contact in the second p-well / n-well region.

In einer Weiterbildung weist der umlaufenden Ritzrahmenrand viereckig ausgebildet ist und die Rissdetektionslinienstruktur in jeder Ecke einen nicht rechtwinkligen Verlauf aufweist.In a further development, the circumferential scoring frame edge is square and the crack detection line structure has a non-rectangular course in each corner.

In einer anderen Weiterbildung umfassen unterhalb des ersten Bereichs die p-Well/n-Well Gebiete mindestens einen n+/p+ Kontaktbereich.In another development, the p-well / n-well areas include at least one n + / p + contact area below the first area.

In einer Ausbildung ist zwischen den p-Well/n-Well Gebieten für eine elektrische Isolation ein n-Well/p-Well Bereich ausgebildet.In one embodiment, an n-well / p-well area is formed between the p-well / n-well areas for electrical insulation.

In einer anderen Weiterbildung weist die Rissdetektionslinienstruktur zwei voneinander beanstandete kopfseitige Enden auf, wobei das eine Ende mit dem ersten Kontakt und das zweite Ende mit dem dritten Kontakt verbunden ist. Von dem ersten Ende fließt ein Strom hin zu dem zweiten Ende.In another development, the crack detection line structure has two of each other spaced-apart head ends, one end being connected to the first contact and the second end being connected to the third contact. A current flows from the first end to the second end.

In einer Ausführungsform umfasst die Rissdetektionslinienstruktur eine umlaufende Verbindung von zueinander über mehrere Metallebenen hinweg in Serie verschalteten Leiterbahnen.In one embodiment, the crack detection line structure comprises a circumferential connection of interconnects connected in series over several metal levels.

In einer Ausführungsform umfasst oder besteht das Substrat aus Silizium.In one embodiment, the substrate comprises or consists of silicon.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige Teile mit identischen Bezeichnungen beschriftet. Die dargestellten Ausführungsformen sind stark schematisiert, d.h. die Abstände und die lateralen und die vertikalen Erstreckungen sind nicht maßstäblich und weisen, sofern nicht anders angegeben, auch keine ableitbaren geometrischen Relationen zueinander auf. Darin zeigen, die

  • 1 eine Querschnittsansicht auf eine erfindungsgemäße Ausführungsform eines Halbleiterkörpers,
  • 2 eine Draufsicht auf das Layout entsprechend der erfindungsgemäßen Ausführungsform des Halbeliterkörpers,
  • 3 eine detailliertere Teildarstellung des Querschnittsansicht der 1.
The invention is explained in more detail below with reference to the drawings. Similar parts are labeled with identical designations. The illustrated embodiments are highly schematic, ie the distances and the lateral and vertical extensions are not to scale and, unless stated otherwise, also have no derivable geometric relationships to one another. In it show that
  • 1 a cross-sectional view of an embodiment according to the invention of a semiconductor body,
  • 2 a plan view of the layout according to the embodiment of the invention of the half-liter body,
  • 3 a more detailed partial representation of the cross-sectional view of FIG 1 .

Die Abbildung der 1 zeigt eine Ansicht auf eine erfindungsgemäße Ausführungsform eines Halbleiterkörper HK. Der Halbleiterkörper HK weist eine Oberseite und eine Rückseite auf.The illustration of the 1 shows a view of an embodiment of a semiconductor body according to the invention HK . The semiconductor body HK has a top and a back.

Des Weiteren weist der Halbleiterkörper HK ein Substrat SUB und ein auf der auf dem Substrat SUB aufliegendes dielektrisches Schichtsystem mit mehreren Metallebenen und einen an der Oberseite ausgebildeten vollständig umlaufenden Ritzrahmenrand auf.Furthermore, the semiconductor body has HK a substrate SUB and one on the one on the substrate SUB overlying dielectric layer system with several metal levels and a completely circumferential scratch frame edge formed on the top.

Auch weist der Halbleiterkörper HK einen Schaltungsbereich IC auf und einen um den Schaltungsbereich IC ausgebildeten ersten umlaufenden Bereich DR auf.The semiconductor body also has HK a circuit area IC on and one around the circuit area IC trained first circumferential area DR on.

Der erste Bereich DR ist als Dichtungsbereich ausgebildet, um ein laterales Eindringen von Feuchtigkeit in den Schaltungsbereich IC zu unterdrücken.The first area DR is designed as a sealing area to prevent lateral penetration of moisture into the circuit area IC to suppress.

Der erste Bereich DR wird von einem zweiten Bereich RV umschlossen, wobei der zweite Bereich RV eine Rissverhinderungsstruktur aufweist, um das laterale Eindringen von Rissen in den Dichtungsbereich zu unterdrücken.The first area DR is from a second area RV enclosed, the second area RV has a crack prevention structure for suppressing the lateral penetration of cracks into the sealing area.

Der erste Bereich DR und der zweite Bereich RV sind im Wesentlichen innerhalb des dielektrischen Schichtsystems ausgebildet.The first area DR and the second area RV are essentially formed within the dielectric layer system.

Der zweite Bereich RV weist eine geringere Entfernung zu dem Ritzrahmenrand als der erste Bereich DR auf.The second area RV is closer to the edge of the scoring frame than the first area DR on.

Zwischen dem ersten Bereich DR und dem zweiten Bereich RV ist eine um den ersten Bereich DR ausgebildete Rissdetektionslinienstruktur RD angeordnet, um das Eindringen von Rissen mittels einer elektrischen Widerstandsänderung zu detektieren.Between the first area DR and the second area RV is one around the first area DR trained crack detection line structure RD arranged to detect the penetration of cracks by means of a change in electrical resistance.

Die Rissdetektionslinienstruktur RD ist mittels einer ersten elektrisch leitenden Halbleiterverbindungsschicht und einer zweiten in dem Substrat SUB ausgebildeten elektrisch leitenden Halbleiterverbindungsschicht mit dem Schaltungsbereich IC verbunden.The crack detection line structure RD is by means of a first electrically conductive semiconductor compound layer and a second in the substrate SUB formed electrically conductive semiconductor compound layer with the circuit area IC tied together.

Die erste Halbleiterverbindungsschicht weist einen ersten Kontakt und einen zweiten Kontakt auf.The first semiconductor compound layer has a first contact and a second contact.

Die zweite Halbleiterverbindungsschicht weist eine dritten Kontakt und einen vierten Kontakt auf. Die Rissdetektionslinienstruktur RD umschließt den ersten Bereich DR bis auf eine Lücke vollständig.The second semiconductor compound layer has a third contact and a fourth contact. The crack detection line structure RD encloses the first area DR completely except for one gap.

Der Schaltungsbereich IC ist mittels einer ersten p-Well Struktur und mittels den in der ersten p-Well Struktur ausgebildeten Kontaktbereichen mit der Rissdetektionslinienstruktur RD elektrisch verschaltet.The circuit area IC is by means of a first p-well structure and by means of the contact areas formed in the first p-well structure with the crack detection line structure RD electrically connected.

In der Abbildung der 2 ist eine Draufsicht auf das Layout entsprechend der erfindungsgemäßen Ausführungsform des Halbleiterkörpers HK dargestellt. Im Folgenden werden nur die Unterschiede zu der Abbildung der 1 erläutert.In the illustration of the 2 Fig. 13 is a plan view of the layout according to the embodiment of the semiconductor body according to the invention HK shown. Only the differences to the illustration of the 1 explained.

Die Draufsicht zeigt als Halbleiterkörper HK einen Teil eines Siliziumwafers mit einer Vielzahl von Schaltungsbereichen IC. Jeder Schaltungsbereich IC umfasst eine integrierte Schaltung und ist von einem Ritzrahmen RR umgeben. Zwischen dem jeweiligen Ritzrahmen RR und den einzelnen Schaltungsbereichen ist der jeweils umlaufend der erste Bereich DR, die Rissdetektionslinienstruktur RD und der zweite Bereich RV ausgebildet.The top view shows as a semiconductor body HK part of a silicon wafer with a plurality of circuit areas IC . Any circuit area IC comprises an integrated circuit and is surrounded by a scribe frame RR. Between the respective scribing frame RR and the individual circuit areas, the first area is in each case circumferentially DR , the crack detection line structure RD and the second area RV educated.

Es sei angemerkt, dass der Schaltungsbereich IC jeweils n einer quadratischen Form dargestellt ist, wobei der Schaltungsberiech IC auch rechteckig ausgebildet sein kann.It should be noted that the circuit area IC each n is shown in a square shape, the circuit area IC can also be rectangular.

In der Abbildung der 3 ist eine detailliertere Teildarstellung der Querschnittsansicht der 1 abgebildet. Im Folgenden werden nur die Unterschiede zu der Abbildung der 1 erläutert.In the illustration of the 3 FIG. 13 is a fragmentary, more detailed illustration of the cross-sectional view of FIG 1 pictured. Only the differences to the illustration of the 1 explained.

Der Schaltungsbereich IC ist mittels einer zweiten p-Plus Kontaktstruktur PP2 mit einer p-Well PW1 verschaltet. Die p-Well PW1 erstreckt sich von dem Schaltungsbereich IC bis hinzu der Rissdetektionslinienstruktur RD, d.h. verläuft auch unterhalb des ersten Bereichs DR. Zwischen dem ersten Bereich DR, d.h. dem Dichtring, und der p-Well Struktur sind mehrere n-Plus Kontaktstrukturen ausgebildet.The circuit area IC is by means of a second p-Plus contact structure PP2 with a p-well PW1 interconnected. The p-well PW1 extends from the circuit area IC up to the crack detection line structure RD , ie also runs below the first area DR . Between the first area DR , ie the sealing ring, and the p-well structure, several n-plus contact structures are formed.

Unterhalb des zweiten Bereichs RV ist eine n-Well NW ausgebildet. Die n-Well ist mittels mehreren n-Plus Kontaktstrukturen mit dem zweiten Bereich verschaltet.Below the second area RV is an n-well NW educated. The n-well is connected to the second area by means of several n-plus contact structures.

Es sei angemerkt, dass der erste Bereich DR nicht mittel den beiden n-Plus NP Kontaktgebieten mit der p-Well PW1 verschaltet ist.It should be noted that the first area DR not mean the two n pluses NP Areas of contact with the p-well PW1 is connected.

Die Rissdetektionslinienstruktur RD ist mittels eines ersten p-Plus Kontaktstruktur mit der p-Well verschaltet. Anders ausgedrückt, die Rissdetektionslinienstruktur RD ist mittels den beiden p-Pluskontaktstrukturen PP1, PP2 und der p-Well PW1 mit dem Schaltungsbereich IC verbunden.The crack detection line structure RD is connected to the p-well by means of a first p-plus contact structure. In other words, the crack detection line structure RD is by means of the two p-plus contact structures PP1 , PP2 and the p-well PW1 with the circuit area IC tied together.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturPatent literature cited

  • US 2007010 [0001]US 2007010 [0001]
  • DE 102012105848 A1 [0002]DE 102012105848 A1 [0002]

Claims (9)

Halbleiterkörper mit einer Oberseite und einer Rückseite, wobei der Halbleiterkörper ein Substrat (SUB) und ein auf der auf dem Substrat (SUB) aufliegendes dielektrisches Schichtsystem mit mehreren Metallebenen und einen an der Oberseite ausgebildeten vollständig umlaufenden Ritzrahmenrand umfasst, aufweisend - einen Schaltungsbereich (IC), - einen um den Schaltungsbereich (IC) ausgebildeten ersten umlaufenden Bereich (DR), wobei der erste Bereich (DR) als Dichtungsbereich ausgebildet ist, um ein laterales Eindringen von Feuchtigkeit in den Schaltungsbereich zu unterdrücken, - einen den ersten Bereich (DR) umschließenden zweiten Bereich (RV), wobei der zweite Bereich (RV) eine Rissverhinderungsstruktur aufweist, um das laterale Eindringen von Rissen in den Dichtungsbereich zu unterdrücken, der erste Bereich (DR) und der zweite Bereich (RV) im Wesentlichen innerhalb des dielektrischen Schichtsystems ausgebildet sind, der zweite Bereich (RV) eine geringere Entfernung zu dem Ritzrahmenrand als der erste Bereich (DR) aufweist, dadurch gekennzeichnet, dass zwischen dem ersten Bereich (DR) und dem zweiten Bereich (RV) eine um den ersten Bereich (DR) Rissdetektionslinienstruktur (RD) ausgebildet ist, um das Eindringen von Rissen mittels einer elektrischen Widerstandsänderung zu detektieren, wobei die Rissdetektionslinienstruktur (RD) mittels einer ersten elektrisch leitenden Halbleiterverbindungsschicht und einer zweiten in dem Substrat (SUB) ausgebildeten elektrisch leitenden Halbleiterverbindungsschicht mit dem Schaltungsbereich verbunden ist, wobei die erste Halbleiterverbindungsschicht einen ersten Kontakt und einen zweiten Kontakt aufweist und die zweite Halbleiterverbindungsschicht eine dritten Kontakt und einen vierten Kontakt aufweist, die Rissdetektionslinienstruktur (RD) den ersten Bereich bis auf eine Lücke den ersten Bereich vollständig umschließt.Semiconductor body with a top side and a back side, the semiconductor body comprising a substrate (SUB) and a dielectric layer system resting on the substrate (SUB) with a plurality of metal levels and a completely encircling scoring frame edge formed on the top side, having - a circuit area (IC) - a first circumferential area (DR) formed around the circuit area (IC), the first area (DR) being designed as a sealing area in order to suppress lateral penetration of moisture into the circuit area, - a first area (DR) enclosing the first area (DR) second area (RV), wherein the second area (RV) has a crack prevention structure in order to suppress the lateral penetration of cracks into the sealing area, the first area (DR) and the second area (RV) are essentially formed within the dielectric layer system , the second area (RV) a smaller distance to the scoring frame rim d as the first area (DR), characterized in that a crack detection line structure (RD) is formed around the first area (DR) between the first area (DR) and the second area (RV) in order to detect the penetration of cracks by means of a to detect electrical resistance change, wherein the crack detection line structure (RD) is connected to the circuit area by means of a first electrically conductive semiconductor compound layer and a second electrically conductive semiconductor compound layer formed in the substrate (SUB), the first semiconductor compound layer having a first contact and a second contact and the second semiconductor compound layer has a third contact and a fourth contact, the crack detection line structure (RD) completely encloses the first area except for a gap. Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, dass die erste Halbleiterverbindungsschicht und die zweite Halbleiterverbindungsschicht jeweils streifenförmig ausgebildete p-Well/ n-Well Gebiete umfassen und die p-Well / n-Well Gebiete zueinander beabstandet ausgebildet sind.Semiconductor body according to Claim 1 , characterized in that the first semiconductor compound layer and the second semiconductor compound layer each comprise strip-shaped p-well / n-well regions and the p-well / n-well regions are formed at a distance from one another. Halbleiterkörper nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der erste Kontakt ein p+/n+ Kontakt in dem ersten p-Well/n-Well Gebiet und der dritte Kontakt ein p+/n+ Kontakt in dem zweiten p-Well/n-Well Gebiet umfasst.Semiconductor body according to Claim 1 or Claim 2 , characterized in that the first contact comprises a p + / n + contact in the first p-well / n-well region and the third contact comprises a p + / n + contact in the second p-well / n-well region. Halbleiterkörper nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der umlaufenden Ritzrahmenrand viereckig ausgebildet ist und die Rissdetektionslinienstruktur (RD) in jeder Ecke einen nicht rechtwinkligen Verlauf aufweist.Semiconductor body according to one of the Claims 1 until 3 , characterized in that the circumferential scoring frame edge is square and the crack detection line structure (RD) has a non-rectangular course in each corner. Halbleiterkörper nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass unterhalb des ersten Bereichs die p-Well/n-Well Gebiete mindestens einen n+/p+ Kontaktbereich umfassen.Semiconductor body according to one of the Claims 1 until 4th , characterized in that below the first area the p-well / n-well areas comprise at least one n + / p + contact area. Halbleiterkörper nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zwischen den p-Well/n-Well Gebieten für eine elektrische Isolation ein n-Well/p-Well Bereich ausgebildet ist.Semiconductor body according to one of the preceding claims, characterized in that an n-well / p-well region is formed between the p-well / n-well regions for electrical insulation. Halbleiterkörper nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Rissdetektionslinienstruktur (RD) zwei voneinander beanstandete kopfseitigen Enden aufweist und das eine Ende mit dem ersten Kontakt und das zweite Ende mit dem dritten Kontakt verbunden ist, wobei von dem ersten Ende hinzu dem zweiten Ende ein Strom fließt.Semiconductor body according to one of the preceding claims, characterized in that the crack detection line structure (RD) has two spaced-apart head ends and one end is connected to the first contact and the second end is connected to the third contact, the first end being added to the second end a stream flows. Halbleiterkörper nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Rissdetektionslinienstruktur (RD) eine umlaufende Verbindung von zueinander über mehrere Metallebenen hinweg in Serie verschaltete Leiterbahnen umfasst.Semiconductor body according to one of the preceding claims, characterized in that the crack detection line structure (RD) comprises a circumferential connection of interconnects connected in series over several metal levels. Halbleiterkörper nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (SUB) Silizium umfasst oder aus Silizium besteht.Semiconductor body according to one of the preceding claims, characterized in that the substrate (SUB) comprises silicon or consists of silicon.
DE202021002988.5U 2021-09-20 2021-09-20 Semiconductor body Active DE202021002988U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE202021002988.5U DE202021002988U1 (en) 2021-09-20 2021-09-20 Semiconductor body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE202021002988.5U DE202021002988U1 (en) 2021-09-20 2021-09-20 Semiconductor body

Publications (1)

Publication Number Publication Date
DE202021002988U1 true DE202021002988U1 (en) 2021-09-29

Family

ID=78267909

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202021002988.5U Active DE202021002988U1 (en) 2021-09-20 2021-09-20 Semiconductor body

Country Status (1)

Country Link
DE (1) DE202021002988U1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2007010A (en) 1934-02-01 1935-07-02 Gen Electric Portable vibration indicator
DE102012105848A1 (en) 2011-07-07 2013-01-10 Infineon Technologies Ag Crack detection line facility and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2007010A (en) 1934-02-01 1935-07-02 Gen Electric Portable vibration indicator
DE102012105848A1 (en) 2011-07-07 2013-01-10 Infineon Technologies Ag Crack detection line facility and method

Similar Documents

Publication Publication Date Title
DE3134343C2 (en) Semiconductor device
DE102011080066B4 (en) Semiconductor device and method for manufacturing a semiconductor device
DE60126960T2 (en) IMPROVED RIP INTERRUPTER FOR SEMICONDUCTOR CHIPS
DE102014102087B4 (en) CONTACT SPOT OVER PROCESS CONTROL / MONITORING STRUCTURES IN A SEMICONDUCTOR CHIP
DE1514818C3 (en)
DE102011005363A1 (en) Integrated circuit arrangement with a defect sensor
DE69835505T2 (en) METHOD FOR PROVIDING A GRIP IN THE MANUFACTURE OF INTEGRATED SILICON-ON-ISOLATOR CIRCUITS
DE1614373B1 (en) Monolithic semiconductor integrated circuit
DE2418813A1 (en) METHOD FOR MANUFACTURING A VARIETY OF SEMICONDUCTOR CHIPS
DE102015105951B4 (en) PROTECTIVE RING STRUCTURE WITH FIN STRUCTURES, SWITCHING DEVICE AND METHOD FOR PRODUCING THE SAME
DE102012108883A1 (en) Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
DE19645568A1 (en) Semiconductor wafer apparatus with integrated circuit forming region
DE10238265A1 (en) Semiconductor component and method for its production
DE1764378C3 (en) Integrated boundary layer diode matrix and process for its manufacture
DE19512799C2 (en) Semiconductor component controllable by field effect
DE102014113465A1 (en) Electronic component
DE102016124670A1 (en) Thyristor and method of making a thyristor
DE202021002988U1 (en) Semiconductor body
DE102017209858B4 (en) Semiconductor differential pressure sensor and manufacturing method thereof
WO2007093279A2 (en) Method for producing electronic components and pressure sensor
DE102018100002A1 (en) Protected connection structure of a chip-sized package (chip-scale package - CSP)
DE102004060369A1 (en) Semiconductor circuit manufacturing wafer, has connection contacts provided in test structure-area and forming two rows, which run in longitudinal direction and are displaced against each other transverse to longitudinal direction
DE1965408C3 (en) Method for manufacturing a semiconductor component
DE102021115845A1 (en) circuit board arrangement
DE102018113573B4 (en) Diode with a semiconductor body

Legal Events

Date Code Title Description
R086 Non-binding declaration of licensing interest
R207 Utility model specification