DE102016124670A1 - Thyristor and method of making a thyristor - Google Patents
Thyristor and method of making a thyristor Download PDFInfo
- Publication number
- DE102016124670A1 DE102016124670A1 DE102016124670.0A DE102016124670A DE102016124670A1 DE 102016124670 A1 DE102016124670 A1 DE 102016124670A1 DE 102016124670 A DE102016124670 A DE 102016124670A DE 102016124670 A1 DE102016124670 A1 DE 102016124670A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor body
- recess
- zone
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 573
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 40
- 239000004642 Polyimide Substances 0.000 claims description 35
- 229920001721 polyimide Polymers 0.000 claims description 35
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 210000000746 body region Anatomy 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000000576 coating method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- FGUJWQZQKHUJMW-UHFFFAOYSA-N [AlH3].[B] Chemical compound [AlH3].[B] FGUJWQZQKHUJMW-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
Die Erfindung betrifft einen Thyristor mit einem Halbleiterkörper, der eine erste Halbleiterzone eines ersten Leitungstyps aufweist, wobei der Halbleiterkörper eine, mit einer Innenseite der ersten Halbleiterzone in Kontakt stehende und bis zum Halbleiterkörperrand sich erstreckende, zweite Halbleiterzone eines zweiten Leitungstyps aufweist, wobei der Halbleiterkörper eine auf der zweiten Halbleiterzone angeordnete dritte Halbleiterzone des ersten Leitungstyps und eine in der dritten Halbleiterzone angeordnete vierte Halbleiterzone des zweiten Leitungstyps aufweist, wobei der Halbleiterkörper eine, in einem Halbleiterkörperrandbereich, an der zweiten Halbleiterzone angeordnete fünfte Halbleiterzone des zweiten Leitungstyps aufweist, deren erste Außenfläche einen Bereich einer zweiten Halbleiterkörperhauptseite ausbildet, wobei die fünfte Halbleiterzone parallel zum Halbleiterkörperrand verläuft, wobei der Halbleiterkörper eine, von einer ersten Fläche der zweiten Halbleiterkörperhauptseite ausgehende, parallel zum Halbleiterkörperrand verlaufende und bis in die zweite Halbleiterzone hineinreichende, erste Ausnehmung aufweist. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung eines Thyristors.
Description
Die Erfindung betrifft einen Thyristor und Verfahren zur Herstellung eines Thyristors.The invention relates to a thyristor and method for producing a thyristor.
Insbesondere bei einem MESA-förmigen Thyristor besteht oftmals die Notwendigkeit einen um den aktiven Bereich des Halbleiterkörpers des Thyristors umlaufenden Randbereich des Halbleiterkörpers gegen Verschmutzung zu schützen, da auf dem Randbereich des Halbleiterkörpers angeordnete Schmutzpartikel sich negativ auf die elektrischen Eigenschaften des Thyristors auswirken.In particular, in the case of a MESA-shaped thyristor, there is often the need to protect against contamination around the peripheral region of the semiconductor body surrounding the active region of the semiconductor body of the thyristor, since dirt particles arranged on the edge region of the semiconductor body have a negative effect on the electrical properties of the thyristor.
Aus der
Es ist Aufgabe der Erfindung einen Thyristor mit einem Halbleiterkörper zu schaffen bei dem das Ausbilden eines elektrisch leitenden Inversionskanals, der zu einer elektrisch leitenden Verbindung zwischen den an beiden Hauptseiten des Halbleiterkörpers angeordneten dotierten Halbleiterzonen des Halbleiterkörpers führt, verhindert oder zumindest reduziert wird.The object of the invention is to provide a thyristor with a semiconductor body in which the formation of an electrically conductive inversion channel, which leads to an electrically conductive connection between the doped semiconductor zones of the semiconductor body arranged on both main sides of the semiconductor body, is prevented or at least reduced.
Diese Aufgabe wird gelöst durch einen Thyristor mit einem Halbleiterkörper, der eine erste Halbleiterkörperhauptseite, eine der ersten Halbleiterkörperhauptseite gegenüberliegend angeordnete zweite Halbleiterkörperhauptseite und einen um den Halbleiterkörper umlaufenden, die erste und zweite Halbleiterkörperhauptseite verbindenden Halbleiterkörperrand aufweist, wobei der Halbleiterkörper eine erste Halbleiterzone eines ersten Leitungstyps aufweist, wobei ein Bereich einer Außenseite der ersten Halbleiterzone eine erste Fläche der ersten Halbleiterkörperhauptseite ausbildet, wobei der Halbleiterkörper eine, mit der Außenseite der ersten Halbleiterzone gegenüberliegend angeordneten Innenseite der ersten Halbleiterzone in Kontakt stehende und bis zum Halbleiterkörperrand sich erstreckende, zweite Halbleiterzone eines zweiten Leitungstyps aufweist, wobei der Halbleiterkörper eine auf der zweiten Halbleiterzone angeordnete dritte Halbleiterzone des ersten Leitungstyps und eine in der dritten Halbleiterzone angeordnete vierte Halbleiterzone des zweiten Leitungstyps aufweist, wobei der Halbleiterkörper eine, in einem Halbleiterkörperrandbereich, an der zweiten Halbleiterzone angeordnete fünfte Halbleiterzone des zweiten Leitungstyps aufweist, deren von der ersten Halbleiterkörperhauptseite abgewandte erste Außenfläche einen Bereich der zweiten Halbleiterkörperhauptseite ausbildet, wobei die fünfte Halbleiterzone parallel zum Halbleiterkörperrand verläuft, wobei der Halbleiterkörper eine, von einer ersten Fläche der zweiten Halbleiterkörperhauptseite ausgehende, parallel zum Halbleiterkörperrand verlaufende und bis in die zweite Halbleiterzone hineinreichende, erste Ausnehmung aufweist.This object is achieved by a thyristor having a semiconductor body, which has a first semiconductor body main side, a second semiconductor body main side opposite to the first semiconductor body main side and a semiconductor body edge surrounding the semiconductor body, connecting the first and second semiconductor body main sides, wherein the semiconductor body has a first semiconductor zone of a first conductivity type wherein a region of an outer side of the first semiconductor zone forms a first surface of the first semiconductor body main side, wherein the semiconductor body has a second semiconductor region of a second conductivity type, which is in contact with the outside of the first semiconductor zone and inwardly of the first semiconductor zone and extends to the semiconductor body edge wherein the semiconductor body has a third semiconductor region of the first conductivity type arranged on the second semiconductor zone and a fourth semiconductor region of the second conductivity type arranged in the third semiconductor region, wherein the semiconductor body has a fifth semiconductor region of the second conductivity type arranged in a semiconductor body edge region on the second semiconductor region whose first outer surface facing away from the first semiconductor body main side forms a region of the second semiconductor body main side the fifth semiconductor zone runs parallel to the semiconductor body edge, the semiconductor body having a first recess extending from a first surface of the second semiconductor body main side, running parallel to the semiconductor body edge and extending into the second semiconductor zone.
Weiterhin wird diese Aufgabe gelöst durch ein Verfahren zur Herstellung eines Thyristors mit folgenden Verfahrensschritten:
- a) Bereitstellen eines Halbleiterkörpers eines zweiten Leitungstyps, der eine erste Halbleiterkörperhauptseite, eine der ersten Halbleiterkörperhauptseite gegenüberliegend angeordnete zweite Halbleiterkörperhauptseite und einen um den Halbleiterkörper umlaufenden, die erste und zweite Halbleiterkörperhauptseite verbindenden Halbleiterkörperrand aufweist,
- b) Erzeugen einer in den Halbleiterkörper hineinreichenden, über die gesamte erste Halbleiterkörperhauptseite sich erstreckenden, ersten Halbleiterzone eines ersten Leitungstyps und Erzeugen einer in den Halbleiterkörper hineinreichenden dritten Halbleiterzone des ersten Leitungstyps über einen sich nicht bis zum Halbleiterkörperrand erstrecken Mittenbereich der zweiten Halbleiterkörperhauptseite,
- c) Erzeugen einer in die dritte Halbleiterzone hineinreichenden, über einen Teilbereich des Mittenbereichs der zweiten Halbleiterkörperhauptseite sich erstreckenden, vierten Halbleiterzone des zweiten Leitungstyps und Erzeugen einer in die zweite Halbleiterzone hineinreichenden, über einen Randbereich der zweiten Halbleiterkörperhauptseite sich erstreckenden, parallel zum Halbleiterkörperrand verlaufenden, fünften Halbleiterzone des zweiten Leitungstyps,
- d) Erzeugen einer, von einer ersten Fläche der zweiten Halbleiterkörperhauptseite ausgehenden, parallel zum Halbleiterkörperrand verlaufenden und bis in die zweite Halbleiterzone hineinreichenden, ersten Ausnehmung, wobei die erste Ausnehmung derart ausgebildet ist, dass zumindest Abschnitte der ersten Ausnehmung zwischen der vierten Halbleiterzone und der fünften Halbleiterzone angeordnet sind und zumindest in diesen Abschnitten die erste Ausnehmung nicht bis zum Halbleiterkörperrand verläuft oder wobei die erste Ausnehmung derart ausgebildet ist, dass die erste Ausnehmung bis zum Halbleiterkörperrand verläuft und die fünfte Halbleiterzone eine die erste Ausnehmung begrenzende Außenfläche aufweist, wobei die die erste Ausnehmung begrenzende Außenfläche der fünften Halbleiterzone durch die erste Außenfläche der fünften Halbleiterzone gebildet ist, wobei die erste Außenfläche der fünften Halbleiterzone einen Bereich der zweiten Halbleiterkörperhauptseite ausbildet.
- a) providing a semiconductor body of a second conductivity type having a first semiconductor body main side, a second semiconductor body main side opposite to the first semiconductor body main side, and a semiconductor body edge surrounding the semiconductor body and connecting the first and second semiconductor body main sides;
- b) generating a first semiconductor zone of a first conductivity type which extends into the semiconductor body and extends over the entire first semiconductor body main side and generates a third semiconductor zone of the first conductivity type extending into the semiconductor body via a central region of the second semiconductor body main side not extending to the semiconductor body edge;
- c) generating a fourth semiconductor zone of the second conductivity type which extends into the third semiconductor zone and extends over a partial region of the central region of the second semiconductor body main side; generating a fifth semiconductor region extending parallel to the semiconductor body edge extending into the second semiconductor zone and extending over an edge region of the second semiconductor body main side Semiconductor zone of the second conductivity type,
- d) generating a, extending from a first surface of the second semiconductor body main side, extending parallel to the semiconductor body edge and extending into the second semiconductor zone, first recess, wherein the first recess is formed such that at least portions of the first recess between the fourth semiconductor zone and the fifth Semiconductor zone are arranged and at least in these sections, the first recess does not extend to the semiconductor body edge or wherein the first recess is formed such that the first recess extends to the semiconductor body edge and the fifth semiconductor zone has a first recess defining the outer surface, wherein the first recess limiting outer surface the fifth semiconductor region is formed by the first outer surface of the fifth semiconductor region, wherein the first outer surface of the fifth semiconductor region forms a region of the second semiconductor body main side.
Vorteilhafte Ausbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.Advantageous embodiments of the invention will become apparent from the dependent claims.
Vorteilhafte Ausbildungen des Verfahrens ergeben sich analog zur vorteilhaften Ausbildungen des Thyristors und umgekehrt.Advantageous embodiments of the method are analogous to the advantageous embodiments of the thyristor and vice versa.
Es erweist sich als vorteilhaft, wenn zumindest Abschnitte der ersten Ausnehmung zwischen der vierten Halbleiterzone und der fünften Halbleiterzone angeordnet sind, wobei zumindest in diesen Abschnitten die erste Ausnehmung nicht bis zum Halbleiterkörperrand verläuft, da dann das Ausbilden eines elektrisch leitenden Inversionskanals sehr zuverlässig verhindert oder zumindest reduziert wird. Weiterhin erweist sich als vorteilhaft, wenn die erste Ausnehmung zwischen der vierten Halbleiterzone und der fünften Halbleiterzone angeordnet ist, wobei die erste Ausnehmung nicht bis zum Halbleiterkörperrand verläuft und die fünfte Halbleiterzone unterbrechungsfrei parallel zum gesamten Halbleiterkörperrand verläuft. Die fünfte Halbleiterzone verläuft in diesem Fall geschlossen um einen Innenbereich der zweiten Halbleiterkörperhauptseite herum. Hierdurch wird das Ausbilden eines elektrisch leitenden Inversionskanals sehr zuverlässig verhindert oder zumindest reduziert.It proves to be advantageous if at least portions of the first recess between the fourth semiconductor zone and the fifth semiconductor zone are arranged, wherein at least in these sections, the first recess does not extend to the semiconductor body edge, since then the formation of an electrically conductive inversion channel very reliably prevented or at least is reduced. Furthermore, it proves to be advantageous if the first recess is arranged between the fourth semiconductor zone and the fifth semiconductor zone, wherein the first recess does not extend to the semiconductor body edge and the fifth semiconductor zone runs without interruption parallel to the entire semiconductor body edge. The fifth semiconductor zone in this case runs closed around an inner region of the second semiconductor body main side. As a result, the formation of an electrically conductive inversion channel is very reliably prevented or at least reduced.
Weiterhin erweist sich als vorteilhaft, wenn die erste Ausnehmung derart ausgebildet ist, dass die fünfte Halbleiterzone eine die erste Ausnehmung begrenzende Außenfläche aufweist, da dann das Ausbilden eines elektrisch leitenden Inversionskanals besonders zuverlässig verhindert oder zumindest reduziert wird.Furthermore, it proves to be advantageous if the first recess is formed such that the fifth semiconductor zone has an outer surface defining the first recess, since then the formation of an electrically conductive inversion channel is particularly reliably prevented or at least reduced.
Weiterhin erweist es sich als vorteilhaft, wenn die der Halbleiterkörper eine, ausgehend von der ersten Fläche der ersten Halbleiterkörperhauptseite bis zum Halbleiterkörperrand verlaufende, parallel zum Halbleiterkörperrand verlaufende und zumindest am Halbleiterkörperrand bis in die zweite Halbleiterzone hineinreichende, zweite Ausnehmung aufweist. Hierdurch wird die Bildung eines Inversionskanals, der zu einer elektrisch leitenden Verbindung zwischen den an beiden Hauptseiten des Halbleiterkörpers angeordneten dotierten Halbleiterzonen des Halbleiterchips führt zeitlich verzögert, da durch die zweite Ausnehmung die Strecke über die sich der Inversionskanal bilden muss, verlängert wird. Weiterhin werden hierdurch im Betrieb des Thyristors am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken reduziert.Furthermore, it proves to be advantageous if the semiconductor body has a second recess extending from the first surface of the first semiconductor body main side to the semiconductor body edge, extending parallel to the semiconductor body edge and reaching at least at the semiconductor body edge into the second semiconductor zone. As a result, the formation of an inversion channel leading to an electrically conductive connection between the doped semiconductor zones of the semiconductor chip arranged on both main sides of the semiconductor body is delayed in time since the distance over which the inversion channel must form is extended by the second recess. Furthermore, as a result, occurring during operation of the thyristor at the edge region of the semiconductor body electric field strengths are reduced.
In diesem Zusammenhang erweist es sich als vorteilhaft, wenn ein Innenrand der ersten Ausnehmung in senkrechte Richtung zur Normalenrichtung der ersten Fläche der ersten Halbleiterkörperhauptseite näher zur Mitte des Halbleiterkörpers angeordnet ist wie ein Innenrand der zweiten Ausnehmung. Hierdurch wird die mechanische Stabilität des Randbereichs des Halbleiterkörpers erhöht.In this context, it proves to be advantageous if an inner edge of the first recess is arranged in the direction perpendicular to the normal direction of the first surface of the first semiconductor body main side closer to the center of the semiconductor body as an inner edge of the second recess. As a result, the mechanical stability of the edge region of the semiconductor body is increased.
Weiterhin erweist es sich als vorteilhaft, wenn eine erste Ausnehmungsrandlinie an der einer Grenze von zweiter zur dritten Halbleiterzone an die erste Ausnehmung angrenzt in senkrechte Richtung zur Normalenrichtung der ersten Fläche der ersten Halbleiterkörperhauptseite näher zur Mitte des Halbleiterkörpers angeordnet ist wie eine zweite Ausnehmungsrandlinie an der eine Grenze von erster zur zweiter Halbleiterzone an die zweite Ausnehmung angrenzt. Hierdurch wird die mechanische Stabilität des Randbereichs des Halbleiterkörpers erhöht.Furthermore, it proves to be advantageous if a first recess edge line at a boundary of second to third semiconductor zone adjacent to the first recess in the direction perpendicular to the normal direction of the first surface of the first semiconductor body main side closer to the center of the semiconductor body is arranged as a second recess edge line on the one Border from the first to the second semiconductor zone adjacent to the second recess. As a result, the mechanical stability of the edge region of the semiconductor body is increased.
Weiterhin erweist es sich als vorteilhaft, wenn der Halbleiterkörper im Bereich der zweiten Ausnehmung eine erste und eine zweite Stufe aufweist, die jeweilig eine konkav verlaufende Bodenfläche aufweisen, wobei die im Bereich der zweiten Ausnehmung angeordnete erste Stufe ausschließlich innerhalb der ersten Halbleiterzone verläuft und die im Bereich der zweiten Ausnehmung angeordnete zweite Stufe innerhalb der ersten und zweiten Halbleiterzone verläuft, da dann im Betrieb des Thyristors am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken stark reduziert werden.Furthermore, it proves to be advantageous if the semiconductor body in the region of the second recess has a first and a second stage, each having a concave bottom surface, wherein the arranged in the second recess first stage extends exclusively within the first semiconductor zone and in the The second stage disposed second region within the first and second semiconductor zone extends, since then occurring in the operation of the thyristor at the edge region of the semiconductor body electric field strengths are greatly reduced.
Ferner erweist es sich als vorteilhaft, wenn die erste Ausnehmung bis zum Halbleiterkörperrand verläuft, wobei die erste Ausnehmung derart ausgebildet ist, dass die fünfte Halbleiterzone eine die erste Ausnehmung begrenzende Außenfläche aufweist wobei die die erste Ausnehmung begrenzende Außenfläche der fünften Halbleiterzone durch die erste Außenfläche der fünften Halbleiterzone gebildet ist, da dann im Betrieb des Thyristors am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken reduziert werden. Die fünfte Halbleiterzone verläuft dabei vorzugsweise unterbrechungsfrei parallel zum gesamten Halbleiterkörperrand. Die fünfte Halbleiterzone verläuft in diesem Fall geschlossen um einen Innenbereich der zweiten Halbleiterkörperhauptseite herum.Furthermore, it proves to be advantageous if the first recess extends to the semiconductor body edge, wherein the first recess is formed such that the fifth semiconductor zone has an outer surface delimiting the first recess, wherein the outer surface of the fifth semiconductor zone bounding the first recess is defined by the first outer surface of the first Fifth semiconductor zone is formed, since then occurring in the operation of the thyristor at the edge region of the semiconductor body electric field strengths are reduced. The fifth semiconductor zone preferably runs without interruption parallel to the entire semiconductor body edge. The fifth semiconductor zone in this case runs closed around an inner region of the second semiconductor body main side.
In diesem Zusammenhang erweist es sich als vorteilhaft, wenn die erste und zweite Ausnehmung im Bezug zu einer parallel zur ersten Fläche der ersten Halbleiterkörperhauptseite in der zweiten Halbleiterzone verlaufenden Ebene spiegelsymmetrisch ausgebildet ist, da dann im Betrieb des Thyristors am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken reduziert werden.In this context, it proves to be advantageous if the first and second recesses are mirror-symmetrical in relation to a plane extending parallel to the first surface of the first semiconductor body main side in the second semiconductor zone, since then electric field strengths occurring in the edge region of the semiconductor body during operation of the thyristor are reduced become.
Ferner erweist es sich als vorteilhaft, wenn der Halbleiterkörper im Bereich der ersten Ausnehmung eine erste und eine zweite Stufe aufweist, die jeweilig eine konkav verlaufende Bodenfläche aufweisen, wobei die im Bereich der ersten Ausnehmung angeordnete erste Stufe nicht innerhalb der zweiten Halbleiterzone verläuft und die im Bereich der ersten Ausnehmung angeordnete zweite Stufe innerhalb der zweiten und dritten Halbleiterzone verläuft, da dann im Betrieb des Thyristors an der ersten Ausnehmung des Halbleiterkörpers auftretende elektrische Feldstärken stark reduziert werden. Furthermore, it proves to be advantageous if the semiconductor body in the region of the first recess has a first and a second stage, each having a concave bottom surface, wherein the arranged in the first recess first stage does not extend within the second semiconductor zone and in the Area of the first recess arranged second stage within the second and third semiconductor zone extends, since then occurring during operation of the thyristor at the first recess of the semiconductor body electric field strengths are greatly reduced.
Weiterhin erweist es sich als vorteilhaft, wenn die erste Ausnehmung von einer Außenfläche der dritten oder vierten Halbleiterzone ausgeht. Die erste Ausnehmung kann sowohl von einer Außenfläche der dritten Halbleiterzone als auch von einer Außenfläche der vierten Halbleiterzone ausgehen.Furthermore, it proves to be advantageous if the first recess emanates from an outer surface of the third or fourth semiconductor zone. The first recess may originate both from an outer surface of the third semiconductor zone and from an outer surface of the fourth semiconductor zone.
Ferner erweist es sich als vorteilhaft, wenn der Halbleiterkörperrand parallel zur Normalenrichtung der ersten Fläche der ersten Halbleiterkörperhauptseite verläuft, da der Halbleiterkörperrand dann besonderes einfach ausgebildet ist.Furthermore, it proves to be advantageous if the semiconductor body edge runs parallel to the normal direction of the first surface of the first semiconductor body main side, since the semiconductor body edge is then designed to be particularly simple.
Weiterhin erweist es sich als vorteilhaft, wenn der Halbleiterkörper die erste Ausnehmung begrenzende Außenflächen aufweist,
wobei zumindest ein Teil der die erste Ausnehmung begrenzenden Außenflächen des Halbleiterkörpers jeweilig als Außenfläche einer Siliziumoxidschicht der jeweiligen Halbleiterzone ausgebildet ist oder
auf zumindest ein Teil der die erste Ausnehmung begrenzenden Außenflächen des Halbleiterkörpers eine Siliziumoxidschicht angeordnet ist.Furthermore, it proves to be advantageous if the semiconductor body has the outer recess defining outer surfaces,
wherein at least a part of the first recess bounding outer surfaces of the semiconductor body is respectively formed as an outer surface of a silicon oxide layer of the respective semiconductor region or
on at least a portion of the first recess bounding the outer surfaces of the semiconductor body, a silicon oxide layer is arranged.
In diesem Zusammenhang erweist es sich als vorteilhaft, wenn auf der Siliziumoxidschicht eine Polyimidschicht angeordnet ist.In this context, it proves to be advantageous if a polyimide layer is arranged on the silicon oxide layer.
Weiterhin erweist es sich als vorteilhaft, wenn der Halbleiterkörper die erste Ausnehmung begrenzende Außenflächen aufweist, wobei zumindest auf einem Teil der die erste Ausnehmung begrenzenden Außenflächen des Halbleiterkörpers eine Polyimidschicht angeordnet ist.Furthermore, it proves to be advantageous if the semiconductor body has the outer surface bounding the first recess, wherein a polyimide layer is arranged at least on a part of the outer surface of the semiconductor body bounding the first recess.
Weiterhin erweist es sich als vorteilhaft, wenn der Halbleiterkörper die zweite Ausnehmung begrenzende Außenflächen aufweist,
wobei zumindest ein Teil der die zweite Ausnehmung begrenzenden Außenflächen des Halbleiterkörpers jeweilig als Außenfläche einer Siliziumoxidschicht der jeweiligen Halbleiterzone ausgebildet ist oder auf zumindest ein Teil der die zweite Ausnehmung begrenzenden Außenflächen des Halbleiterkörpers eine Siliziumoxidschicht angeordnet ist.Furthermore, it proves to be advantageous if the semiconductor body has the second recess defining outer surfaces,
wherein at least a portion of the second recess bounding outer surfaces of the semiconductor body is respectively formed as an outer surface of a silicon oxide layer of the respective semiconductor zone or at least a portion of the second recess bounding outer surfaces of the semiconductor body, a silicon oxide layer is arranged.
In diesem Zusammenhang erweist es sich als vorteilhaft, wenn auf der Siliziumoxidschicht eine Polyimidschicht angeordnet ist.In this context, it proves to be advantageous if a polyimide layer is arranged on the silicon oxide layer.
Weiterhin erweist ist es sich vorteilhaft, wenn der Halbleiterkörper die zweite Ausnehmung begrenzende Außenflächen aufweist, wobei zumindest auf einem Teil der die zweite Ausnehmung begrenzenden Außenflächen des Halbleiterkörpers eine Polyimidschicht angeordnet ist.Furthermore, it proves to be advantageous if the semiconductor body has outer surfaces delimiting the second recess, wherein a polyimide layer is arranged at least on a part of the outer surfaces of the semiconductor body bounding the second recess.
Beim erfindungsgemäßen Verfahren zur Herstellung eines Thyristors erweist sich als vorteilhaft, wenn nach Verfahrensschritt d) in einem Verfahrensschritt e) ein Erzeugen einer Siliziumoxidschicht zumindest an einem Teil der die erste Ausnehmung begrenzenden Außenflächen des Halbleiterkörpers, erfolgt.In the method according to the invention for producing a thyristor, it proves to be advantageous if after step d) in a method step e) a silicon oxide layer is produced at least on a part of the outer surfaces of the semiconductor body bounding the first recess.
Beim erfindungsgemäßen Verfahren zur Herstellung eines Thyristors erweist sich als vorteilhaft, wenn nach Verfahrensschritt e) ein Anordnen einer Polyimidschicht auf der Siliziumoxidschicht erfolgt.In the method according to the invention for producing a thyristor, it proves to be advantageous if, after method step e), a polyimide layer is arranged on the silicon oxide layer.
Beim erfindungsgemäßen Verfahren zur Herstellung eines Thyristors erweist sich als vorteilhaft, wenn nach Verfahrensschritt d) in einem Verfahrensschritt g) ein Anordnen einer Polyimidschicht zumindest auf einem Teil der die erste Ausnehmung begrenzenden Außenflächen des Halbleiterkörpers erfolgt.In the method according to the invention for producing a thyristor, it proves to be advantageous if, after method step d), in a method step g), a polyimide layer is arranged at least on a part of the outer surfaces of the semiconductor body bounding the first recess.
Durch das Verwenden einer Polyimidschicht, gegebenfalls in Zusammenwirken mit einer Siliziumoxidschicht anstatt der bei Thyristoren techniküblichen Glaspassivierung, kann die Blockierung des Ausbildens eines von der ersten Halbleiterzone entlang dem Halbleiterkörperrand zur dritten Halbleiterzone verlaufenden elektrisch leitenden Inversionskanals verstärkt werden.By using a polyimide layer, if appropriate in cooperation with a silicon oxide layer instead of the glass passivation customary in thyristors, the blocking of the formation of an electrically conductive inversion channel running from the first semiconductor zone along the semiconductor body edge to the third semiconductor zone can be increased.
Es sei an dieser Stelle allgemein angemerkt, dass vorzugsweise die Halbleiterzonen des ersten Leitungstyps als p-dotierte Halbleiterzonen ausgebildet sind (p-Leitungstyp) und die Halbleiterzonen des zweiten Leitungstyps als n-dotierte Halbleiterzonen ausgebildet sind (n-Leitungstyp). Alternativ können die Halbleiterzonen des ersten Leitungstyps als n-dotierte Halbleiterzonen ausgebildet (n-Leitungstyp) sein und die Halbleiterzonen des zweiten Leitungstyps als p-dotierte Halbleiterzonen ausgebildet (p-Leitungstyp) sein.It should be noted at this point in general that preferably the semiconductor zones of the first conductivity type are formed as p-doped semiconductor zones (p-type conductivity) and the semiconductor zones of the second conductivity type are formed as n-type semiconductor zones (n-type conductivity). Alternatively, the semiconductor regions of the first conductivity type may be formed as n-type semiconductor regions (n-type conductivity) and the semiconductor regions of the second conductivity type may be formed as p-type semiconductor regions (p-type conductivity).
Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die unten stehenden Figuren erläutert. Dabei zeigen:
-
1 eine Schnittansicht einer Ausbildung eines erfindungsgemäßen Thyristors, -
2 eine Draufsicht von oben auf den in1 dargestellten Thyristor, -
3 eine Schnittansicht eines Halbleiterkörpers eines zweiten Leitungstyps, -
4 eine Schnittansicht des Halbleiterkörpers nach dem Erzeugen einer ersten, zweiten und dritten Halbleiterzone, -
5 eine Schnittansicht des Halbleiterkörpers nach dem Erzeugen einer vierten und fünften Halbleiterzone, -
6 eine Schnittansicht des Halbleiterkörpers nach dem Erzeugen einer ersten und zweiten Ausnehmung, -
7 eine Schnittansicht des Halbleiterkörpers und von auf dem Halbleiterkörper aufgebrachten Metallisierungen und -
8 eine Schnittansicht einer weiteren Ausbildung eines erfindungsgemäßen Thyristors.
-
1 a sectional view of an embodiment of a thyristor according to the invention, -
2 a top view from the top of the1 illustrated thyristor, -
3 a sectional view of a semiconductor body of a second conductivity type, -
4 FIG. 2 shows a sectional view of the semiconductor body after the production of a first, second and third semiconductor zone, FIG. -
5 FIG. 2 a sectional view of the semiconductor body after the production of a fourth and fifth semiconductor zone, FIG. -
6 a sectional view of the semiconductor body after the production of a first and second recess, -
7 a sectional view of the semiconductor body and deposited on the semiconductor body metallizations and -
8th a sectional view of another embodiment of a thyristor according to the invention.
Es sei angemerkt, dass es sich bei den Figuren um schematisierte Darstellungen handelt. Gleiche Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.It should be noted that the figures are schematized representations. Identical elements are provided in the figures with the same reference numerals.
In
Der erfindungsgemäße Thyristor
Der Halbleiterkörper
Der Halbleiterkörper
Wie beispielhaft in
Bei der Erfindung wird durch die in dem Halbleiterkörperrandbereich
Der Thyristor
Im Rahmen des Ausführungsbeispiels gemäß
Der Halbleiterkörper
Der Innenrand B1 der ersten Ausnehmung
Eine erste Ausnehmungsrandlinie S1, an der eine Grenze G1 von zweiter zur dritter Halbleiterzone
Der Halbleiterkörper
Weiterhin weist der Halbleiterkörper
Der Halbleiterkörperrand
Zumindest ein Teil der die erste Ausnehmung
Vorzugsweise ist die erste Außenfläche
Zumindest ein Teil der die zweite Ausnehmung
Die die jeweilige Ausnehmung
Die Polyimidschicht und die eventuell vorhandene Siliziumoxidschicht dienen als Passivierungsschichten. Durch das oben beschriebene Verwenden einer Polyimidschicht gegebenfalls in Zusammenwirken mit einer Siliziumoxidschicht anstatt der bei Thyristoren techniküblichen Glaspassivierung kann die Blockierung des Ausbildens eines von der ersten Halbleiterzone
Die jeweilige Siliziumoxidschicht
Die jeweilige Siliziumoxidschicht kann auch durch ein Beschichtungsverfahren (z.B. Plasmabeschichtung) erzeugt werden, indem die jeweilige Halbleiterzone mit einer entsprechenden Siliziumoxidschicht beschichtet wird. In diesem Fall ist vorzugsweise auf zumindest ein Teil der die erste Ausnehmung
Falls auf der Siliziumoxidschicht eine Polyimidschicht angeordnet ist, dann weist die Polyimidschicht einen mechanischen Kontakt mit der Siliziumoxidschicht auf.If a polyimide layer is arranged on the silicon oxide layer, then the polyimide layer has a mechanical contact with the silicon oxide layer.
Die die erste Ausnehmung
Bei allen Ausführungsbeispielen kann im Bereich
Der erste und dritte Halbleiterzone
In
Beim erfindungsgemäßen Thyristors
Die fünfte Halbleiterzone
Im Folgenden wird ein Verfahren zur Herstellung eines gemäß den Ausführungsbeispielen ausgebildeten Thyristors
In einem ersten Verfahrensschritt a) erfolgt, wie beispielhaft in
In einem nachfolgenden Verfahrensschritt b) dessen Ergebnis beispielhaft in
In einem nachfolgenden Verfahrensschritt c) dessen Ergebnis beispielhaft in
In einem nachfolgenden Verfahrensschritt d) dessen Ergebnis beispielhaft in
Zur Herstellung des gemäß
In einem vorzugsweise durchzuführenden nachfolgenden Verfahrensschritt e) dessen Ergebnis beispielhaft in
In einem vorzugsweise durchzuführenden nachfolgenden Verfahrensschritt f) dessen Ergebnis beispielhaft in
In einem vorzugsweise durchzuführenden nach Verfahrensschritt d) nachfolgenden Verfahrensschritt f) dessen Ergebnis beispielhaft in
In einem weiteren Verfahrensschritt, der zwischen den Verfahrensschritten c) und d), oder zwischen den Verfahrensschritten d) und e), oder nach Verfahrensschritt f) oder nach Verfahrensschritt g) erfolgen kann, erfolgt das Anordnen einer auf der ersten Fläche
Es sei an dieser Stelle angemerkt, dass bei der Erfindung selbstverständlich Merkmale von verschiedenen Ausführungsbeispielen der Erfindung, sofern sich die Merkmale nicht gegenseitig ausschließen, beliebig miteinander kombiniert werden können.It should be noted at this point that in the invention, of course, features of different embodiments of the invention, as long as the features are not mutually exclusive, can be combined as desired.
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
- DE 10044960 A1 [0003]DE 10044960 A1 [0003]
Claims (20)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102016124670.0A DE102016124670B4 (en) | 2016-12-16 | 2016-12-16 | Thyristor with a semiconductor body |
| CN201711347764.8A CN108206213A (en) | 2016-12-16 | 2017-12-15 | Thyristor and the method for manufacturing thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102016124670.0A DE102016124670B4 (en) | 2016-12-16 | 2016-12-16 | Thyristor with a semiconductor body |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE102016124670A1 true DE102016124670A1 (en) | 2018-06-21 |
| DE102016124670B4 DE102016124670B4 (en) | 2020-01-23 |
Family
ID=62251404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102016124670.0A Active DE102016124670B4 (en) | 2016-12-16 | 2016-12-16 | Thyristor with a semiconductor body |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108206213A (en) |
| DE (1) | DE102016124670B4 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4006990A1 (en) * | 2020-11-27 | 2022-06-01 | Hitachi Energy Switzerland AG | Semiconductor device with a side surface having different partial regions |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950308A (en) * | 2019-03-20 | 2019-06-28 | 江苏东晨电子科技有限公司 | Hyperbolicity table top thyristor and preparation method thereof |
| CN110828313A (en) * | 2019-10-30 | 2020-02-21 | 深圳市德芯半导体技术有限公司 | Silicon controlled rectifier device and preparation method thereof |
| CN112133743A (en) * | 2020-11-25 | 2020-12-25 | 浙江里阳半导体有限公司 | Silicon controlled rectifier structure and manufacturing method thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3197681A (en) * | 1961-09-29 | 1965-07-27 | Texas Instruments Inc | Semiconductor devices with heavily doped region to prevent surface inversion |
| US3628106A (en) * | 1969-05-05 | 1971-12-14 | Gen Electric | Passivated semiconductor device with protective peripheral junction portion |
| US3961354A (en) * | 1972-11-17 | 1976-06-01 | Matsushita Electronics Corporation | Mesa type thyristor and its making method |
| US4298881A (en) * | 1979-04-06 | 1981-11-03 | Hitachi, Ltd. | Semiconductor device with double moat and double channel stoppers |
| EP0044048A1 (en) * | 1980-07-10 | 1982-01-20 | Westinghouse Electric Corporation | Glass passivated high power semiconductor devices |
| DE2610828C2 (en) * | 1975-03-26 | 1982-06-03 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Thyristor with passivated surface |
| DE10044960A1 (en) | 2000-09-12 | 2002-04-04 | Semikron Elektronik Gmbh | Power switching semiconductor component e.g. thyristor, includes basically-etched V-shaped trench structure forming basis for edge zone diffusion process |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5884433A (en) * | 1981-11-13 | 1983-05-20 | Hitachi Ltd | Semiconductor device |
| EP0082224B1 (en) * | 1981-12-22 | 1986-04-16 | Hitachi, Ltd. | Semiconductor device passivated with glass material |
| FR2666174B1 (en) * | 1990-08-21 | 1997-03-21 | Sgs Thomson Microelectronics | HIGH VOLTAGE LOW LEAKAGE SEMICONDUCTOR COMPONENT. |
| CN1047025C (en) * | 1995-03-17 | 1999-12-01 | 山东师范大学 | Glassivation method for large mesa power semiconductor device |
| CN102244078B (en) * | 2011-07-28 | 2013-06-12 | 江苏捷捷微电子股份有限公司 | Controlled silicon chip structure of mesa technology and implementation method |
| FR2987698B1 (en) * | 2012-03-02 | 2014-04-04 | St Microelectronics Tours Sas | VERTICAL POWER COMPONENT |
| CN203103308U (en) * | 2013-02-07 | 2013-07-31 | 上海美高森美半导体有限公司 | Silicon-controlled rectifier piece with composite inner passivation layer structure |
| CN104952909A (en) * | 2014-09-03 | 2015-09-30 | 安徽省祁门县黄山电器有限责任公司 | Junction terminal structure of diode chip |
| CN104934464B (en) * | 2014-09-03 | 2018-07-17 | 安徽省祁门县黄山电器有限责任公司 | A kind of junction termination structures of thyristor chip |
-
2016
- 2016-12-16 DE DE102016124670.0A patent/DE102016124670B4/en active Active
-
2017
- 2017-12-15 CN CN201711347764.8A patent/CN108206213A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3197681A (en) * | 1961-09-29 | 1965-07-27 | Texas Instruments Inc | Semiconductor devices with heavily doped region to prevent surface inversion |
| US3628106A (en) * | 1969-05-05 | 1971-12-14 | Gen Electric | Passivated semiconductor device with protective peripheral junction portion |
| US3961354A (en) * | 1972-11-17 | 1976-06-01 | Matsushita Electronics Corporation | Mesa type thyristor and its making method |
| DE2610828C2 (en) * | 1975-03-26 | 1982-06-03 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Thyristor with passivated surface |
| US4298881A (en) * | 1979-04-06 | 1981-11-03 | Hitachi, Ltd. | Semiconductor device with double moat and double channel stoppers |
| EP0044048A1 (en) * | 1980-07-10 | 1982-01-20 | Westinghouse Electric Corporation | Glass passivated high power semiconductor devices |
| DE10044960A1 (en) | 2000-09-12 | 2002-04-04 | Semikron Elektronik Gmbh | Power switching semiconductor component e.g. thyristor, includes basically-etched V-shaped trench structure forming basis for edge zone diffusion process |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4006990A1 (en) * | 2020-11-27 | 2022-06-01 | Hitachi Energy Switzerland AG | Semiconductor device with a side surface having different partial regions |
| WO2022112059A1 (en) * | 2020-11-27 | 2022-06-02 | Hitachi Energy Switzerland Ag | Semiconductor device with a side surface having different partial regions |
| JP7432100B2 (en) | 2020-11-27 | 2024-02-16 | ヒタチ・エナジー・リミテッド | Semiconductor device with side surfaces having different partial regions |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108206213A (en) | 2018-06-26 |
| DE102016124670B4 (en) | 2020-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112014005981B4 (en) | Semiconductor device | |
| DE102016124670A1 (en) | Thyristor and method of making a thyristor | |
| DE102006019950B4 (en) | Semiconductor device with dielectric separation | |
| EP2596532B1 (en) | Optoelectronic component | |
| DE10101081B4 (en) | Schottky diode | |
| DE102013217225A1 (en) | Semiconductor component with a passivation layer and method for its production | |
| DE2536277A1 (en) | SEMI-CONDUCTOR ARRANGEMENT | |
| DE2060333B2 (en) | METHOD OF PRODUCING A SEMICONDUCTOR ARRANGEMENT WITH A FIELD EFFECT TRANSISTOR WITH AN INSULATED GATE ELECTRODE | |
| DE2707843A1 (en) | PROTECTIVE CIRCUIT FOR INPUT OF A MOS CIRCUIT | |
| DE102013224856B4 (en) | Schottky junction diode and method of making same | |
| DE2500775C3 (en) | High-voltage-resistant planar semiconductor component | |
| DE102018118875A1 (en) | Semiconductor device and method for its production | |
| DE112013003623B4 (en) | Semiconductor device and method for producing the same | |
| DE102012108142B4 (en) | MOS transistor | |
| DE102006002438A1 (en) | Semiconductor device and method for its production | |
| DE1539070A1 (en) | Semiconductor arrangements with small surface currents | |
| DE102019219310A1 (en) | Semiconductor device | |
| DE102018113573B4 (en) | Diode with a semiconductor body | |
| DE102016124669B3 (en) | Thyristors with a respective semiconductor body | |
| DE102009038938A1 (en) | Vertical Hall sensor and method of manufacturing a vertical Hall sensor | |
| DE102017121484A1 (en) | Semiconductor body and method for producing a semiconductor body | |
| DE102018218935A1 (en) | Semiconductor device and method for its production | |
| DE102018219656A1 (en) | Semiconductor device | |
| DE112019007795T5 (en) | semiconductor device | |
| WO2018162323A1 (en) | Radiation-emitting semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R012 | Request for examination validly filed | ||
| R016 | Response to examination communication | ||
| R016 | Response to examination communication | ||
| R018 | Grant decision by examination section/examining division | ||
| R020 | Patent grant now final |