DE202014102444U1

DE202014102444U1 - Circuit for limiting a location of a safe work area for a power semiconductor device

Info

Publication number: DE202014102444U1
Application number: DE202014102444.1U
Authority: DE
Original assignee: Robert Bosch Australia Pty Ltd
Current assignee: Robert Bosch Australia Pty Ltd
Priority date: 2013-04-23
Filing date: 2014-04-22
Publication date: 2014-10-16
Anticipated expiration: 2024-04-23
Also published as: FR3004873B1; CN204288036U; DE102014005856B4; CN104122921A; FR3004873A1; CN104122921B; AU2013205395B1; DE102014005856A1

Abstract

Verfahren zum Beschränken eines Ortes eines sicheren Arbeitsbereichs (SOA) für eine Leistungshalbleitervorrichtung während des Betriebs der zwischen einer Leistungsquelle und einer Last angeordneten Leistungshalbleitervorrichtung, wobei das Verfahren beinhaltet: Durchführen einer Spannungsmessung über der Last (VLOAD); Wählen eines Skalars zum Skalieren der über der Last (VLOAD) gemessenen Spannung; und Aufbauen einer Steuerspannung zum Steuern der Leistungshalbleitervorrichtung mit einer Steuerschaltung gemäß der Spannungsmessung, die über der Last (VLOAD) durchgeführt und mit dem Skalar multipliziert wird, um eine Ausgangsspannung des Leistungshalbleiters zu beschränken.A method for limiting a location of a safe work area (SOA) for a power semiconductor device during operation of the power semiconductor device disposed between a power source and a load, the method comprising: performing a voltage measurement across the load (VLOAD); Selecting a scalar to scale the voltage measured across the load (VLOAD); and constructing a control voltage for controlling the power semiconductor device with a control circuit according to the voltage measurement performed across the load (VLOAD) and multiplied by the scalar to restrict an output voltage of the power semiconductor.

Description

Technisches GebietTechnical area

Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Schaltung zum Beschränken eines Ortes eines sicheren Arbeitsbereichs (SOA von englisch „Safe Operating Area”) für eine Leistungshalbleitervorrichtung während des Betriebs der zwischen einer Leistungsquelle und einer Last angeordneten Leistungshalbleitervorrichtung. Die vorliegende Erfindung bezieht sich insbesondere, aber nicht ausschließlich, auf eine Anwendung zum Beschränken eines SOA-Orts für einen N-Kanal-Anreicherungsmodus-Leistungs-MOSFET in einer hochseitigen Konfiguration zwischen der Leistungsquelle und der Last durch Aufbau einer Steuerspannung zum Steuern des Leistungs-MOSFET, um eine Ausgangsspannung des Leistungs-MOSFET zu beschränken.The present invention relates to a method and circuit for limiting a safe operating area (SOA) for a power semiconductor device during operation of the power semiconductor device disposed between a power source and a load. The present invention particularly, but not exclusively, relates to an application for limiting an SOA location for an N-channel enhancement mode power MOSFET in a high-side configuration between the power source and the load by establishing a control voltage for controlling power. MOSFET to restrict an output voltage of the power MOSFET.

Hintergrund der ErfindungBackground of the invention

Eine Leistungshalbleitervorrichtung, wie z. B. ein Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), wird normalerweise verwendet, um elektrische Leistung zu einer induktiven Last bei zum Beispiel Anwendungen für Automobilsteuerung und Impulsbreitenmodulationsmotorsteuerung EIN und AUS zu schalten. Der Leistungs-MOSFET hat eine Gate-Elektrode zum Steuern des Leistungs-MOSFET, eine mit der Quelle elektrischer Leistung verbundene Drain-Elektrode und eine mit der Last verbundene Source-Elektrode. Während des Betriebs, wenn der Leistungs-MOSFET AUS geschaltet wird, um die Last AUS zu schalten, kann in der induktiven Last gespeicherte induktive Energie dazu führen, dass die Source-Spannung des Leistungs-MOSFET unter das Massepotential abfällt. In einigen Fällen steigt die Drain-Source-Spannung des Leistungs-MOSFET, bis sie eine Drain-Source-Lawinen-Spannung überschreitet, was zum Leiten in einer internen parasitären antiparallelen Diode des Leistungs-MOSFET führt, was einen Lawinen-induzierten Ausfall des Leistungs-MOSFET verursachen kann. Dementsprechend wurden Bemühungen unternommen, eine Leistungshalbleitervorrichtung vor Lawinen-induziertem Ausfall zu schützen und den Leistungs-MOSFET in einem beschränkten sicheren Arbeitsbereich (SOA) zu betreiben. Der SOA stellt die Maximalspannung und die Stromzustände dar, über die eine jegliche solche Leistungshalbleitervorrichtung betrieben werden kann, ohne einen Schaden an der Vorrichtung selber zu verursachen.A power semiconductor device, such as. As a power metal-oxide-semiconductor field effect transistor (MOSFET) is normally used to switch electrical power to an inductive load in, for example, applications for automotive control and pulse width modulation motor control ON and OFF. The power MOSFET has a gate for controlling the power MOSFET, a drain connected to the source of electric power, and a source connected to the load. During operation, when the power MOSFET is turned OFF to turn the load OFF, inductive power stored in the inductive load may cause the source voltage of the power MOSFET to drop below the ground potential. In some cases, the drain-source voltage of the power MOSFET increases until it exceeds a drain-source avalanche voltage, resulting in conduction in an internal parasitic anti-parallel diode of the power MOSFET, causing an avalanche-induced power failure -MOSFET can cause. Accordingly, efforts have been made to protect a power semiconductor device from avalanche-induced failure and operate the power MOSFET in a limited safe work area (SOA). The SOA represents the maximum voltage and current conditions over which any such power semiconductor device can operate without causing damage to the device itself.

In einem vorhandenen Beispiel für einen Versuch, die Lebensdauer eines Leistungs-MOSFET zu verlängern, wird die Rate der Änderung der Drain-Source-Spannung von einer sekundären Gate-Steuerschaltung über eine MOSFET „Miller-Kapazität” gesteuert. Die sekundäre Gate-Steuerschaltung wird durch Wahl einer hochimpedanten Gate-Steuerschaltung für den Leistungs-MOSFET erreicht, die mit der in den MOSFET eingebauten „Miller-Kapazität” interagiert. Nichtsdestotrotz ist in diesem Beispiel von „gate shaping” der Ort des sicheren Arbeitsbereichs (SOA) des MOSFET jedoch nur in bestimmten Situationen beschränkt und diese Technik ist nicht robust gegenüber Parameterschwankungen.In an existing example of an attempt to extend the life of a power MOSFET, the rate of change of the drain-source voltage is controlled by a secondary gate control circuit via a MOSFET "Miller Capacitance". The secondary gate control circuit is achieved by choosing a high impedance gate control circuit for the power MOSFET that interacts with the Miller capacitance built into the MOSFET. Nonetheless, in this example of gate shaping, the location of the safe working region (SOA) of the MOSFET is limited only in certain situations, and this technique is not robust to parameter variations.

In einem anderen Beispiel wird die sekundäre Gate-Steuerschaltung von der Drain-Source-Spannung abgeleitet und wird die induktive Last mit einer Klemm-Steuerschaltung geklemmt. Jedoch bringt der „Klemm”-MOSFET-SOA-Ort in diesem Beispiel keine minimale Spitzenleistung, wenn er mit typischen Lasten verwendet wird. Tatsächlich wird die Spitzenleistung nur in Fällen extremen Betriebs minimiert.In another example, the secondary gate control circuit is derived from the drain-source voltage and the inductive load is clamped with a clamp control circuit. However, in this example, the "clamp" MOSFET SOA location does not provide minimum peak power when used with typical loads. In fact, peak power is minimized only in cases of extreme operation.

1 zeigt diese oben genannten vorhandenen Beispiele für das Beschränken eines SOA für eine Leistungshalbleitervorrichtung graphisch. 1 zeigt auch einen Graphen 10 eines Ortes 12 eines sicheren Arbeitsbereichs (SOA) mit einer maximalen Durchlassspannung für eine Leistungshalbleitervorrichtung, wie z. B. einen Leistungs-MOSFET, mit Drain-Source-Spannung (V_ds) auf der X-Achse und Drain-Strom (I_D) auf der Y-Achse des Graphen 10. Der SOA-Ort 12 stellt das Maximum an Drain-Source-Spannung und Drain-Strom, die gleichzeitig auftreten, dar, das der Leistungs-MOSFET sicher bewältigen kann, zum Beispiel bei einer maximalen Spitzen-Sperrschichttemperatur und einer Gehäusetemperatur von 25°C. 1 FIG. 14 graphically illustrates these above-mentioned existing examples of limiting an SOA for a power semiconductor device. 1 also shows a graph 10 a place 12 a safe working area (SOA) with a maximum forward voltage for a power semiconductor device, such. B. a power MOSFET, with drain-source voltage (V _ds ) on the X-axis and drain current (I _D ) on the Y-axis of the graph 10 , The SOA location 12 represents the maximum drain-source voltage and drain current that occur simultaneously that the power MOSFET can safely handle, for example, at a maximum peak junction temperature and a cabinet temperature of 25 ° C.

Eine Leistungshalbleitervorrichtung kann verwendet werden, um sowohl geklemmte als auch nicht geklemmte induktive Lasten mittels der oben angeführten vorhandenen Beispiele umzuschalten. Für nicht geklemmte induktive Lasten muss die gespeicherte induktive Energie, die während Lawinen in dem Leistungs-MOSFET verbraucht wird, weniger als die Nenn-Energieabsorptionsgrenze des Leistungs-MOSFET sein. Außerdem muss das Maximum an Drain-Source-Spannung und Drain-Strom, die gleichzeitig auftreten, das der Leistungs-MOSFET bewältigen kann, für verschiedene Betriebsbedingungen, wie z. B. die Gehäusetemperatur, angepasst werden. Somit ist zu sehen, dass ein „gate shaping”-SOA-Ort 16 unter Verwendung des oben beschriebenen vorhandenen Verfahrens den SOA-Ort 12 des Leistungs-MOSFET beschränken kann. Bei geklemmten Lasten, wie z. B. in dem oben beschriebenen vorhandenen Beispiel, ist aus 1 zu sehen, dass ein „Klemm”-SOA-Ort 14 auch den SOA-Ort 12 des Leistungs-MOSFET beschränkt, aber Spitzenleistung nur in Fällen von extremem Betrieb minimiert wird, in denen z. B. die Batteriespannung zu der maximalen Source-Spannung des MOSFET hin zunimmt. Es ist auch zu sehen, dass die Leistung bei Verwendung des „gate shaping”-Verfahrens über einen größeren Bereich von Betriebsbedingungen beschränkt wird als bei Verwendung des „Klemm”-Verfahrens. Nichtsdestotrotz wird die Spitzenleistung, wenn Drain-Strom und Drain-Source-Spannung bei Spitzenwerten sind, nicht wesentlich beschränkt.A power semiconductor device may be used to switch both clamped and unbuckled inductive loads using the existing examples given above. For unblocked inductive loads, the stored inductive energy consumed during avalanches in the power MOSFET must be less than the nominal power absorption limit of the power MOSFET. In addition, the maximum drain-source voltage and drain current that occur simultaneously that the power MOSFET can handle needs to be maintained for various operating conditions, such as high voltage. B. the housing temperature can be adjusted. Thus, it can be seen that a "gate shaping" SOA location 16 using the existing method described above, the SOA site 12 of the power MOSFET can restrict. at clamped loads, such. In the existing example described above, is off 1 to see that a "clamping" SOA place 14 also the SOA location 12 of the power MOSFET, but peak power is minimized only in cases of extreme operation, in which e.g. For example, the battery voltage increases toward the maximum source voltage of the MOSFET. It can also be seen that performance using the "gate shaping" method is limited over a wider range of operating conditions than when using the "clamp" method. Nonetheless, when drain current and drain source voltage are at peak values, the peak power is not significantly limited.

Es ist außerdem sowohl bei dem „Klemm”-Ort 14 als auch beim „gate shaping”-Ort 12 in 1 zu sehen, dass der Drain-Strom (I_d) auf den Anfangs-Drain-Strom (I_d(initial)) 18 beschränkt ist und, wenn es keinen Drain-Strom über den Leistungs-MOSFET gibt, die Drain-Source-Spannung die Source-Spannung (z. B. Batteriespannung) (V_bat) 20 ist. Nichtsdestotrotz besteht ein Bedarf, einen SOA für eine Leistungshalbleitervorrichtung weiter zu beschränken, zum Beispiel über einen größeren Bereich von Betriebsbedingungen, um diese besser vor Spitzenlasten und Lawinen-induzierten Ausfallen zu schützen.It is also in both the "clamp" location 14 as well as the "gate shaping" location 12 in 1 to see that the drain current (I _d ) on the initial drain current (I _{d (initial)} ) 18 is limited and, when there is no drain current across the power MOSFET, the drain-source voltage is the source voltage (eg, battery voltage) (V _bat ) 20 is. Nonetheless, there is a need to further constrain SOA for a power semiconductor device, for example, over a wider range of operating conditions to better protect it from peak loads and avalanche-induced failures.

Der Hintergrund der Erfindung wird hier aufgenommen, um die Erfindung zu erklären. Dies ist nicht als ein als ein Zugeständnis zu betrachten, dass die angeführten vorhandenen Beispiele am Prioritätsdatum dieser Anmeldung veröffentlicht, bekannt, oder Teil des üblichen allgemeinen Wissens waren.The background of the invention is incorporated herein to explain the invention. This is not to be construed as an admission that the cited existing examples were published on the priority date of this application, were known, or were part of the usual general knowledge.

Zusammenfassung der ErfindungSummary of the invention

Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Beschränken eines Ortes eines sicheren Arbeitsbereichs (SOA) für eine Leistungshalbleitervorrichtung während des Betriebs der zwischen einer Leistungsquelle und einer Last angeordneten Leistungshalbleitervorrichtung bereitgestellt, wobei das Verfahren beinhaltet:
Durchführen einer Spannungsmessung über der Last (V_LOAD);
Wählen eines Skalars zum Skalieren der über der Last (V_LOAD) gemessenen Spannung; und
Aufbauen einer Steuerspannung zum Steuern der Leistungshalbleitervorrichtung mit einer Steuerschaltung gemäß der Spannungsmessung, die über der Last (V_LOAD) durchgeführt und mit dem Skalar multipliziert wird, um eine Ausgangsspannung des Leistungshalbleiters zu beschränken.According to one aspect of the present invention, there is provided a method of limiting a location of a safe working area (SOA) for a power semiconductor device during operation of the power semiconductor device disposed between a power source and a load, the method including:
Performing a voltage measurement across the load (V _LOAD );
Selecting a scalar to scale the voltage measured across the load (V _LOAD ); and
Building a control voltage for controlling the power semiconductor device with a control circuit according to the voltage measurement performed across the load (V _LOAD ) and multiplied by the scalar to restrict an output voltage of the power semiconductor.

Die Leistungshalbleitervorrichtung ist vorzugsweise ein Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), der verwendet wird, um Lasten zu schalten, zum Beispiel in Anwendungen für die Steuerung von Automobilanlassermotoren. Tatsächlich ist die Leistungshalbleitervorrichtung vorzugsweise ein N-Kanal-Anreicherungsmodus-Leistungs-MOSFET in einer hochseitigen Konfiguration zwischen der Leistungsquelle und einer induktiven Last, wie z. B. einem Anlassermotor. Die Steuerspannung des Leistungs-MOSFET beschränkt die Ausgangsspannung des Leistungs-MOSFET somit, um den SOA des Leistungs-MOSFET zu beschränken, um seine Lebensdauer zu maximieren. Das heißt, die Anzahl von Schaltzyklen, bevor eine wesentliche Verschlechterung des Leistungs-MOSFET eintritt, wird durch die Minimierung von Fällen von Lawinenbelastung des Leistungs-MOSFET und die Minimierung der erzeugten Spitzenleistung und/oder der gesamten Energieabsorption des Leistungs-MOSFET maximiert. Als solcher wird der SOA beschränkt, um den SOA des Leistungs-MOSFET minimal zu verwenden.The power semiconductor device is preferably a power metal oxide semiconductor field effect transistor (MOSFET) used to switch loads, for example, in automotive starter motor control applications. In fact, the power semiconductor device is preferably an N-channel enhancement mode power MOSFET in a high side configuration between the power source and an inductive load, such as a power source. B. a starter motor. The control voltage of the power MOSFET thus limits the output voltage of the power MOSFET to limit the SOA of the power MOSFET to maximize its life. That is, the number of switching cycles before substantial degradation of the power MOSFET occurs is maximized by minimizing instances of avalanche loading of the power MOSFET and minimizing the generated peak power and / or total energy absorption of the power MOSFET. As such, the SOA is limited to make minimal use of the SOA of the power MOSFET.

Der Fachmann wird erkennen, dass die Leistungshalbleitervorrichtung Vorrichtungen wie z. B. den Leistungs-MOSFET sowie auch einen Bipolartansistor (BJT), Thyristor und einen Bipolartransistor mit isoliertem Gate (IGBT) umfasst.The skilled person will recognize that the power semiconductor device devices such. B. the power MOSFET as well as a Bipolartansistor (BJT), thyristor and an insulated gate bipolar transistor (IGBT).

In einer Ausführungsform beinhaltet das Verfahren ferner das Wählen einer ersten Impedanz (R₁) in der Steuerschaltung zwischen einer Ausgangselektrode der Leistungshalbleitervorrichtung und einer Steuerelektrode der Leistungshalbleitervorrichtung und das Wählen einer zweiten Impedanz (R₂) in der Steuerschaltung zwischen einem Ausgang der Last und der Steuerelektrode der Leistungshalbleitervorrichtung, um den Skalar zu bilden.In one embodiment, the method further includes selecting a first impedance (R ₁ ) in the control circuit between an output electrode of the power semiconductor device and a control electrode of the power semiconductor device and selecting a second impedance (R ₂ ) in the control circuit between an output of the load and the control electrode the power semiconductor device to form the scalar.

Vorzugsweise ist der Skalar:

Preferably, the scalar is:

In einer anderen Ausführungsform beinhaltet das Verfahren ferner das Durchführen eines Offsets der Steuerspannung für die Steuerschaltung durch Addieren eines Offsets zu der Steuerspannung. In der Ausführungsform weist die Steuerschaltung ferner ein nicht lineares Element (D1) auf, das zwischen der Last und der Steuerelektrode der Leistungshalbleitervorrichtung angeordnet ist, und das Offset umfasst eine über dem nicht linearen Element (V_D1) durchgeführte, mit dem Skalar multiplizierte, Spannungsmessung. In another embodiment, the method further includes performing an offset of the control voltage for the control circuit by adding an offset to the control voltage. In the embodiment, the control circuit further includes a non-linear element (D1) disposed between the load and the control electrode of the power semiconductor device, and the offset comprises a scalar-multiplied voltage measurement performed over the non-linear element (V _D1 ) ,

Dementsprechend ist die Steuerspannung in der Ausführungsform:

Accordingly, the control voltage in the embodiment is:

Mit Bezug auf die Ausführungsform mit Leistungs-MOSFET ist die Steuerspannung die Gate-Source-Spannung (V_gs) des Leistungs-MOSFET. Die Steuerelektrode ist die Gate-Elektrode des Leistungs-MOSFET und die Ausgangselektrode ist die Source-Elektrode des Leistungs-MOSFET. Es wird auch zu erkennen sein, dass eine Eingangselektrode der Leistungshalbleitervorrichtung, die mit der Leistungsquelle (z. B. Batterie) verbunden ist, eine Drain-Elektrode des Leistungs-MOSFET ist.With respect to the power MOSFET embodiment, the control voltage is the gate-to-source voltage (V _gs ) of the power MOSFET. The control electrode is the gate of the power MOSFET and the output electrode is the source of the power MOSFET. It will also be appreciated that an input electrode of the power semiconductor device connected to the power source (eg, battery) is a drain of the power MOSFET.

Gemäß einem anderen Aspekt der Erfindung wird eine Steuerschaltung zum Beschränken eines Ortes eines sicheren Arbeitsbereichs (SOA) für eine Leistungshalbleitervorrichtung während des Betriebs der zwischen einer Leistungsquelle und einer Last angeordneten Leistungshalbleitervorrichtung bereitgestellt, wobei die Steuerschaltung aufweist:
einen ersten Widerstand mit einer ersten Impedanz (R₁) zwischen einem Ausgang der Leistungshalbleitervorrichtung und einer Steuerelektrode der Leistungshalbleitervorrichtung; und
einen zweiten Widerstand mit einer zweiten Impedanz (R₂) zwischen einem Ausgang der Last und der Steuerelektrode der Leistungshalbleitervorrichtung, wobei
die erste und die zweite Impedanz einen Skalar zum Skalieren einer über der Last (V_LOAD) ausgeführten Spannungsmessung bilden, und wobei
die Steuerschaltung eine Steuerspannung zum Steuern der Leistungshalbleitervorrichtung gemäß der Spannungsmessung, die über der Last (V_LOAD) ausgeführt und mit dem Skalar multipliziert wird, aufbaut, um eine Ausgangsspannung des Leistungshalbleiters zu beschränken.According to another aspect of the invention, there is provided a control circuit for limiting a location of a safe working area (SOA) for a power semiconductor device during operation of the power semiconductor device disposed between a power source and a load, the control circuit comprising:
a first resistor having a first impedance (R ₁ ) between an output of the power semiconductor device and a control electrode of the power semiconductor device; and
a second resistor having a second impedance (R ₂ ) between an output of the load and the control electrode of the power semiconductor device, wherein
the first and second impedances form a scalar for scaling a voltage measurement made across the load (V _LOAD ), and wherein
the control circuit constructs a control voltage for controlling the power semiconductor device in accordance with the voltage measurement performed across the load (V _LOAD ) and multiplied by the scalar to restrict an output voltage of the power semiconductor.

Noch einmal mit Bezug auf die Leistungs-MOSFET-Ausführungsform bietet die oben beschriebene Steuerschaltung einen hohen Grad an Robustheit gegenüber irrtümlicher Aktivierung durch zum Beispiel auf den Leistungs-MOSFET wirkende Energieversorgungsübergänge. Dies wird dadurch erreicht, dass die Steuerschaltung keine Drain-Gate-Kopplung aufweist. Der beschränkte SOA-Ort der Ausführungsformen der Erfindung wird außerdem über Wahl der ersten und der zweiten Impedanz (R₁ & R₂) gewählt, so dass die niedrigste Spitzenleistung für jegliche gegebene Stromversorgungseingangsspannung erreicht werden kann. Wie auch zu erkennen sein wird, wird der SOA-Ort über eine Wahl von R₁ & R₂ als ein Kompromiss zwischen der Spitzenverlustleistung und der gesamten Energieabsorption des Leistungs-MOSFET gewählt. Die Reduktion der Spitzenleistung führt zur Minimierung von physischer Belastung des Halbleiterchips und der Gehäusematerialien des Leistungs-MOSFET. Außerdem führt die Reduzierung der gesamten Energieabsorption zur Minimierung der von dem Halbleiterchip und den Gehäusematerialien erfahrenen Höchsttemperaturen und somit zu einer verlängerten Lebensdauer des Leistungs-MOSFET.Once again with respect to the power MOSFET embodiment, the control circuit described above provides a high degree of ruggedness against erroneous activation by, for example, power supply transitions acting on the power MOSFET. This is achieved in that the control circuit has no drain-gate coupling. The limited SOA location of the embodiments of the invention is also selected by selecting the first and second impedances (R ₁ & R ₂ ) so that the lowest peak power for any given power supply input voltage can be achieved. As will also be appreciated, the SOA location is chosen via a choice of R ₁ & R ₂ as a compromise between the peak power dissipation and the total energy absorption of the power MOSFET. The reduction in peak power results in minimizing physical stress on the semiconductor die and package materials of the power MOSFET. In addition, the reduction in total energy absorption results in minimizing the maximum temperatures experienced by the semiconductor chip and package materials, and thus in extended power MOSFET life.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Ausführungsformen der Erfindung werden jetzt mit Bezug auf die beiliegenden Zeichnungen beschrieben. In denen ist:Embodiments of the invention will now be described with reference to the accompanying drawings. In which is:

1 ein Graph eines Ortes eines sicheren Arbeitsbereichs (SOA) mit einer maximalen Durchlassspannung für eine Leistungshalbleitervorrichtung, der Beispiele für Versuche des Standes der Technik zeigt, SOA-Ort zu beschränken, um die Leistungshalbleitervorrichtung zu schützen; 1 FIG. 4 is a graph of a safe working area (SOA) location with a maximum forward voltage for a power semiconductor device showing examples of prior art attempts to confine SOA location to protect the power semiconductor device; FIG.

2 ein weiterer Graph des Ortes eines sicheren Arbeitsbereichs (SOA) mit einer maximalen Durchlassspannung für eine Leistungshalbleitervorrichtung der 1, der einen beschränkten SOA-Ort gemäß einer Ausführungsform von der vorliegenden Erfindung zeigt; 2 a further graph of the location of a safe working area (SOA) with a maximum forward voltage for a power semiconductor device of 1 showing a limited SOA site according to an embodiment of the present invention;

3 ein schematisches Diagramm, das wenigstens eine Steuerschaltung für einen Leistungs-MOSFET gemäß einer Ausführungsform der vorliegenden Erfindung zeigt; 3 12 is a schematic diagram showing at least one power MOSFET control circuit according to an embodiment of the present invention;

4 ein weiteres schematisches Diagramm, das eine Steuerschaltung für einen Leistungs-MOSFET gemäß einer Ausführungsform der vorliegenden Erfindung zeigt; und 4 another schematic diagram showing a control circuit for a power MOSFET according to an embodiment of the present invention; and

5 ein Graph, der einen Drain-Strom und eine Gate-Source-Spannung eines Leistungs-MOSFET während des Schaltens des Leistungs-MOSFET gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. 5 12 is a graph showing a drain current and a gate-source voltage of a power MOSFET during switching of the power MOSFET according to an embodiment of the present invention.

Detaillierte BeschreibungDetailed description

Jetzt wird mit Bezug auf 2 der Ort (12) eines sicheren Arbeitsbereichs (SOA) mit einer maximalen Durchlassspannung für eine Leistungshalbleitervorrichtung in Graph 22 gezeigt. Wie oben beschrieben, stellt der SOA-Ort 12 das Maximum an Drain-Source-Spannung und Drain-Strom, die gleichzeitig auftreten, dar, das ein Leistungs-MOSFET sicher bewältigen kann. In einer Ausführungsform der vorliegenden Erfindung wird der SOA-Ort 12 eines N-Kanal-Anreicherungsmodus-Leistungs-MOSFET in einer hochseitigen Konfiguration zwischen einer Leistungsquelle und einer Last auf einen beschränkten SOA-Ort 24 beschränkt. Der Fachmann wird erkennen, dass der Graph 22 SOA-Orte für andere Vorrichtungen, wie z. B. Bipolartransistoren, beschreiben könnte. Nichtsdestotrotz ist zu sehen, dass die Drain-Source-Spannung des Leistungs-MOSFET beschränkt wird und erzeugte Spitzenleistungen und die Gesamtenergieabsorption des Leistungs-MOSFET beschränkt werden, um den SOA des Leistungs-MOSFET minimal zu nutzen.Now with respect to 2 the place ( 12 ) of a safe working region (SOA) with a maximum forward voltage for a power semiconductor device in graph 22 shown. As described above, the SOA location represents 12 the maximum drain-source voltage and drain current that occur simultaneously that a power MOSFET can safely handle. In one embodiment of the present invention, the SOA site becomes 12 an N-channel enhancement mode power MOSFET in a high side configuration between a power source and a load to a limited SOA location 24 limited. The person skilled in the art will recognize that the graph 22 SOA locations for other devices, such as B. bipolar transistors, could describe. Nevertheless, it can be seen that the drain-source voltage of the power MOSFET is limited and peak power and total energy absorption of the power MOSFET are limited to minimize the use of the SOA of the power MOSFET.

Der beschränkte SOA-Ort 24 wird gemäß dem oben beschriebenen Verfahren erzeugt. Das heißt, während des Betriebs des Leistungs-MOSFET beinhaltet das Verfahren die Ausführung einer Spannungsmessung über der Last (V_LOAD), das Wählen eines Skalar zum Skalieren der über der Last (V_LOAD) ausgeführten Spannungsmessung und das Aufbauen einer Steuerspannung zum Steuern des Leistungs-MOSFET mit einer Steuerschaltung, wie in 3 und 4 gezeigt, gemäß der über der Last (V_LOAD) ausgeführten Spannungsmessung, die mit dem Skalar multipliziert wird, um eine Ausgangsspannung des Leistungs-MOSFET zu beschränken. In 3 ist eine Schaltschaltung 26 zum EIN und AUS schalten einer Last 28 vorgesehen. Wie beschrieben, ist die Last ein Anlassermotor für ein Fahrzeug, der mit einem Leistungs-MOSFET 30 geschaltet wird.The limited SOA location 24 is generated according to the method described above. That is, during operation of the power MOSFET, the method includes the execution of a measuring voltage across the load (V _LOAD), selecting a scalar voltage measurement performed for scaling the across the load (V _LOAD) and establishing a control voltage for controlling the power -MOSFET with a control circuit, as in 3 and 4 in accordance with the voltage measurement taken over the load (V _LOAD ) multiplied by the scalar to limit an output voltage of the power MOSFET. In 3 is a switching circuit 26 to turn ON and OFF a load 28 intended. As described, the load is a starter motor for a vehicle equipped with a power MOSFET 30 is switched.

Der Betrieb des Leistungs-MOSFET 30 wird von einer Steuerschaltung 34 gesteuert, die dafür konfiguriert ist, die Zufuhr von elektrischer Leistung von einer Batterie 32 zur Last 28 zu steuern sowie den SOA-Ort des Leistungs-MOSFET 30 auf den beschränkten SOA-Ort zu beschränken, der in 2 gezeigt ist, wie oben beschrieben. Außerdem weist die Steuerschaltung 34 in der in 3 gezeigten Ausführungsform einen Schalter zum Deaktivieren der Funktion des Beschränkens des SOA-Orts des Leistungs-MOSFET 30 unter gewissen Bedingungen auf. Nichtsdestotrotz wird, wenn aktiviert, die über der Last (V_LOAD) ausgeführte Spannungsmessung während des Betriebs des Leistungs-MOSFET 30 skaliert, um die Steuerspannung für den Leistungs-MOSFET 30 aufzubauen. Die Ausgangsspannung des Leistungs-MOSFET wird von der Spannung über der Last (V_load) subtrahiert und dann von einem Skalar skaliert, wie oben beschrieben, um die Steuerspannung aufzubauen. Somit wird die Ausgangsspannung des Leistungs-MOSFET 30 von einer Regelschaltung beschränkt.Operation of the power MOSFET 30 is from a control circuit 34 which is configured to control the supply of electrical power from a battery 32 to the load 28 to control as well as the SOA location of the power MOSFET 30 to confine to the limited SOA location in 2 is shown as described above. In addition, the control circuit 34 in the in 3 1, a switch for deactivating the function of limiting the SOA location of the power MOSFET 30 under certain conditions. Nonetheless, when enabled, the voltage measurement performed across the load (V _LOAD ) during operation of the power MOSFET 30 scales to the control voltage for the power MOSFET 30 build. The output voltage of the power MOSFET is subtracted from the voltage across the load (V _load ) and then scaled by a scalar, as described above, to build up the control voltage. Thus, the output voltage of the power MOSFET becomes 30 limited by a control circuit.

4 zeigt eine Schaltschaltung 36 mit einer Steuerschaltung zum Beschränken eines SOA-Orts detaillierter als 3. Der Leistungs-MOSFET 1 der in 4 gezeigten Ausführungsform ist ein N-Kanal-Anreicherungsmodus-Leistungs-MOSFET 1 in einer hochseitigen Konfiguration zwischen einer Spannungsversorgungsquelle 4 und einer induktiven Last 5. Der N-Kanal-Anreicherungsmodus-Leistungs-MOSFET 1 hat eine primäre Gate-Steuerschaltung 2, die eine Gleichstromversorgung zum Liefern von Spannung aufweist, um den MOSFET 1 EIN und AUS zu schalten. Der Fachmann wird erkennen, dass der Leistungs-MOSFET EIN geschaltet wird, wenn die Gate-Source-Spannung eine Schwellenspannung (V_TH) übersteigt, und AUS geschaltet wird, wenn die Gate-Source-Spannung niedriger als die Schwellenspannung ist. Wenn der Leistungs-MOSFET AUS geschaltet wird, kann in der Last 5 gespeicherte induktive Energie auch verursachen, dass die Source-Spannung des Leistungs-MOSFET 1 unter das Massepotential abfällt, und zwar ausreichend weit, um einen Lawinenmodus des MOSFET herbeizuführen, was einen Lawinen-induzierten Ausfall des Leistungs-MOSFET 1 verursacht, wenn der SOA des Leistungs-MOSFET 1 nicht optimal beschränkt wird. Die Schaltschaltung 26 umfasst somit eine Anti-Lawinen-Steuerschaltung 3 zum Beschränken des SOA des Leistungs-MOSFET 1. 4 shows a switching circuit 36 with a control circuit for limiting an SOA location in more detail than 3 , The power MOSFET 1 the in 4 The embodiment shown is an N-channel enhancement mode power MOSFET 1 in a high side configuration between a power source 4 and an inductive load 5 , The N-channel enhancement mode power MOSFET 1 has a primary gate control circuit 2 having a DC power supply for supplying voltage to the MOSFET 1 Switch ON and OFF. Those skilled in the art will recognize that the power MOSFET is turned ON when the gate-source voltage exceeds a threshold voltage (V _TH ) and turned OFF when the gate-source voltage is lower than the threshold voltage. When the power MOSFET is turned OFF, in the load 5 Stored inductive energy also cause the source voltage of the power MOSFET 1 drops below ground potential, enough to cause avalanche mode of the MOSFET, causing avalanche-induced power MOSFET failure 1 caused when the SOA of the power MOSFET 1 is not optimally limited. The switching circuit 26 thus includes an anti-avalanche control circuit 3 for limiting the SOA of the power MOSFET 1 ,

Der Betrieb des Leistungs-MOSFET 1 aus 4 wird jetzt in Bezug auf 5 erklärt. Die primäre Gate-Steuerschaltung 2 wird zwischen einem GESCHLOSSENEN und einem OFFENEN Zustand 38 EIN und AUS geschaltet. Zum Beispiel kann der MOSFET bei 20 Hz geschaltet werden und 1 Mikrosekunde brauchen, um zwischen Zuständen umzuschalten. Während dieser Zeit kommt es zu einem Schaltleistungsverlust, wenn der MOSFET-Drain-Strom ansteigt und abfällt. Dementsprechend wird der MOSFET-Drain-Strom (I_d) 40, der vom Drain zur Source des Leistungs-MOSFET 1 fließt, EIN geschaltet und steigt über die Zeit auf seinen Höchstwert, nachdem die primäre Gate-Steuerschaltung 2 GESCHLOSSEN wird und über die Zeit auf Null fällt, nachdem die primäre Gate-Steuerschaltung 2 geöffnet wird. Die MOSFET Gate-Source-Spannung (V_gs) 42 zeigt die Steuerspannung, die den Leistungs-MOSFET 1 steuert, wenn die primäre Gate-Steuerschaltung 2 EIN und AUS geschaltet wird. Das heißt, während die primäre Gate-Steuerschaltung 2 EIN geschaltet ist, ist der Leistungs-MOSFET 1 im Sättigungsmodus und wird von der primären Gate-Steuerschaltung 2 gesteuert. Wenn die primäre Gate-Steuerschaltung 2 AUS geschaltet wird, tritt der Leistungs-MOSFET 1 in den linearen Modus ein und wird von der Lawinen-Steuerschaltung 3 gesteuert. Operation of the power MOSFET 1 out 4 will be regarding now 5 explained. The primary gate control circuit 2 is between a CLOSED and an OPEN state 38 ON and OFF switched. For example, the MOSFET can be switched at 20 Hz and take 1 microsecond to switch between states. During this time, switching power loss occurs as the MOSFET drain current increases and decreases. Accordingly, the MOSFET drain current (I _d ) 40 from the drain to the source of the power MOSFET 1 flows, turns ON, and rises to its maximum level over time after the primary gate control circuit 2 CLOSED and falls to zero over time after the primary gate control circuit 2 is opened. The MOSFET gate-source voltage (V _gs ) 42 shows the control voltage, which is the power MOSFET 1 controls when the primary gate control circuit 2 ON and OFF is switched. That is, while the primary gate control circuit 2 ON is the power MOSFET 1 in saturation mode and is controlled by the primary gate control circuit 2 controlled. When the primary gate control circuit 2 OFF, the power MOSFET enters 1 in the linear mode and is controlled by the avalanche control circuit 3 controlled.

Die Anti-Lawinen-Steuerschaltung 3 umfasst einen ersten Widerstand (R₁) mit einer ersten Impedanz, der zwischen der Source-Elektrode des Leistungs-MOSFET 1 und der Gate-Elektrode des Leistungs-MOSFET 1 angeordnet ist. Die Schaltung 3 umfasst auch einen zweiten Widerstand (R₂) mit einer zweiten Impedanz, der zwischen dem Ausgang der Last 5 und der Gate-Elektrode des Leistungs-MOSFET 1 angeordnet ist. Wie beschrieben bilden die erste und die zweite Impedanz ein Skalar zum Skalieren der über der Last (V_LOAD) ausgeführten Spannungsmessung. Auf diese Weise kann die Steuerschaltung 3 eine Steuerspannung zum Steuern des Leistungs-MOSFET 1 entsprechend der über der Last 5 ausgeführten skalierten Spannungsmessung aufbauen. Die Impedanzen werden außerdem so gewählt, dass die Ausgangsspannung des Leistungs-MOSFET 1 beschränkt wird.The anti-avalanche control circuit 3 includes a first resistor (R ₁ ) having a first impedance connected between the source of the power MOSFET 1 and the gate of the power MOSFET 1 is arranged. The circuit 3 Also includes a second resistor (R ₂ ) having a second impedance between the output of the load 5 and the gate of the power MOSFET 1 is arranged. As described, the first and second impedances form a scalar for scaling the voltage measurement made across the load (V _LOAD ). In this way, the control circuit 3 a control voltage for controlling the power MOSFET 1 according to the above load 5 build up scaled voltage measurement. The impedances are also chosen so that the output voltage of the power MOSFET 1 is limited.

Ferner umfasst die Steuerschaltung 3 ein nicht lineares Element in Form einer Diode (D₁) und wird die Steuerspannung durch Addition eines Offsets zu der skalierten Steuerspannung versetzt. In der Ausführungsform umfasst der Offset eine über der Diode (D1) ausgeführte Spannungsmessung, die mit dem Skalar multipliziert wird, so dass die Steuerspannung, die die Spannung zwischen der Gate- und der Source-Elektrode des Leistungs-MOSFET ist, folgende ist:

Furthermore, the control circuit comprises 3 a non-linear element in the form of a diode (D ₁ ) and the control voltage is offset by addition of an offset to the scaled control voltage. In the embodiment, the offset comprises a voltage measurement across the diode (D1) multiplied by the scalar so that the control voltage, which is the voltage between the gate and source electrodes of the power MOSFET, is:

Typische Parameter für die Schaltschaltung 36 umfassen eine Batterieversorgungsspannung von 12 V (V_bat = 12 V) und einen Anfangs-Drain-Strom des Leistungs-MOSFET 1 von 20 A (I_d(initial) = 20 A). Für den Leistungs-MOSFET 1 ist der Widerstand zwischen der Source- und der Drain-Elektrode des Leistungs-MOSFET 1, wenn er EIN geschaltet ist, 5 mΩ (R_ds = 5 mΩ), die Mindest-Gateschwellenspannung, die zwischen der Gate- und der Source-Elektrode des Leistungs-MOSFET 1 erforderlich ist, um ihn EIN zu schalten, 4 V (V_TH = 4 V) und die Steilheit des Leistungs-MOSFET 1 100 A/V/(g_m = 100 A/V.)Typical parameters for the switching circuit 36 include a battery supply voltage of 12 V (V _bat = 12 V) and an initial drain current of the power MOSFET 1 of 20 A (I _{d (initial)} = 20 A). For the power MOSFET 1 is the resistance between the source and the drain of the power MOSFET 1 when switched ON, 5 mΩ (R _ds = 5 mΩ), the minimum gate threshold voltage between the gate and the source of the power MOSFET 1 to turn it ON, 4 V (V _TH = 4 V) and the slope of the power MOSFET 1 100 A / V / (g _m = 100 A / V.)

Für den Leistungs-MOSFET 1, wie in 4 gezeigt, der von der Anti-Lawinen-Steuerschaltung 3 gesteuert wird, wenn er im linearen Bereich arbeitet, gilt: V_gs = V_TH + I_d·1/g_m – Gleichung 1 For the power MOSFET 1 , as in 4 shown by the anti-avalanche control circuit 3 controlled, if it works in the linear range, applies: V _gs = V _TH + I _d * 1 / g _m - Equation 1

In der Ausführungsform:

In the embodiment:

Dementsprechend gilt im stetigen Zustand mit dem Gate-Steuerschalter der primären Gate-Steuerschaltung 2 OFFEN: I₁ = I₂ V_g = 0 V – V_D1 – I₂·R₂ = 0 V – V_D1 – V_gs·R₂/R₁ V_s = V_g – V_gs = –V_D1 – V_gs·R₂/R₁ – V_gs = –V_D1 – V_gs·(R₂/R₁ + 1) – Gleichung 2 Accordingly, in the steady state with the gate control switch of the primary gate control circuit 2 OPEN: I ₁ = I ₂ V _g = 0 V - V _D1 - I ₂ · R ₂ = 0 V - V _D1 - V _gs · R ₂ / R ₁ V _s = V _g - V _gs = -V _D1 - V _gs · R ₂ / R ₁ V _gs = -V _D1 - V _gs * (R ₂ / R ₁ + 1) - Equation 2

Bei Einsetzen von Gleichungen 1 und 2 gilt somit: V_s = V_LOAD = –V_D1 – V_gs(R₂/R₁ + 1)

When

equations

1 and 2 are applied, the following applies:

V _s = V _LOAD = -V _D1 -V _gs (R ₂ / R ₁ + 1)

Es ist somit aus den Gleichungen zu ersehen, dass die von dem Steuerstrom gebildete Steuerspannung (V_gs) für den Leistungs-MOSFET 1 aus einem Skalar, multipliziert mit der Lastspannung plus einem Offset, gebildet wird.It can thus be seen from the equations that the control voltage (V _gs ) for the power MOSFET formed by the control current 1 is formed of a scalar multiplied by the load voltage plus an offset.

Nochmals mit Bezug auf 2 ist der beschränkte SOA 24 ein Betriebsort für den Leistungs-MOSFET 1, wo die Spitzenleistung durch den Anfangs-Drain-Strom (I_d(initial)) und die maximale Drain-Source-Spannung (V_ds) des Leistungs-MOSFET 1 beschränkt wird.Again with reference to 2 is the limited SOA 24 a site of operation for the power MOSFET 1 where the peak power through the initial drain current (I _{d (initial)} ) and the maximum drain-source voltage (V _ds ) of the power MOSFET 1 is limited.

Der Spitzenbetriebspunkt des Leistungs-MOSFET bei der Spitze V_ds ist: V_ds = V_d – V_s V_d = V_bat V_s = –V_D1 – (V_TH + I_d·1/g_m)·(R₂/R₁ + 1) V_ds = V_bat + V_D1 + (V_TH + I_d·1/g_m)·(R₂/R₁ + 1) The peak operating point of the power MOSFET at the peak V _ds is: V _ds = V _d -V _s V _d = V _bat V _s = -V _D1 - (V _TH + I _d * 1 / g _m ) * (R ₂ / R ₁ + 1) V _ds = V _bat + V _D1 + (V _TH + I _d * 1 / g _m ) · (R ₂ / R ₁ + 1)

Somit gilt unter Verwendung der oben beschriebenen typischen Parameter: V_ds = 12 V + V_D1 + (4,2 V)·(R₂/R₁ + 1) Thus, using the typical parameters described above: V _ds = 12V + V _D1 + (4.2V) · (R ₂ / R ₁ + 1)

Auch wenn die Erfindung in Verbindung mit einer beschränkten Anzahl von Ausführungsformen beschrieben wurde, wird der Fachmann erkennen, dass zahlreiche Alternativen, Modifizierungen und Variationen im Licht der vorhergehenden Beschreibung möglich sind. Die Erfindung soll alle solchen Alternativen, Modifizierungen und Variationen umfassen, die in den Geist und Umfang der Erfindung, wie offenbart, fallen.Although the invention has been described in conjunction with a limited number of embodiments, those skilled in the art will recognize that numerous alternatives, modifications, and variations are possible in light of the foregoing description. The invention is intended to embrace all such alternatives, modifications and variations that fall within the spirit and scope of the invention as disclosed.

Claims

A method for limiting a location of a safe work area (SOA) for a power semiconductor device during operation of the power semiconductor device disposed between a power source and a load, the method comprising: performing a voltage measurement across the load (V _LOAD ); Selecting a scalar to scale the voltage measured across the load (V _LOAD ); and constructing a control voltage for controlling the power semiconductor device with a control circuit according to the voltage measurement performed across the load (V _LOAD ) and multiplied by the scalar to restrict an output voltage of the power semiconductor.

The method of claim 1, wherein a first impedance (R ₁ ) in the control circuit between an output electrode of the power semiconductor device and a control electrode of the power semiconductor device is selected and a second impedance (R ₂ ) in the control circuit between an output of the load and the control electrode of the power semiconductor device is chosen to form the scalar.

The method of claim 2, wherein the scalar is:

The method of claim 3, further comprising performing an offset of the control voltage for the control circuit by adding an offset to the control voltage.

The method of claim 4, wherein the control circuit further comprises a non-linear element (D1) disposed between the load and the control electrode of the power semiconductor device, and Offset includes a voltage measurement that is performed over the non-linear element and multiplied by the scalar.

The method of claim 5, wherein the control voltage is:

The method of claim 1 to 6, wherein the power semiconductor device is an N-channel enhancement mode power MOSFET.

A control circuit for limiting a location of a safe working area (SOA) for a power semiconductor device during operation of the power semiconductor device disposed between a power source and a load, the control circuit comprising: a first resistor having a first impedance (R ₁ ) between an output of the power semiconductor device and a power semiconductor device Control electrode of the power semiconductor device; and a second resistor having a second impedance (R ₂ ) between an output of the load and the control electrode of the power semiconductor device, wherein the first and second impedances form a scalar for scaling a voltage measurement made across the load (V _LOAD ), and wherein the control circuit a control voltage for controlling the power semiconductor device according to the voltage measurement performed across the load (V _LOAD ) and multiplied by the scalar to restrict an output voltage of the power semiconductor.

A control circuit according to claim 8, wherein the control voltage is offset by adding an offset to the control voltage.

The control circuit of claim 9, further comprising a non-linear element disposed between the load and the control electrode of the power semiconductor device, the offset comprising a voltage measurement across the non-linear element multiplied by the scalar.