DE202007003815U1 - Circuit board multiple layer construction having inner layers of different thicknesses - Google Patents
Circuit board multiple layer construction having inner layers of different thicknesses Download PDFInfo
- Publication number
- DE202007003815U1 DE202007003815U1 DE200720003815 DE202007003815U DE202007003815U1 DE 202007003815 U1 DE202007003815 U1 DE 202007003815U1 DE 200720003815 DE200720003815 DE 200720003815 DE 202007003815 U DE202007003815 U DE 202007003815U DE 202007003815 U1 DE202007003815 U1 DE 202007003815U1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- inner layer
- thickness
- circuit board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Abstract
Description
Die Erfindung bezieht sich auf einen Leiterplatten-Mehrschichtaufbau mit einer oder mehreren übereinanderliegenden Innenlagen mit je einer elektrisch isolierenden Trägerschicht, die ein- oder beidseitig wenigstens bereichsweise mit einer Leiterschicht versehen ist.The The invention relates to a printed circuit board multilayer structure with one or more superposed ones Inner layers each with an electrically insulating carrier layer, the one or both sides at least partially with a conductor layer is provided.
Bei einem derartigen Leiterplatten-Mehrschichtaufbau sind die eine oder mehreren Innenlagen zwischen zwei Außenlagen gestapelt, wobei vorliegend unter dem Begriff Innenlage eine elektrisch isolierende Trägerschicht zu verstehen ist, die ein- oder beidseitig wenigstens bereichsweise mit einer Leiterschicht, d.h. einer elektrisch leitfähigen Schicht, versehen ist, während unter dem Begriff Außenlage vorliegend wenigstens eine äußere, d.h. an der Oberfläche des Mehrschichtaufbaus befindliche Leiterschicht zu verstehen ist, wobei die Außenlage auch aus einer einseitig wenigstens außen oder beidseitig mit einer Leiterschicht versehenen, elektrisch isolierenden Trägerschicht bestehen kann. Dies ist zu unterscheiden von dem häufig auch verkürzt gebrauchten Verständnis der Begriffe Innen- und Außenlage nur als einer innen- bzw. außenliegenden Leiterschicht. Heutzutage finden beispielsweise sogenannte 4-Lagen-Leiterplatten und 6-Lagen-Leiterplatten verbreitet Ver wendung, auch als 4- bzw. 6-Lagen-Multilayer bezeichnet, worunter solche mit vier bzw. sechs Leiterschichten im Schichtstapelaufbau zu verstehen sind.at Such a printed circuit board multilayer structure, the one or a plurality of inner layers between two outer layers stacked, wherein present under the term inner layer an electrically insulating carrier layer is to be understood, the one or both sides at least partially with a conductor layer, i. an electrically conductive layer provided is while present under the term outer layer at least one outer, i. on the surface the multilayer structure is to be understood the outer layer also from a unilateral at least outside or both sides with a Conductor layer provided, electrically insulating carrier layer can exist. This is different from the common too shortened used understanding the terms inner and outer layer only as one inside or outside Conductor layer. Nowadays, for example, so-called 4-layer printed circuit boards and 6-layer printed circuit boards widespread use, also as 4- or 6-layer multilayer, including those with four or six Conductor layers are understood in the layer stack construction.
In
jüngerer
Zeit nimmt vermehrt der Wunsch zu, verschiedene innere Bereiche
eines derartigen Leiterplatten-Mehrschichtaufbaus zur Erfüllung unterschiedlicher
Funktionalitäten
gezielt unterschiedlich auszulegen zu können. Dazu ist es beispielsweise
bekannt, aktive und/oder passive elektrische Bauelemente in den
Leiterplatten-Mehrschichtaufbau zu integrieren bzw. einzubetten
oder sogenannte Leiterplatten-Inserts in den Leiterplatten-Mehrschichtaufbau
zu integrieren, die auf spezielle Funktionen unterschiedlich von
denen benachbarter Leiterplattenbereiche ausgelegt sind. Stellvertretend
sei zum diesbezüglichen
Stand der Technik auf die Patentschrift
Für bestimmte Anwendungsfälle ist es wünschenswert, dass eine Leiterschicht einer Innenlage in verschiedenen lateralen Bereichen unterschiedliche Schichtdicken aufweist, z.B. eine größere Schichtdicke in elektrisch und/oder thermisch stärker belasteten Bereichen und eine geringere Schichtdicke in Bereichen geringerer elektrischer und/oder thermischer Belastung und/oder in Bereichen, in denen feinere Leiterstrukturen gefordert sind. Eine Möglichkeit, diesem Bedarf nachzukommen, besteht darin, die Leiterschicht zunächst durchgängig mit der größeren Schichtdicke auf ihrer Trägerschicht vorzufertigen und sie dann gezielt in den Bereichen, in denen eine geringere Schichtdicke gewünscht ist, durch ein subtraktives Verfahren, z.B. durch Ätzen, bis auf die gewünschte, geringere Schichtdicke abzutragen. Dies bedeutet jedoch Materialverlust und die Notwendigkeit eines zusätzlichen selektiven Abtragprozesses z.B. mittels Photolithographie und Ätzen. Anstelle dieses subtraktiven Verfahrens ist auch ein additiver Prozess zur Erzielung einer Leiterschicht mit in verschiedenen Bereichen unterschiedlicher Schicht dicke möglich, um Materialverlust zu vermeiden. Auch das additive Verfahren benötigt jedoch entsprechende zusätzliche Prozessschritte.For certain use cases it is desirable that a conductor layer of an inner layer in different lateral Regions has different layer thicknesses, e.g. a greater layer thickness in electrically and / or thermally more heavily loaded areas and a smaller layer thickness in areas of lower electrical and / or thermal stress and / or in areas where finer ones Ladder structures are required. A way to meet this need, consists in the conductor layer first consistently with the larger layer thickness on its carrier layer prefabricate and then target them in areas where one lower layer thickness desired is, by a subtractive method, e.g. by etching, until to the desired, remove smaller layer thickness. However, this means loss of material and the need for an extra selective removal process e.g. using photolithography and etching. Instead of This subtractive process is also an additive process to Achieving a conductor layer with different in different areas Layer thickness possible, to avoid material loss. However, the additive process also requires corresponding additional Process steps.
Der Erfindung liegt als technisches Problem die Bereitstellung eines Leiterplatten-Mehrschichtaufbaus der eingangs genannten Art zugrunde, der unterschiedliche Schichtdicken für wenigstens eine innere Leiterschicht in verschiedenen lateralen Bereichen aufweist und sich fertigungstechnisch vergleichsweise einfach und ohne signifikanten Materialverlust realisieren lässt.Of the Invention is the technical problem of providing a Printed circuit board multilayer structure of the type mentioned, the different layer thicknesses for at least one inner conductor layer has in various lateral areas and manufacturing technology Realize comparatively easily and without significant material loss leaves.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Leiterplatten-Mehrschichtaufbaus mit den Merkmalen des Anspruchs 1. Bei diesem Leiterplatten-Mehrschichtaufbau umfasst wenigstens eine Innenlage wenigstens einen ersten und einen von dem ersten separaten, zweiten Innenlageteil, die in verschiedenen lateralen Bereichen angeordnet sind und sich in ihrer Trägerschichtdicke und/oder ihrer Leiterschichtdicke voneinander unterscheiden. Es versteht sich, dass in entsprechenden Ausführungsformen mehrere übereinanderliegende Innenlagen im Schichtstapel des Mehrschichtaufbaus in dieser Weise mehrteilig aus zwei oder mehr lateral nebeneinanderliegenden Innenlageteilen mit wenigstens zwei unterschiedlichen Trägerschichtdicken und wenigstens zwei unterschiedlichen Leiterschichtdicken realisiert sein können. Mit Leiterschichtdicke bzw. Trägerschichtdicke ist vorliegend die Grundschichtdicke der Leiterschicht bzw. Trägerschicht ohne Berücksichtigung eventueller strukturierender bereichsweiser Dickenänderungen gemeint.The Invention solves this problem by providing a printed circuit board multilayer structure with the features of claim 1. In this printed circuit board multilayer structure At least one inner layer comprises at least a first and a first layer from the first separate, second inner liner part, in different lateral areas are arranged and in their support layer thickness and / or differ from each other in their conductor layer thickness. It understands itself, that in corresponding embodiments, several superimposed inner layers in the layer stack of the multi-layer structure in this way in several parts of two or more laterally adjacent inner layer parts with at least two different carrier layer thicknesses and at least two different conductor layer thicknesses can be realized. With Conductor layer thickness or carrier layer thickness In this case, the base layer thickness of the conductor layer or carrier layer is without consideration any structuring area-wise changes in thickness meant.
Durch die Maßnahme, die betreffende Innenlage mehrteilig zu realisieren, lassen sich sehr einfach unterschiedliche Leiterschichtdicken und/oder Trägerschichtdicken in verschiedenen lateralen Bereichen entsprechender Schichtebenen des Leiterplatten-Mehrschichtaufbaus bereitstellen. Denn dazu kann jeder der mehreren Innenlageteile, aus denen die Innenlage zusammengesetzt ist, separat mit jeweils eigener Trägerschicht und eigener Leiterschicht vorgefertigt werden. Für jeden Innenlageteil kann die Leiterschicht auf einer oder beiden Seiten der Trägerschicht durchgängig gleiche Dicke haben. Zur Erzielung unterschiedlicher Leiterschichtdicken in einer inneren Leiterschichtebene bzw. Innenlagenebene braucht dann lediglich die Innenlage aus Innenlageteilen mit entsprechend unterschiedlichen Leiterschichtdicken zusammengesetzt werden. Selektive additive oder subtraktive Leiterschichtbildungsprozesse können entfallen, und der Leitermaterialverlust wird minimiert.The measure of realizing the relevant inner layer in several parts makes it very easy to provide different conductor layer thicknesses and / or carrier layer thicknesses in different lateral regions of corresponding layer planes of the printed circuit board multilayer structure. For this purpose, each of the several inner layer parts, from which the inner layer is composed, be prefabricated separately, each with its own carrier layer and its own conductor layer. For each innerlaying part, the conductor layer may have the same thickness throughout on one or both sides of the carrier layer. To achieve different conductor layer thicknesses in an inner conductor layer plane or inner layer plane then only needs the inner layer of inner layers with correspondingly different conductor layer thicknesses are assembled. Selective additive or subtractive ladder layer formation processes can be eliminated and conductor material loss minimized.
In einer Weiterbildung der Erfindung nach Anspruch 2 wird der Unterschied der Gesamtdicke der Innenlageteile, aus denen sich eine Innenlage zusammensetzt, unter einem vorgebbaren Grenzwert gehalten, z.B. gemäß Anspruch 2 dadurch, dass die nominelle Gesamtdicke des einen Innenlageteils zwischen 75% und 125% der nominellen Gesamtdicke des anderen von wenigstens zwei Innenlageteilen der betreffenden Innenlage gehalten wird. Vorzugsweise sind gemäß Anspruch 3 gleiche Gesamtdicken für die Innenlageteile einer Innenlage vorgesehen.In a development of the invention according to claim 2, the difference the total thickness of the inner layer parts that make up an inner layer composed, kept below a predetermined limit, e.g. according to claim 2 in that the nominal total thickness of the one inner layer part between 75% and 125% of the nominal total thickness of the other of held at least two inner layers of the respective inner layer becomes. Preferably, according to claim 3 equal total thicknesses for provided the inner bearing parts of an inner layer.
In Ausgestaltung der Erfindung nach Anspruch 4 liegt die Leiterschichtdicke eines ersten Innenlageteils zwischen dem Einfachen und Achtzigfachen der Leiterschichtdicke eines zweiten Innenlageteils der betreffenden Innenlage.In Embodiment of the invention according to claim 4 is the conductor layer thickness a first inner layer part between the simple and eighty times the conductor layer thickness of a second inner layer part of the relevant Inner layer.
In einer Ausgestaltung der Erfindung nach Anspruch 5 liegt die Leiterschichtdicke wenigstens eines der Innenlageteile einer Innenlage zwischen 5 μm und 70 μm, wobei es sich z.B. um diejenige des Innenlageteils mit der dünneren Leiterschicht handeln kann.In An embodiment of the invention according to claim 5 is the conductor layer thickness at least one of the inner layer parts of an inner layer between 5 microns and 70 microns, wherein it is e.g. around that of the inner layer part with the thinner conductor layer can act.
In Weiterbildung der Erfindung ist nach Anspruch 6 die Innenlage ein- oder beidseitig von einer sich jeweils durchgehend über die wenigstens zwei Innenlageteile hinweg erstreckenden Harzschicht abgedeckt. Ein etwaiger Spalt zwischen den beiden Innenlageteilen setzt sich dadurch nicht nach außen fort und kann zudem bei Bedarf mit Harz verfüllt werden, das beispielsweise beim Zusammenlaminieren bzw. Verpressen des Mehrschichtaufbaus aus der angrenzenden Harzschicht austritt.In Development of the invention is according to claim 6, the inner layer one or both sides from one in each case continuously over the at least two inner bearing parts covered extending resin layer. A possible gap between As a result, the two inner layer parts do not continue outwards and can also be filled with resin if necessary, for example during the lamination or pressing of the multi-layer structure the adjacent resin layer emerges.
In Ausgestaltung dieser Maßnahme ist gemäß Anspruch 7 in einen oder mehrere Ausnehmungsbereiche wenigstens einer der an die durchgehende Harzschicht angrenzenden Leiterschichten ein zusätzliches Harzfüllmaterial eingebracht. Dies ermöglicht eine hohlraumfreie Harzverfüllung auch von tieferen strukturbildenden Ausnehmungsbereichen einer relativ dicken Leiterschicht selbst bei Wahl einer relativ dünnen, darüberliegenden durchgehenden Harzschicht, deren Harzmaterial beim Laminieren bzw. Verpressen des Aufbaus möglicherweise nicht allein zur Verfüllung solcher tieferer Ausnehmungsbereiche ausreicht.In Design of this measure is according to claim 7 in one or more recessed areas of at least one of to the continuous resin layer adjacent conductor layers additional resin filler material brought in. this makes possible a cavity-free resin filling also of deeper structure-forming recess areas of a relative thick conductor layer even with the choice of a relatively thin, overlying continuous resin layer whose resin material during lamination or Crimping the body may not work alone for backfilling sufficient such deeper recesses areas.
In weiterer Ausgestaltung der Erfindung ist für den Fall unterschiedlich dicker Innenlageteile gemäß Anspruch 8 eine zusätzliche Dickenausgleichs-Harzschicht nur im Bereich des dünneren Innenlageteils vorgesehen, so dass die Gesamtdicken beider Innenlageteile unter Einschluss der zusätzlichen Dickenausgleichs-Harzschicht einander angenähert werden und sich für die angrenzende durchgehende Harzschicht kein zu großer Stufenübergang im Übergangsbereich der beiden Innenlageteile ergibt.In Another embodiment of the invention is different for the case thick inner lining parts according to claim 8 an additional Thickness compensation resin layer only in the area of the thinner inner layer part provided so that the overall thicknesses of both interior parts under Inclusion of additional Thickness compensation resin layer can be approximated and adjusted for the adjacent continuous resin layer not too large step transition in the transition region of the two Inner layer parts results.
Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:advantageous embodiments The invention is illustrated in the drawings and will be described below described. Hereby show:
Der
in
Speziell
sind in
Die
beiden Innenlageteile
Beidseits
ist die Innenlage
Wenn
die Vertiefungsstrukturen
An
die dielektrischen Harzschichten
Der
dergestalt aufgebaute 4-Lagen-Multilayer weist folglich im lateralen
Bereich A eine Innenlage mit vergleichsweise dicken Leiterschichten
Die
beiden Innenlageteile
Das
Ausführungsbeispiel
von
Als
Unterschied zum Ausführungsbeispiel von
Es
versteht sich, dass bei Bedarf auch bei den Ausführungsbeispielen der
Im übrigen ergeben
sich für
das Ausführungsbeispiel
von
Während die
Durch
die oben erläuterte
Zusammensetzung der Innenlage
Ein
Beispiel hierzu ist in den
Es
versteht sich, dass außer
den gezeigten zahlreiche weitere Ausführungsbeispiele im Rahmen der
Erfindung für
den Fachmann realisierbar sind, z.B. Leiterplatten-Mehrschichtaufbauten
mit mehr als sechs und/oder mit einer ungeraden Anzahl von Leiterschichtebenen.
Unter derartige Modifikationen fallen beispielsweise auch Ausführungsformen
der Erfindung, bei denen die aus mehreren separaten, lateral versetzt angeordneten
Innenlageteilen zusammengesetzte Innenlage nur eine Leiterschichtebene aufweist,
d.h. die elektrisch isolierenden Trägerschichten der Innenlageteile
sind in diesem Fall nur auf einer Hauptseite mit einer Leiterschicht
versehen. Des Weiteren versteht es sich, dass außer den oben konkret genannten
Schichtdicken beliebige andere Schichtdicken für die einzelnen Schichtlagen
des Mehrschichtaufbaus je nach Anwendungsfall vorgesehen sein können. Charakteristisch
für die
Erfindung ist insoweit lediglich, dass wenigstens zwei separate
Innenlageteile einer Innenlage unterschiedliche Trägerschichtdicken
und/oder unterschiedliche Leiterschichtdicken aufweisen. In weiteren
möglichen
Ausführungsformen
der Erfindung sind im Leiterplatten-Mehrschichtaufbau mehrere lateral
mehrteilige Innenlagen nach Art der Innenlagen
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200720003815 DE202007003815U1 (en) | 2007-03-09 | 2007-03-09 | Circuit board multiple layer construction having inner layers of different thicknesses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200720003815 DE202007003815U1 (en) | 2007-03-09 | 2007-03-09 | Circuit board multiple layer construction having inner layers of different thicknesses |
Publications (1)
Publication Number | Publication Date |
---|---|
DE202007003815U1 true DE202007003815U1 (en) | 2007-05-10 |
Family
ID=38056628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200720003815 Expired - Lifetime DE202007003815U1 (en) | 2007-03-09 | 2007-03-09 | Circuit board multiple layer construction having inner layers of different thicknesses |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE202007003815U1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011002864A1 (en) | 2011-01-19 | 2012-07-19 | Zf Friedrichshafen Ag | Printed circuit board and method for producing a printed circuit board |
WO2013000574A1 (en) | 2011-06-28 | 2013-01-03 | Schweizer Electronic Ag | Prepreg, method for producing a prepeg, method for producing a printed circuit board element and printed circuit board element |
US10897812B2 (en) | 2018-12-25 | 2021-01-19 | AT&S (Chongqing) Company Limited | Component carrier having a component shielding and method of manufacturing the same |
-
2007
- 2007-03-09 DE DE200720003815 patent/DE202007003815U1/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011002864A1 (en) | 2011-01-19 | 2012-07-19 | Zf Friedrichshafen Ag | Printed circuit board and method for producing a printed circuit board |
WO2012097912A1 (en) | 2011-01-19 | 2012-07-26 | Zf Friedrichshafen Ag | Circuit board and method for producing a circuit board |
WO2013000574A1 (en) | 2011-06-28 | 2013-01-03 | Schweizer Electronic Ag | Prepreg, method for producing a prepeg, method for producing a printed circuit board element and printed circuit board element |
DE102011051411A1 (en) | 2011-06-28 | 2013-01-03 | Schweizer Electronic Ag | A prepreg, a method for producing a prepreg, a method for producing a printed circuit board element and printed circuit board element |
US10897812B2 (en) | 2018-12-25 | 2021-01-19 | AT&S (Chongqing) Company Limited | Component carrier having a component shielding and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2261120C3 (en) | Laminated circuit cards made from multiple insulating plates provided with circuit patterns | |
DE10016064B4 (en) | Substrate, single substrate and method of making the same | |
DE2539925A1 (en) | METHOD OF MANUFACTURING A MULTI-LAYER PRINTED CIRCUIT BOARD | |
DE102016212129B4 (en) | Radio frequency transmission/reception element and method of manufacturing a radio frequency transmission/reception element | |
DE102010042922A1 (en) | Printed circuit board | |
DE102011105346A1 (en) | Electronic assembly and method of making the same | |
DE3011068A1 (en) | ELECTRIC COUNTERPLATE AND METHOD FOR THEIR PRODUCTION | |
DE112016003985T5 (en) | Multi-layer substrate and method of making the same | |
EP1550358B1 (en) | Printed board comprising at least one stiff area and at least one flexible area, and method for the production of stiff-flexible printed boards | |
CH667359A5 (en) | METHOD FOR PRODUCING A RIGID AND FLEXIBLE PARTICULAR BOARD FOR PRINTED ELECTRICAL CIRCUITS. | |
EP3599636A1 (en) | Ceramic circuit carrier and electronic unit | |
DE1160519B (en) | Process for the formation of printed circuits on several double-sided printed insulation boards | |
DE202007003815U1 (en) | Circuit board multiple layer construction having inner layers of different thicknesses | |
DE19955538B4 (en) | Printed conductor carrier layer for lamination into a chip card, method for producing a conductor carrier layer Injection molding tool for carrying out the method for producing a conductor carrier layer | |
WO2004030429A1 (en) | Method for the production of rigid/flexible circuit boards and circuit board with at least one rigid region and at least one flexible region | |
EP2201619B1 (en) | Multi-layer piezoelectric component | |
DE2047204A1 (en) | Multi-layer printed circuit board | |
DE102013018379A1 (en) | Substrate build-up to achieve a fine design rule and increased housing-plane parallelism | |
DE102016224943A1 (en) | Carrier substrate, electronic module and method for forming a carrier substrate | |
DE202014005370U1 (en) | Inductive component | |
WO2003069966A1 (en) | Method for the production of a semi-finished product for a printed board, semi-finished product, and printed board | |
EP2936950B1 (en) | Method for producing a multilayer carrier body | |
DE102015005690A1 (en) | Printed conductor structure with at least two superposed conductor tracks and a method for producing such a conductor track structure | |
DE2020535C3 (en) | Process for producing electrical conductors in printed circuits and electrical conductors produced by this process | |
EP1113712B1 (en) | Process for manufacturing conductive lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R207 | Utility model specification |
Effective date: 20070614 |
|
R163 | Identified publications notified |
Effective date: 20070427 |
|
R150 | Term of protection extended to 6 years |
Effective date: 20100420 |
|
R151 | Term of protection extended to 8 years | ||
R151 | Term of protection extended to 8 years |
Effective date: 20130208 |
|
R152 | Term of protection extended to 10 years | ||
R152 | Term of protection extended to 10 years |
Effective date: 20150130 |
|
R071 | Expiry of right |