Claims (1)
und dem ein Schieberegister bildenden Serienparallel-and the series parallel forming a shift register
Patentanspruch: umsetzer eine bistabile Kippstufe mit Vorbereitungseingang so eingeschaltet ist, daß bei dem Verbin-Elektronische
Schaltungsanordnung innerhalb dungsabbau zugeordneter Änderung der Potentialeiner
Fernschreibmaschine für den mit einem 5 Verhältnisse auf der Eingangsleitung der Serienelektromechanischen
Druckwerk zusammenarbei- parallelumsetzer gesperrt wird, bis eine dem Übertenden
Serienparallelumsetzer des Empfängers, gang von Stop- auf Startpolantät zugeordnete Steuerwobei
die von einem Taktgenerator erzeugten flanke empfangen wird.Claim: converter a bistable multivibrator with preparation input is switched on so that the electronic connection
Circuit arrangement within training reduction associated change in the potential of one
Teletypewriter for those with a 5 ratios on the input line of the serial electromechanical
Printing unit cooperating parallel converter is blocked until one of the transferring party
Serial parallel converter of the receiver, transition from stop to start pole assigned control whereby
the edge generated by a clock generator is received.
Taktsignale mit einem ganzen Mehrfachen der Ein Ausführungsbeispiel des Ernndungsgegen-Clock signals with a whole multiple of the
Frequenz des Schrittaktes sowohl die Abtastung io Standes ist im folgenden beschrieben und in der
des Anlaufschrittes als auch die Umlauf zeit des Zeichnung dargestellt. Dabei zeigt
als Schieberegister ausgebildeten Empfängers F i g. 1 ein prinzipielles Schaltbild eines Empfangssteuern und die Information jeweils von der Umsetzers für Fünfercodezeichen mit Anlauf- und
Mitte des letzten charakteristischen Schrittes Sperrschritt in einer Fernschreibmaschine mit Zuan
mittels einer Sperrschaltung für eine vor- 15 satzschaltmitteln zum Verhindern des Abdrucks von
bestimmte 21eit speichern, sowie mit einem die Fehlzeichen der erwähnten Herkunft,
empfangenen Fernschreibschritte in logische Fig. 2 ein Zeitdiagramm zu Fig. 1.Frequency of the step clock and the sampling io state is described below and in the
of the start-up step as well as the cycle time of the drawing. It shows
designed as a shift register receiver F i g. 1 a basic circuit diagram of a reception control and the information from the converter for five code characters with start-up and
In the middle of the last characteristic step, locking step in a teletypewriter with Zuan
by means of a blocking circuit for an auxiliary switch to prevent the imprint of
save certain time, as well as the missing characters of the origin mentioned,
received teletype steps in logical FIG. 2 shows a timing diagram for FIG. 1.
Signale umwandelnden Empfangsschalter, da- Die in Serie ankommenden Fernschreibzeichen ge-Reception switch converting signals so that the telex characters arriving in series are
durch gekennzeichnet, daß zwischen langen in der Fernschreibmaschine über eine ein
Empfangsschalter (ES) und dem ein Schiebe- ao Telegrafenrelais nachbildende elektronische Empregister
bildenden Serienparallelumsetzer eine fangsschaltung E als sogenannte logische Signale.
bistabile Kippstufe(K 12) mit Vorbereitungsein- d.h. Trennschritt = 1, Zeichenschritt = 0, in das
gang so eingeschaltet ist, daß bei dem Verbin- durch Kippstufen XS, X4, X3, X2, Xl, KAn und
dungsabbau zugeordneter Änderung der Poten- KSp gebildete Schieberegister, wobei die Kipp?ti;fen
tialverhältniiise auf der Emgangsleitung der 25 Xl bis K 5 den fünf charakteristischen Schritter, des
SerienparalMumsetzer gesperrt wird, bis eine Fernschreibzeichens die Kippstufe KAn dem Anlaufdem
Übergang von Stop- auf Startpolarität züge- schritt und die Kippstufe KSp dem Sperrschritt zuordnete
Steuierflanke empfangen wird. geordnet sind. Eine Zusatzschaltung, bestehend auscharacterized in that between long in the teletypewriter via a receiving switch (ES) and the electronic receiving register simulating a sliding ao telegraph relay forming a capture circuit E as so-called logic signals. bistable flip-flop (K 12) with preparatory input, i.e. separation step = 1, character step = 0, in which the gear is switched on in such a way that during the connection through flip-flops XS, X4, X3, X2, Xl, KAn and application reduction, associated change in the potential KSp formed shift registers, whereby the tilting tial relationships on the input line of the 25 Xl to K 5 the five characteristic steps of the serial parallel converter is blocked until a teletype character pulls the flip-flop at the start of the transition from stop to start polarity and the step Flip- flop KSp the locking step assigned control edge is received. are ordered. An additional circuit consisting of
zwei Kippstufen X11 und X12 und zwei NAND-30
Verknüpfungsgliedern Gl und G 2 ist gemäß Fi g. 1two flip-flops X11 and X12 and two NAND-30
Linking elements Gl and G 2 is according to Fi g. 1
zwischen dem Eingangsschalter £5 und dem alsbetween the entrance switch £ 5 and the als
Schieberegister gestalteten elektronischen Serienparallelumsetzer mit den erstgenannten Kippstufe!!
eingeschaltet. Dadurch wird der Empfänger beiShift register designed electronic serial parallel converter with the first mentioned flip-flop !!
switched on. This will put the recipient at
Bei Fernschreibbetrieb im Telexnetz wird dem 35 Dauerzeichenstrom so lange gesperrt, bis eine neue
empfangenden Teilnehmer die Auslösung der Ver- Flanke von Stop- nach Start-Polarität empfangen
bindung durch Dauerstartpolarität signalisiert. Die wird. Bei aufgebauter Verbindung liegt in Schreibdaraufhin
auslaufende Maschine druckt nach er- pausen Stoppolarität (= log 1) am Empfänger-Einkanntem
Schlußzeichen durch Undefiniertes Anlegen gang E an. Eine bistabile Kippstufe XIl mit Voreines
Haltekreises ein Fehlzeichen ab. Dieses Fehl- 40 bereitungseingang sorgt für eine phasenrichtige Überzeichen
wird in vielen Fällen als störend empfunden. nähme der Polaritätsverhältnisse zum Zeitpunkt des
Solche Fehlzeichen entstehen dadurch, daß die Generatortakts Ό (24 kHz), ist jedoch für die Logik
Auslösung des mechanischen Druckers nach Beendi- ohne Bedeutung. Mit log 0 am Ausgang E' liegt am
gung des Empi'angsvorgangs selbsttätig erfolgt. Bei Eingang E* des Schieberegisters ebenfalls log 1, also
einer durchlauf enden Maschine mit mechanischem 45 das gleiche Signal wie am Eingang E. Die Sperrung
Empfangsumsetzer läßt sich der Abdruck dieser der Information an einem NAND-Verknüpfungsglied
Fehlzeichen nur sehr schwer bzw. unvollkommen G2 übernimmt eine weitere solche Kippstufe dann,
verhindern. Mail hat bisher solche Fehlabdracke des- wenn das Kriterium 5 im Sperrschritt kurzzeitig von
halb in der Regel in Kauf genommen. log 0 auf log 1 geht und der Eingang E auf log 0 liegt.In telex operation in the telex network, the continuous stream of signals is blocked until a new receiving subscriber signals the triggering of the binding edge from stop to start polarity received by continuous start polarity. Which will. When the connection is established, the machine, which then runs out, prints after a pause in stop polarity (= log 1) at the end signal recognized by the receiver through undefined application of output E. A bistable flip-flop XIl with a hold circle in front of an error signal. This incorrect preparation input ensures a correct phase over-character and is perceived as annoying in many cases. would take the polarity relationships at the time of Such false characters arise from the fact that the generator clock Ό (24 kHz), is however for the logic of the triggering of the mechanical printer after termination - irrelevant. With log 0 at output E ', the reception process has occurred automatically. At input E * of the shift register also log 1, i.e. a continuous machine with mechanical 45 the same signal as at input E. The blocking of the receiving converter allows this information to be printed on a NAND logic element missing characters only with great difficulty or incompletely G2 then prevent another such flip-flop. Up to now, mail has so far accepted such incorrect markings when criterion 5 in the blocking step has generally been accepted for a short time of half. log 0 goes to log 1 and input E is log 0.