DE19959402B4

DE19959402B4 - driver circuit

Info

Publication number: DE19959402B4
Application number: DE1999159402
Authority: DE
Inventors: Thomas BÖGL
Original assignee: Rohde and Schwarz GmbH and Co KG
Current assignee: Rohde and Schwarz GmbH and Co KG
Priority date: 1999-12-09
Filing date: 1999-12-09
Publication date: 2006-07-06
Anticipated expiration: 2019-12-10
Also published as: DE19959402A1

Abstract

Treiberschaltung zum Betreiben einer niederohmigen Last (Z) mit
zwei elektronischen Schaltern (T1, T2), die über eine Steuerschaltung (S) so gesteuert sind, dass wahlweise entweder über den einen geschlossenen Schalter (T1) ein erster Logikzustandspegel (0V) oder über den anderen geschlossenen Schalter (T2) ein vom ersten Logikzustandspegel unterschiedlicher zweiter Logikzustandspegel (5V) der Last (Z) zugeführt wird,
und einem Schwellwertkomparator (K), der mit der Last (Z) verbunden ist und in welchem der Ist-Logikzustandspegel an der Last (Z) mit dem Soll-Logikzustandspegel verglichen wird und durch den über die Steuerschaltung (S) von den beiden Schaltern (T1, T2) der jeweils geschlossene Schalter (T1 oder T2) automatisch geöffnet wird, wenn die miteinander verglichenen Logikzustandspegel innerhalb einer vorgegebenen Schwelle nicht übereinstimmen.Driver circuit for operating a low-impedance load (Z) with
two electronic switches (T1, T2) which are controlled via a control circuit (S) so that either one of the one closed switch (T1), a first logic state level (0V) or the other closed switch (T2) from the first logic state level different second logic state level (5V) is supplied to the load (Z),
and a threshold comparator (K) connected to the load (Z) and in which the actual logic state level at the load (Z) is compared with the desired logic state level and through the control circuit (S) from the two switches ( T1, T2), the respective closed switch (T1 or T2) is automatically opened when the compared logic state levels within a predetermined threshold do not match.

Description

Die Erfindung betrifft eine Treiberschaltung zum Betreiben einer niederohmigen Last.The The invention relates to a driver circuit for operating a low-resistance Load.

Treiberschaltungen über welche im Normalbetrieb niederohmige Lasten betrieben werden, sind bekannt. Sie sind im Falle eines Kurzschlusses gefährdet, da die in diesem Fall hohen Ströme leicht zu einer Zerstörung der meist als Transistoren ausgebildeten Schalter führen können. Ein Schutz der Treiberschaltung durch Serienwiderstände zur Begrenzung des Maximalstromes besitzt den Nachteil, daß der für den Normalfall nötige Widerstandswert solcher Serienwiderstände sehr hohe Verlustleistungen aufweist, die nach kurzer Zeit zu einer thermischen Überlastung führen können.Driver circuits via which In normal operation low-impedance loads are operated, are known. They are at risk in the event of a short circuit, as in this case high currents easy to destroy the switch usually designed as transistors can lead. One Protection of the driver circuit by series resistors to limit the maximum current has the disadvantage that the for the Normally necessary Resistance value of such series resistors has very high power losses, which can lead to a thermal overload after a short time.

Aus der EP 0 083 504 A1 ist eine Treiberschaltung mit zwei elektronischen Schaltern bekannt, über die zwei unterschiedliche Logikzustandspegel einer Last zugeführt werden. Es ist ein Schwellwertkomparator vorhanden, welcher bei dem spannungsseitigen der beiden Schalter einen Ist-Logikzustandspegel mit einem Referenzpegel vergleicht, wobei im Falle eines sich aus dem Vergleich ergebenden Fehlers der spannungsseitige Transistor zum Schutz geöffnet wird. Ein Schutz des masseseitigen Transistors ist dort nicht vorgesehen.From the EP 0 083 504 A1 For example, a driver circuit with two electronic switches is known via which two different logic state levels are applied to a load. There is a threshold comparator which compares an actual logic state level with a reference level at the voltage side of the two switches, and in case of a failure resulting from the comparison, the voltage side transistor is opened for protection. A protection of the ground-side transistor is not provided there.

Aus der DE 39 37 447 A1 ist eine Schutzeinrichtung mit zwei elektronischen Schaltern bekannt, über die zwei unterschiedliche Spannungspegel einer Last zugeführt werden. Es ist ein Vergleicher vorhanden, welcher einen Ist-Spannungspegel mit einem Soll-Spannungspegel auf Übereinstimmung überprüft, und bei einer festgestellten Abweichung ein Fehlersignal ausgibt. Dort ist auch eine Abschaltung der Leistungsschalter im Überstromzustand vorgesehen. Diese erfolgt jedoch nicht aufgrund des Fehlersignals, sondern gemäß Spalte 1, Zeilen 26–31, innerhalb von Ansteuerungen, welche über Überwachungsfunktionen verfügen, die auf einer UCE- bzw. UDS-Messung beruhen.From the DE 39 37 447 A1 For example, a protective device with two electronic switches is known, via which two different voltage levels are fed to a load. There is a comparator which checks for coincidence an actual voltage level with a target voltage level, and outputs an error signal upon a detected deviation. There is also provided a shutdown of the circuit breaker in the overcurrent condition. However, this is not due to the error signal, but according to column 1, lines 26-31, within controls, which have monitoring functions based on a UCE or UDS measurement.

Es ist Aufgabe der Erfindung, eine Treiberschaltung aufzuzeigen, die mit geringster Verlustleistung gegen Kurzschlüsse geschützt ist, aber dennoch hohe Ausgangsströme liefern kann.It Object of the invention to show a driver circuit, the is protected against short circuits with the lowest power loss, but nevertheless high output currents can deliver.

Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.These The object is solved by the features of claim 1. advantageous Further developments emerge from the subclaims.

Bei der erfindungsgemäßen Treiberschaltung wird gewährleistet, daß sofort nach Feststellung eines Kurzschlusses der entsprechende Schalterzweig wieder abgeschaltet wird. Damit werden große Kurzschlußströme mit Sicherheit vermieden und die Schaltung kann trotzdem in sehr gedrungener Weise aufgebaut werden, da die im Kurzschlußfall auftretende Verlustleistung extrem gering gehalten wird.at the driver circuit according to the invention is guaranteed that immediately after detection of a short circuit of the corresponding switch branch is switched off again. This will be great short-circuit currents with security avoided and the circuit can still in a very stocky way be constructed, since the power loss occurring in the event of a short circuit is kept extremely low.

Die Erfindung wird im Folgenden anhand einer schematischen Zeichnung an einem Ausführungsbeispiel näher erläutert.The Invention will be described below with reference to a schematic drawing on an embodiment explained in more detail.

Die Figur zeigt das Prinzipschaltbild einer erfindungsgemäßen Treiberschaltung, die nach dem HCMOS-Standard arbeitet und zwischen den beiden Logikzustandspegeln 5 V und 0 V umschaltbar ist. Die beiden Pegel von 5 V und 0 V werden über eine Steuerschaltung S und zwei voneinander unabhängige Schalter T1 und T2 dem Steueranschluß P der niederohmigen Last Z zugeführt. Wenn über die Steuerschaltung S der im allgemeinen als Transistor ausgebildete elektronische Schalter T1 geschlossen ist, wird aus einer Spannungsquelle der Pegel von 5 V dem Anschluß P zugeführt, wenn der Schalter T1 offen ist und dafür der Transistorschalter T2 geschlossen ist, wird der 0-V-Pegel dem Anschluß P zugeführt. Sind beide Schalter T1 und T2 abgeschaltet, dann ist der Anschluß P hochohmig. Über den Schwellwertkomparater K kann der Logikzustand am Anschluß P rückgelesen werden.The FIG. 1 shows the block diagram of a driver circuit according to the invention, FIG. which works according to the HCMOS standard and between the two logic state levels 5 V and 0 V is switchable. The two levels of 5V and 0V are via a control circuit S and two independent Switches T1 and T2 the control terminal P of the low-impedance load Z supplied. If over the control circuit S of generally formed as a transistor electronic switch T1 is closed, is from a voltage source the level of 5 V to the terminal P supplied when the switch T1 is open and the transistor switch T2 is closed, the 0-V level is supplied to the terminal P. Both switches are T1 and T2 off, then the terminal P is high impedance. About the threshold comparator K, the logic state at port P can be read back.

Wenn der Anschluß P niederohmig betrieben ist, einer der Schalter T1 bzw. T2 also geschlossen ist, wird nach einer gewissen Wartezeit, die zum Einschwingen benötigt wird, der Ist-Zustand des Anschlusses mit dem gewünschten Soll-Ausgangszustand verglichen. Stimmen diese beiden Logikzustände nicht überein, dann wird der entsprechende Schalter T1 bzw. T2 über die Steuerschaltung S wieder abgeschaltet. Anschließend wird der jeweilige Schalter T1 bzw. T2 über die Steuerschaltung S in regelmäßigen kurzen Zeitabständen wieder aktiviert und der festgestellte Rücklesezustand im Komparator K erneut ausgewertet. Wenn die Unregelmäßigkeit noch immer vorliegt, wird wieder für eine bestimmte Wartezeit ausgeschaltet usw. Liegt keine Unregelmäßigkeit mehr vor, dann kann der entsprechende Schalter T1 bzw. T2 geschlossen bleiben und die Treiberschaltung normal arbeiten, d.h. der niederohmigen Last Z den gewünschten Logikzustandspegel 5 V bzw. 0 V zuführen.If the connection P operated low impedance, one of the switches T1 and T2 is thus closed, is after a certain waiting time, which is needed to settle, the actual state the connection with the desired Target output state compared. If these two logic states do not match, then the corresponding switch T1 or T2 via the control circuit S again off. Subsequently is the respective switch T1 or T2 via the control circuit S in regular short intervals re-activated and the detected readback state in the comparator K reevaluated. If the irregularity is still present, will be back for a certain waiting period is switched off, etc. There is no irregularity more, then the corresponding switch T1 or T2 can be closed remain and the driver circuit operate normally, i. the low impedance Last Z the desired Apply logic state level 5V or 0V.

Eine Unregelmäßigkeit liegt immer dann vor, wenn der jeweils gegensätzliche Zustand über den Komparator K zurückgelesen wird. Wird also ein 5-V-Logikzustandspegel über den Schalter T1 ausgegeben und gleichzeitig über den Komparator K ein niedrigerer Logikzustandpegel am Anschluß P zurückgelesen, dann wird der Schalter T1 wieder abgeschaltet. Ebenso wird abgeschaltet, wenn bei der Ausgabe eines niedrigen Pegels ein entsprechend hoher Pegel rückgelesen wird. Wird während der Ausgabe eines 5-V-Logikzustandpegels der Anschluß P extern noch weiter in's Positive gezogen, beispielsweise auf 28 V, dann wird durch die zusätzliche in Serie geschaltete Diode D1 zwischen dem Schalter T1 und dem Anschluß P der Treiber geschützt. Wird umgekehrt während der Ausgabe eines 0-V-Logikzustandpegels der Anschluß P in's Negative gezogen, dann wird der Schalter T2 durch die Seriendiode D2 geschützt, während der abgeschaltete Schalter T1 automatisch geschützt ist.An irregularity is always present when the opposing state is read back via the comparator K. Thus, when a 5V logic state level is output through the switch T1 and, at the same time, through the comparator K, a lower logic state level at the terminal P is given read back, then the switch T1 is switched off again. Similarly, it is switched off when a correspondingly high level is read back when outputting a low level. If, during the output of a 5V logic state level, terminal P is externally pulled further positive, for example, to 28V, then the additional series-connected diode D1 between switch T1 and terminal P protects the driver. Conversely, when the terminal P is pulled negative during the output of a 0V logic state level, the switch T2 is protected by the series diode D2 while the off switch T1 is automatically protected.

Die erwähnte Wartezeit, während welcher der Schalter T1 bzw. T2 zum Einschwingen geschlossen bleibt, und auch die regelmäßige Wiederholzeit zur wiederholten Aktivierung der Schalter erfolgt durch einen entsprechenden Zeitgeber in der Steuerschaltung S. Da durch das Verhältnis zwischen Wartezeit zum Einschwingen und Wartezeit im Fehlerfall zwischen zwei neuen Einschaltversuchen bestimmt werden kann, welche mittlere thermische Verlustleistung in den Widerständen der Schaltung auftritt, ist diese Schaltung sehr gut geeignet, in integrierte Schaltkreise implementiert zu werden. Durch geeignete Wahl der Wartezeiten kann die tatsächliche Verlustleistung auf einen absolut unkritischen Wert herabgesetzt werden. Ein Wert von etwa einem Promille der statisch zulässigen Verlustleistung ist problemlos erreichbar.The mentioned Wait while Which of the switches T1 and T2 remains closed to settle, and also the regular repeat time for repeated activation of the switch is done by a corresponding Timer in the control circuit S. Since the ratio between Waiting time for settling and waiting time in case of error between two new switch-on attempts can be determined which mean thermal power dissipation occurs in the resistors of the circuit, This circuit is very well suited to integrated circuits to be implemented. By a suitable choice of waiting times can the actual Power loss reduced to an absolutely uncritical value become. A value of about one part per thousand of the statically permissible power loss is easily accessible.

In dem gezeigten Ausführungsbeispiel ist der Treiber schematisch mit elektronischen Schaltern T1 und T2 dargestellt, diese sind in der Praxis meist als empfindliche Transistorschalter ausgeführt.In the embodiment shown the driver is schematic with electronic switches T1 and T2 shown, these are usually in practice as sensitive Transistor switch executed.

Die Erfindung ist für alle üblichen Treiberschaltungen geeignet, beispielsweise auch für solche, die nach der bekannten RS232-Norm mit plus oder minus 12 V Logikpegel arbeiten. Auch solche mit drei oder mehr unterschiedlichen Logikzustandspegeln arbeitende Treiberschaltungen können gemäß der Erfindung auf einfache Weise gegen Überlastung geschützt werden, im letzteren Falle ist es nur erforderlich, im Schwellwertkomparator entsprechend mehrere Schwellwertpegel einzustellen, bei deren Überschreitung beim Sollwert-Istwert-Vergleich automatisch die Abschaltung erfolgt.The Invention is for all usual Driver circuits suitable, for example, for such the according to the well-known RS232 standard work with plus or minus 12V logic level. Even those with three or more different logic state levels operating driver circuits can according to the invention in a simple way against overload protected In the latter case, it is only necessary in the threshold comparator to set several threshold levels, if they are exceeded the setpoint-actual value comparison automatically switches off.

Claims

Driver circuit for operating a low-impedance Load (Z) with two electronic switches (T1, T2), which have a control circuit (S) are controlled so that either either one closed Switch (T1) a first logic state level (0V) or over the other closed switch (T2) on from the first logic state level different second logic state level (5V) is supplied to the load (Z), and a threshold comparator (K) connected to the load (Z) is and in which the actual logic state level at the load (Z) with the desired logic state level is compared and by the via the control circuit (S) of the two switches (T1, T2) of the respective closed switch (T1 or T2) opens automatically when the compared logic state levels within do not match a given threshold.

Driver circuit according to Claim 1, characterized that about one in the control circuit (S) provided timer, the associated switch (T1, T2) switched off only after a predetermined transient waiting time becomes.

Driver circuit according to claim 1 or 2, characterized characterized in that via a in the control circuit (S) provided timer after a shutdown the switch (T1, T2) is periodically reactivated until the match the logic state levels.

Driver circuit according to one of the preceding claims, characterized characterized in that they implemented in an integrated circuit.