DE19851055A1

DE19851055A1 - Monolithically integrated sensor, especially a pressure sensor, is produced by semiconductor substrate bonding to a support such that electrical structures are aligned with a support opening

Info

Publication number: DE19851055A1
Application number: DE1998151055
Authority: DE
Inventors: Reinhold Buchner; Markus Meyer
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 1998-11-05
Filing date: 1998-11-05
Publication date: 2000-05-18
Anticipated expiration: 2018-11-06
Also published as: DE19851055C2

Abstract

Monolithically integrated sensor production involves bonding a thinned semiconductor substrate (2) to a support (18) so that substrate electrical structures (4) are aligned with a support opening (20). A monolithically integrated sensor is produced by: (a) producing sensor signal reception electrical structures (4) in and/or on the front face of a semiconductor substrate (2); (b) bonding the semiconductor substrate front face to an auxiliary substrate; (c) thinning the semiconductor substrate (2) at its back face; (d) bonding the semiconductor substrate back face to a support substrate (18) such that the electrical structures (4) are aligned with an opening (20) in the support substrate (18); and (e) removing the auxiliary substrate.

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von monolithisch integrierten Sensoren und ins besondere solchen monolithisch integrierten Sensoren, die sowohl mikromechanische als elektronische Komponenten auf weisen.The present invention relates to a method for Manufacture of monolithically integrated sensors and ins special such monolithically integrated sensors that both micromechanical and electronic components point.

Derzeit werden Sensorsysteme, die mikromechanische Komponen ten enthalten, üblicherweise durch ein zweiphasiges Verfah ren hergestellt. In einer Phase werden die elektronischen Elemente, beispielsweise piezoresistive Meßwandler, Leiter bahnen und Auswerteschaltungen, mittels CMOS-Fertigungspro zessen hergestellt. In der anderen Phase werden die Wirk geometrien für den Sensor auf dem gleichen Substrat mittels eines Strukturierungsverfahrens, beispielsweise eines naß chemischen KOH-Ätzens (KOH = Kaliumhydroxyd) hergestellt.Currently sensor systems, the micromechanical components ten contained, usually by a two-phase process ren manufactured. In one phase, the electronic Elements, for example piezoresistive transducers, conductors paths and evaluation circuits, using CMOS manufacturing pro manufactured. In the other phase, the effects geometries for the sensor on the same substrate by means of a structuring process, for example wet chemical KOH etching (KOH = potassium hydroxide).

Dieses herkömmliche Verfahren weist jedoch für den Sensor hersteller erhebliche Nachteile auf. Ein Nachteil besteht darin, daß das Standardstrukturierungsverfahren für die mi kromechanischen Komponenten des Sensors ein naßchemischer Ätzprozeß, beispielsweise mittels einer KOH-Lösung, ist. So mit führt dieser Ätzvorgang zu einer Kontamination des Sub stratmaterials, wodurch nachfolgende Halbleiterprozesse ein geschränkt, erschwert oder sogar unmöglich gemacht werden. Somit sind komplexe Reinigungsverfahren erforderlich, wenn nachfolgend elektronische Elemente erzeugt werden sollen. Alternativ kann die Strukturierung der mikromechanischen Komponenten am Ende des Fertigungsprozesses durchgeführt werden. Bei der zweiten Alternative sind jedoch aufwendige Vorkehrungen zum Schutz der bereits in dem Substrat gebilde ten Elektronik erforderlich. Darüberhinaus senkt ein derart kritischer Schritt am Ende des Herstellungsprozesses die Ausbeute, wodurch sich die Kosten für die Sensoren deutlich erhöhen.However, this conventional method points to the sensor manufacturer significant disadvantages. There is a disadvantage in that the standard structuring procedure for the mi Cromechanical components of the sensor are wet chemical Etching process, for example using a KOH solution. Like this with this etching process leads to contamination of the sub stratmaterials, whereby subsequent semiconductor processes be restricted, made difficult or even impossible. Thus, complex cleaning procedures are required if subsequently electronic elements are to be generated. Alternatively, the structuring of the micromechanical Components carried out at the end of the manufacturing process become. The second alternative, however, is complex Precautions to protect those already formed in the substrate electronics required. Furthermore, one lowers such critical step at the end of the manufacturing process Yield, which significantly increases the cost of the sensors increase.

Es ist bei der Fertigung von monolithisch integrierten Sen soren, die sowohl elektronische Elemente als auch mikrome chanische Komponenten aufweisen, unumgänglich, getrennte Prozesse zur Herstellung der Wirkgeometrien des Sensors und der elektronischen Schaltung einzusetzen, da die bekannten CMOS-Fertigungsverfahren allein nicht ausreichen, um die mi kromechanischen Komponenten eines Sensors zu realisieren. Durch diese getrennten Prozesse zur Fertigung der Wirkgeo metrien des Sensors ist der Sensorhersteller gezwungen, bei der Strukturierung der mikromechanischen Komponenten der Sensoren sowohl spezielle Verfahrensschritte als auch eine spezielle zusätzliche Ausrüstung zum Durchführen dieser Ver fahrensschritte vorzusehen. Auch hieraus resultieren erhöhte Fertigungskosten.It is in the manufacture of monolithically integrated sen sensors that include both electronic elements and microme Chan components have, inevitably, separate Processes for producing the active geometries of the sensor and to use the electronic circuit, since the known CMOS manufacturing processes alone are not sufficient to meet the mi to implement cromechanical components of a sensor. Through these separate processes for manufacturing the Wirkgeo The sensor manufacturer is forced to measure the sensor the structuring of the micromechanical components of the Sensors both special process steps and one special additional equipment for performing this ver plan steps. This also results in increased Manufacturing costs.

Ein zusätzlicher Nachteil des oben genannten bekannten Ver fahrens besteht darin, daß durch die ätztechnische Struktu rierung der mikromechanischen Komponenten von der Rückseite her Radien bzw. an die Kristallorientierung gebundene Schrä gen erzeugt werden, die einen hohen, funktional unwirksamen Flächenverbrauch hervorrufen, der letztendlich ebenfalls ei ne Kostensteigerung zur Folge hat.An additional disadvantage of the above known Ver driving is that by the etching structure the micromechanical components from the rear radii or bevel bound to the crystal orientation gene are generated that have a high, functionally ineffective Cause land use, which ultimately also ei ne cost increase.

Alternativ zu der oben beschriebenen ätztechnischen Struktu rierung von der Rückseite her existiert auch eine Struktu rierung von der Vorderseite. Diese Strukturierung wird übli cherweise als Surface Micromachining bezeichnet. Dieses Ver fahren weist insbesondere Nachteile dahingehend auf, daß aufwendige Sonderprozesse erforderlich sind. Ferner können mittels der Verfahren zur Strukturierung der Vorderseite lediglich Sensorstrukturen mit einer stark eingeschränkten Dicke realisiert werden, da die Sensorstrukturen erst durch Schichtabscheidungen hergestellt werden können. Ferner ist lediglich die Abscheidung von polykristallinem Material, wie z. B. Polysilizium, möglich, wobei keine aus einem monokri stallinen Material bestehenden Schichten erzeugt werden kön nen. Jedoch wird in Schichten aus polykristallinem Material die Integration von Halbleiterbauelementen aufgrund von Korngrenzen und damit verbundenen hohen Leckströmen und ge ringen Ladungsträgerbeweglichkeiten nachteilig beeinflußt.As an alternative to the etching structure described above There is also a structure from the back from the front. This structuring becomes common usually referred to as surface micromachining. This ver driving has particular disadvantages in that complex special processes are required. Can also by means of the procedures for structuring the front only sensor structures with a severely restricted Thickness can be realized because the sensor structures only through Layer deposits can be produced. Further is only the deposition of polycrystalline material, such as e.g. B. polysilicon, possible, none of a monocrite stallinen material existing layers can be generated nen. However, layers of polycrystalline material the integration of semiconductor devices due to Grain boundaries and the associated high leakage currents and ge wrestle carrier mobility adversely affected.

In der DE 37 43 080 A1 ist ein Verfahren zur Sensorherstellung beschrieben, mit dem diese Problempunkte umgangen werden sollen. Bei dem bekannten Verfahren werden in einem ersten Substrat Ausnehmungen in einer Hauptoberfläche hergestellt, während auf einem zweiten Substrat die die spätere Membran bildenden Schichten abgeschieden werden. Anschließend werden die beiden Substrate miteinander verbunden, woraufhin das zweite Substrat oberhalb der Membran gedünnt oder teilweise entfernt wird. Im Anschluß wird eine piezoresistive Schicht derart gebildet, daß sie mit der Membran in Berührung steht oder wenigstens teilweise oberhalb der Ausnehmung angeordnet ist. Der Widerstand dieser Schicht liefert dann ein Maß für den an der Membran anliegenden Druck.DE 37 43 080 A1 describes a method for producing sensors with which these problem points are avoided should. In the known method, in a first Substrate recesses made in a main surface, while on a second substrate the later membrane forming layers are deposited. Then be the two substrates bonded together, whereupon the second substrate thinned or partially above the membrane Will get removed. This is followed by a piezoresistive layer formed such that it is in contact with the membrane or at least partially arranged above the recess is. The resistance of this layer then provides a measure of the pressure on the membrane.

Ein wesentlicher Nachteil des in der DE 37 43 080 A1 beschrie benen Verfahrens liegt jedoch darin, daß nach dem Verbinden der Substrate noch umfangreiche Prozeßschritte zur Herstel lung der Meßwiderstände, von Isolations- und Passivierungs- Schichten und der elektronischen Verdrahtung durchgeführt werden müssen. Diese Fertigungsschritte stellen eine zusätz liche Belastung für die in diesem Stadium bereits ausgebil dete Membran dar und können sich nachteilig auf die Eigen schaften und die Qualität der Membran auswirken. Dadurch ist wiederum mit einer verringerten Ausbeute zu rechnen.A major disadvantage of that described in DE 37 43 080 A1 benen method, however, is that after connecting the substrates still extensive process steps to manufacture measurement resistances, insulation and passivation Layers and electronic wiring done Need to become. These manufacturing steps represent an additional burden for those already trained at this stage dete membrane and can adversely affect their own and affect the quality of the membrane. This is again to expect a reduced yield.

Die oben genannte DE 37 43 080 A1 beschreibt ausschließlich die Realisierung eines Sensorelements, wobei jedoch die Mög lichkeit der Integration von Halbleiterbauelementen ange sprochen ist. Jedoch enthält die angesprochene Möglichkeit der Integration von Halbleiterbauelementen keinen Realitäts bezug, da ein Sensor in der angedeuteten Weise nicht oder nur mit extrem geringen Ausbeuten zu fertigen wäre. Wie in dieser Druckschrift beschrieben ist, erfolgt die Herstellung der Membran nämlich nach der Fertigung der MOS-Bauelemente. Dies hat jedoch zur Folge, daß aufgrund der unvermeidbaren Oberflächentopographie ein Aufbringen der Membran durch den Verbindungsprozeß nur mehr unzuverlässig und mit sehr gerin gen Ausbeuten möglich ist. Weiterhin erfordert der Verbin dungsprozeß eine längere Temperaturbehandlung bei etwa 1000°C, um eine zuverlässige und stabile Verbindung zu er reichen. Da die elektrischen Bauelemente zu diesem Zeitpunkt aber bereits fertiggestellt sind, werden auch sie dieser Temperung ausgesetzt, womit sich das Temperaturbudget er höht. Dies hat zur Folge, daß sich entweder die elektrischen Eigenschaften der Bauelemente infolge von Diffusionsprozes sen verschlechtern, oder daß ein Eingriff in den Herstel lungsprozeß der Bauelemente erforderlich ist. Somit ist die in der DE 37 43 080 A1 beschriebene Vorgehensweise letztend lich für eine wirtschaftliche Fertigung nicht geeignet.The above-mentioned DE 37 43 080 A1 describes exclusively the realization of a sensor element, however, the poss Possibility of integrating semiconductor devices is speaking. However, the possibility mentioned contains the integration of semiconductor devices is not a reality relation, since a sensor in the indicated way is not or could only be produced with extremely low yields. As in this document is described, the production takes place the membrane namely after the production of the MOS components. However, this has the consequence that due to the inevitable Surface topography an application of the membrane through the Connection process only unreliable and with very little yields is possible. Furthermore, the verb requires a longer temperature treatment at about 1000 ° C to establish a reliable and stable connection pass. Because the electrical components at this time but they are already finished Tempering exposed, with which the temperature budget increases. As a result, either the electrical Properties of the components as a result of diffusion processes sen deteriorate, or that an interference in the manufacture development process of the components is required. So that is The procedure described in DE 37 43 080 A1 ultimately Lich not suitable for economical production.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung eines monolithisch integrierten Sensors zu schaffen, das die Verwendung industrieller Stan dardausrüstung und eine wirtschaftliche Fertigung der Senso ren mit einer hohen Ausbeute ermöglicht.The object of the present invention is a Process for making a monolithically integrated To create sensors that use industrial Stan standard equipment and economical production of the Senso ren with a high yield.

Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 ge löst.This object is achieved by a method according to claim 1 solves.

Die vorliegende Erfindung schafft ein Verfahren zur Herstel lung eines monolithisch integrierten Sensors mit folgenden Schritten:The present invention provides a method of manufacture a monolithically integrated sensor with the following Steps:

Erzeugen der zur Aufnahme eines Sensorsignals erforderlichen elektrischen Strukturen in und/oder auf einer ersten Haupt oberfläche eines Halbleitersubstrats;
Verbinden der ersten Hauptoberfläche des Halbleitersubstrats mit einer Hauptoberfläche eines Hilfssubstrats;
Dünnen des Halbleitersubstrats von einer der ersten Haupt oberfläche gegenüberliegenden zweiten Hauptoberfläche her;
Verbinden der gedünnten Hauptoberfläche des Halbleitersub strats mit einer ersten Hauptoberfläche eines Trägersub strats, derart, daß die elektrischen Strukturen mit einer in dem Trägersubstrat gebildeten Ausnehmung ausgerichtet sind; und
Entfernen des Hilfssubstrats von der ersten Hauptoberfläche des Halbleitersubstrats.Generating the electrical structures required for receiving a sensor signal in and / or on a first main surface of a semiconductor substrate;
Connecting the first main surface of the semiconductor substrate to a main surface of an auxiliary substrate;
Thinning the semiconductor substrate from a second main surface opposite the first main surface;
Connecting the thinned main surface of the semiconductor substrate to a first main surface of a carrier substrate, such that the electrical structures are aligned with a recess formed in the carrier substrate; and
Removing the auxiliary substrate from the first main surface of the semiconductor substrate.

Bei bevorzugten Ausführungsbeispielen werden das Halbleiter substrat und das Hilfssubstrat sowie das Halbleitersubstrat und das Trägersubstrat jeweils mittels einer Haftschicht verbunden. Die Haftschicht kann beispielsweise aus Polyimid oder Photolack bestehen. Vorzugsweise ist auf der gedünnten Oberfläche des Halbleitersubstrats und auf der zu verbin denden Oberfläche des Trägersubstrats jeweils eine Schicht aus Oxid und/oder Nitrid angeordnet, wobei diese Schichten dann mittels der Haftschicht verbunden werden.In preferred embodiments, the semiconductor substrate and the auxiliary substrate and the semiconductor substrate and the carrier substrate in each case by means of an adhesive layer connected. The adhesive layer can be made of polyimide, for example or photoresist. It is preferably thinned Surface of the semiconductor substrate and on which to connect the surface of the carrier substrate one layer each made of oxide and / or nitride, these layers then be connected by means of the adhesive layer.

Das erfindungsgemäße Verfahren eignet sich insbesondere zum Herstellen eines monolithisch integrierten Drucksensors, bei dem die über der in dem Trägersubstrat gebildeten Ausnehmung angeordneten Teile der beiden oben genannten Schichten aus Oxid und/oder Nitrid, der Haftschicht und des Halbleitersub strats die zur Druckmessung verwendete Membran bilden. Dabei wird im Schritt des Verbindens des Halbleitersubstrats mit dem Trägersubstrat gleichzeitig eine Justage der in dem Halbleitersubstrat gebildeten Meßwertaufnehmer mit der in dem Trägersubstrat gebildeten Ausnehmung durchgeführt, wobei hierzu vorzugsweise optische Justageverfahren Anwendung fin den.The method according to the invention is particularly suitable for Manufacture of a monolithically integrated pressure sensor, at which the over the recess formed in the carrier substrate arranged parts of the above two layers Oxide and / or nitride, the adhesive layer and the semiconductor sub strats form the membrane used for pressure measurement. Here is in the step of connecting the semiconductor substrate with the carrier substrate at the same time an adjustment in the Semiconductor substrate formed sensor with the in the recess formed in the carrier substrate, wherein for this purpose preferably optical adjustment method application fin the.

Um eine Beeinflussung der Meßergebnisse von einer Verformung der Haftschicht, die einen Teil der Membran bildet, zu redu zieren, kann die Haftschicht im Bereich der Membran eine re duzierte Dicke aufweisen, wobei die auf dem Trägersubstrat angeordnete Isolationsschicht aus Oxid und/oder Nitrid die sen Dickenunterschied kompensiert. Alternativ können in die ser Isolationsschicht von dem Trägersubstrat abgewandte Strukturen vorgesehen sein, die einen Einfluß einer Verfor mung der Haftschicht auf die Meßergebnisse reduzieren.To influence the measurement results from a deformation to reduce the adhesive layer that forms part of the membrane decorate, the adhesive layer in the area of the membrane a re have reduced thickness, which on the carrier substrate arranged insulation layer made of oxide and / or nitride compensated for this difference in thickness. Alternatively, in the water insulation layer facing away from the carrier substrate Structures can be provided that have an influence of a Verfor Reduce the adhesion layer to the measurement results.

Somit wird bei dem erfindungsgemäßen Verfahren zum Aufbau eines monolithisch integrierten Sensors ein Halbleitersub strat, das sowohl die mikromechanischen als auch die elek tronischen Komponenten enthält, sowie ein zweites Substrat, das als Trägersubstrat zum Erzielen einer hohen mechanischen Stabilität dient, verwendet. Die Herstellung dieser Substra te, d. h. des Halbleitersubstrats und des Trägersubstrats, kann dabei gleichzeitig oder nacheinander erfolgen. In dem Trägersubstrat werden Ausnehmungen erzeugt, über denen die Sensormembran angeordnet wird. In dem Halbleitersubstrat werden mittels bekannter industrieller Standardverfahren Meßwertaufnehmer und elektronische Schaltungseinheiten zur Signalverarbeitung, beispielsweise unter Verwendung von CMOS-Prozessen, gefertigt. Anschließend wird, wie oben be schrieben, ein Hilfssubstrat über eine Haftschicht mit dem Halbleitersubstrat verbunden, wobei hier eine Justage nicht erforderlich ist. Ausreichend ist eine grobe Ausrichtung der beiden Substrate. Im Anschluß wird das Halbleitersubstrat von der Rückseite her soweit gedünnt, bis die durch die ge forderte Membrandicke festgelegte Restdicke des Substrats erreicht ist. Nun wird auf das gedünnte Substrat eine Iso lationsschicht aufgebracht, woraufhin das gedünnte Substrat mittels einer Haftschicht mit dem Trägersubstrat, das die Ausnehmungen enthält, verbunden wird. Das Halbleitersubstrat und das Trägersubstrat werden dabei derart zusammengefügt, daß die Ausnehmung bzw. die Ausnehmungen bezüglich der Meß wertaufnehmer justiert sind. Abschließend wird das Hilfssub strat wieder entfernt.Thus, in the method according to the invention, construction a semiconductor sub of a monolithically integrated sensor strat that both the micromechanical and the elec contains tronic components, as well as a second substrate, that as a carrier substrate to achieve a high mechanical Stability is used. The manufacture of this substrate te, d. H. the semiconductor substrate and the carrier substrate, can be done simultaneously or in succession. By doing Carrier substrate recesses are created over which the Sensor membrane is arranged. In the semiconductor substrate are known using standard industrial processes Transducers and electronic circuit units for Signal processing, for example using CMOS processes. Then, as above, be wrote an auxiliary substrate over an adhesive layer with the Semiconductor substrate connected, with no adjustment here is required. A rough orientation of the two substrates. Then the semiconductor substrate thinned from the back until the ge required membrane thickness specified residual thickness of the substrate is reached. Now an iso is applied to the thinned substrate lation layer applied, whereupon the thinned substrate by means of an adhesive layer with the carrier substrate, which the Contains recesses, is connected. The semiconductor substrate and the carrier substrate are joined together in such a way that the recess or recesses with respect to the measuring value sensors are adjusted. Finally, the auxiliary sub strat removed again.

Das erfindungsgemäße Verfahren ermöglicht Sensorherstellern die Herstellung von Sensoren mit Standard-CMOS-Prozessen und Standard-Verbindungstechniken. Somit ist eine kostengünstige Fertigung von integrierten mikromechanischen Systemen mit tels eines Stapelverarbeitungsverfahrens gewährleistet. Überdies ist das Auftreten von Kontaminationsproblemen wäh rend der Herstellung des Sensors verhindert, wobei auch auf wendige Verfahren zum Schutz der elektronischen Elemente nicht erforderlich sind, da beide Prozesse, einmal das Bil den der elektronischen Komponenten und zum anderen die mi kromechanische Fertigung der Wirkstrukturen des Sensors, voneinander entkoppelt sind. Somit ermöglicht das erfin dungsgemäße Verfahren eine hohe Ausbeute.The method according to the invention enables sensor manufacturers the production of sensors with standard CMOS processes and Standard connection techniques. It is therefore an inexpensive one Manufacturing of integrated micromechanical systems with guaranteed by a batch processing method. Furthermore, the occurrence of contamination problems is suspect prevented the manufacture of the sensor, also on manoeuvrable procedures for the protection of electronic elements are not necessary, since both processes, once the bil that of the electronic components and on the other hand the mi cromechanical production of the active structures of the sensor, are decoupled from each other. This enables erfin Process according to the invention a high yield.

Weiterhin bringt die erfindungsgemäße Verwendung eines Trä gersubstrats auch kostenmäßig Vorteile, wenn die elektroni schen Komponenten relativ wenig Fläche beanspruchen und die Chipfläche überwiegend durch die üblicherweise vorhandenen Schrägen der Ausnehmungen bestimmt ist. Bei einer Fertigung nach dem bekannten Verfahren gilt der Flächenverlust auch für das teuere Bauelementsubstrat. Bei dem erfindungsgemäßen Verfahren wird dagegen eine Verbesserung erreicht, wenn der elektronische Teil des Bauteils chipweise aufgebracht wird. In diesem Fall tritt der Flächenverlust nur bei dem relativ preiswerten Trägersubstrat auf und betrifft nicht das teure Schaltungssubstrat. Ein solches chipweises Aufbringen ist fertigungstechnisch nicht besonders aufwendig, da keine elektrischen Verbindungen zwischen dem die elektronischen Bauteile enthaltenden Halbleitersubstrat und dem Trägersub strat hergestellt werden müssen.Furthermore, the inventive use of a Trä gersubstrats also cost advantages if the electronics components take up relatively little space and the Chip area mainly through the usually available Sloping the recesses is determined. At a manufacturing according to the known method, the loss of area also applies for the expensive component substrate. In the inventive On the other hand, the process will improve if the electronic part of the component is applied chip by chip. In this case, the loss of area occurs only with the relative inexpensive carrier substrate and does not concern the expensive Circuit substrate. Such a chip-wise application is not particularly expensive to manufacture, since none electrical connections between which the electronic Components containing semiconductor substrate and the carrier substrate must be manufactured strat.

Wie angesprochen, ermöglicht das erfindungsgemäße Verfahren eine deutliche Steigerung der Ausbeute. Der Grund dafür liegt in der parallelen und entkoppelten Fertigung der Aus nehmungen, während dieser Prozeßschritt bei den bekannten Verfahren kritisch hinsichtlich des Schutzes von Strukturen auf der Vorderseite ist. Außerdem ist es bei einem chipwei sen Aufbringen des die elektronischen Komponenten enthalten den Halbleitersubstrats möglich, die Chips einer Vorselek tion zu unterziehen, wodurch eine weitere Kostenreduzierung erreicht werden kann, da ausschließlich funktionsfähige Chips aufgebaut werden.As mentioned, the method according to the invention enables a significant increase in yield. The reason for this lies in the parallel and decoupled production of the Aus take, during this process step in the known Process critical with regard to the protection of structures is on the front. It is also a chipwei Application of the electronic components included the semiconductor substrate possible, the chips of a preselect tion to undergo, thereby further reducing costs can be achieved because only functional Chips are built.

Bei den monolithisch integrierten Sensoren, die mittels des erfindungsgemäßen Verfahrens aufgebaut werden, erfolgt die Zuführung des Meßsignals von der Rückseite her, so daß die Aufbau- und Verbindungs-Technik vereinfacht ist, da eine Entkopplung von der Bauelementseite gewährleistet ist. Somit kann ein übermäßiger Platzverlust durch Montageflächen in der Umrandung der Membran vermieden werden, wobei ein sol cher für Montageflächen genutzter Raum andernfalls nicht für elektronische Komponenten verwendet werden könnte, was wie derum zu einer Erhöhung der Chipkosten führen würde. Ein solcher Montagebereich kann nicht für Bauelemente verwendet werden, da zum einen die vorhandene Topographie die Dichtig keit des Signalanschlusses gefährden würde und zum anderen die Wirkung des Meßsignals auf die Membran beschränkt sein muß, um eine Beeinflussung des Verhaltens der elektrischen Bauteile zu vermeiden.With the monolithically integrated sensors, which use the are constructed according to the invention, the Feeding the measurement signal from the back, so that the Construction and connection technology is simplified as one Decoupling from the component side is guaranteed. Consequently can cause excessive space loss due to mounting surfaces in the border of the membrane can be avoided, a sol Space used for mounting surfaces otherwise not for electronic components could be used, what like which would lead to an increase in chip costs. On such assembly area can not be used for components become, because on the one hand the existing topography the dense would jeopardize the signal connection and on the other the effect of the measurement signal on the membrane may be limited must to influence the behavior of the electrical Avoid components.

Falls eine spezielle Anwendung die Zuführung des Meßsignals von der Vorderseite erfordert, so kann auch eine solche Va riante realisiert werden.In the case of a special application, the supply of the measurement signal required from the front, such a Va riante can be realized.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeich nungen näher erläutert. Es zeigen:Preferred embodiments of the present invention are referred to below with reference to the attached drawing nations explained in more detail. Show it:

Fig. 1A bis 1E schematisch die Verfahrensschritte eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; Figs. 1A to 1E schematically the method steps of a preferred embodiment of the present invention;

Fig. 2A eine schematische Darstellung eines mittels eines alternativen Ausführungsbeispiels des erfindungsge mäßen Verfahrens hergestellten monolithisch inte grierten Sensors; Fig. 2A is a schematic representation of a monolithic inte grated sensor produced by means of an alternative embodiment of the erfindungsge MAESSEN method;

Fig. 2B und 2C schematische Darstellungen alternativer Bei spiele zum Bilden einer Ausnehmung in einem Träger substrat; FIG. 2B and 2C are schematic representations of alternative At games substrate for forming a recess in a carrier;

Fig. 3 und 4 schematische Darstellungen von mittels alter nativer Ausführungsbeispiele des erfindungsgemäßen Verfahrens hergestellten monolithisch integrierten Sensoren; und FIGS. 3 and 4 are schematic representations of means alter native embodiments of the process of the invention produced monolithically integrated sensors; and

Fig. 5A bis 5C schematische Darstellungen zur Veranschauli chung der Herstellung eines Sensors, bei dem Meßsi gnale von der Vorderseite zugeführt werden. Fig. 5A to 5C are schematic diagrams for Veranschauli monitoring the production of a sensor, in which gnale Meßsi supplied from the front.

Fig. 1A zeigt schematisch einen Querschnitt eines Halblei tersubstrats 2, wobei in und/oder auf einer Hauptoberfläche desselben bereits elektronische Komponenten 4, 6 gebildet sind. Das Substrat 2 besteht vorzugsweise aus monokristalli nem Silizium. Die in/oder auf der Hauptoberfläche des elek trischen Substrats 2 gebildeten elektronischen Komponenten umfassen Meßwertaufnehmer 4 für die mikromechanischen Senso ren sowie elektrische Bauelemente 6. Die Meßwertaufnehmer 4 und die elektrischen Bauelemente 6 können mittels herkömmli cher Standardprozesse gebildet sein, einschließlich der not wendigen Verdrahtungsstrukturen (nicht gezeigt). Optional kann für die Verdrahtung auch eine Mehrlagenmetallisierung zum Einsatz kommen. Fig. 1A shows schematically a cross section of a semiconductor substrate 2 , wherein electronic components 4 , 6 are already formed in and / or on a main surface thereof. The substrate 2 is preferably made of monocrystalline silicon. The electronic components formed in / or on the main surface of the elec trical substrate 2 comprise transducers 4 for the micromechanical sensors and electrical components 6 . The transducers 4 and the electrical components 6 can be formed by means of conventional standard processes, including the necessary wiring structures (not shown). Multi-layer metallization can also be used as an option for the wiring.

Wie ferner in Fig. 1A gezeigt ist, sind die in und/oder auf dem Substrat 2 gebildeten elektronischen Komponenten mit ei ner Schutzschicht 8 bedeckt. Die Schutz- oder Passivie rungs-Schicht 8 kann aus einem undotierten oder dotierten Oxid bestehen, beispielsweise FSG (Fluorsilikatglas), PSG (Phosphorsilikatglas), BSG (Borsilikatglas) oder BPSG (Bor phosphorsilikatglas). Alternativ kann die Schicht 8 aus Ni trid oder einem Schichtsystem der genannten Materialien be stehen. Die Schicht 8 stellt zum einen eine Isolation der Bauelememte sicher und wirkt ferner in der Regel auch als eine Passivierung. Typischerweise ist die Oberfläche dersel ben planarisiert, wobei dieselbe jedoch auch strukturiert sein kann, so daß Meßanschlüsse (nicht gezeigt) freiliegen.As further shown in FIG. 1A, the electronic components formed in and / or on the substrate 2 are covered with a protective layer 8 . The protective or passivation layer 8 can consist of an undoped or doped oxide, for example FSG (fluorosilicate glass), PSG (phosphosilicate glass), BSG (borosilicate glass) or BPSG (borosilicate silicate glass). Alternatively, layer 8 can be made of nitride or a layer system of the materials mentioned. On the one hand, layer 8 ensures isolation of the construction elements and, as a rule, also acts as a passivation. Typically, the surface thereof is planarized, although it can also be structured so that measuring connections (not shown) are exposed.

Nachdem das Halbleitersubstrat, wie es in Fig. 1A darge stellt ist, vorbereitet ist, wird ein Hilfssubstrat 10 mit dem Halbleitersubstrat 2, d. h. mit der Schutzschicht 8 des selben, verbunden. Das Hilfssubstrat 10 kann mit einer Ab deckschicht 12, die ebenfalls beispielsweise aus Oxid be steht, versehen sein. Die Verbindung mit dem Halbleitersub strat 10 erfolgt über eine Haftschicht 14.After the semiconductor substrate, as shown in FIG. 1A, is prepared, an auxiliary substrate 10 is connected to the semiconductor substrate 2 , ie to the protective layer 8 thereof. The auxiliary substrate 10 can be provided with a covering layer 12 , which also consists, for example, of oxide. The connection to the semiconductor substrate 10 is made via an adhesive layer 14 .

Als Hilfssubstrat 10 sind neben mono- oder poly-kristallinen Siliziumsubstraten auch andere Materialien verwendbar, die zu Halbleiterprozessen kompatibel sind, beispielsweise Quarz- oder Glas-Substrate.In addition to mono- or poly-crystalline silicon substrates, other materials that are compatible with semiconductor processes, for example quartz or glass substrates, can also be used as auxiliary substrate 10 .

Um eine gute Verbindung zu erreichen, ist es vorteilhaft, die Oberfläche des Halbleitersubstrats 2 zu planarisieren. Zu diesem Zweck können verschiedene Verfahren verwendet wer den. Dabei wird zunächst die Isolationsschicht 8 beispiels weise durch ein Spin-On-Glas-Verfahren oder ein CVD-Verfah ren (CVD = Chemical Vapour Deposition) aufgebracht. Die da bei maximal mögliche Temperatur ist durch das zulässige Tem peraturbudget, in der Regel aber durch die bei der Metalli sierung verwendeten Materialien vorgegeben und liegt typi scherweise im Bereich von 400°C. Anschließend wird die Ober fläche der Schutzschicht 8 eingeebnet, was beispielsweise durch Rückätzen oder mechanisches und/oder chemomechanisches Schleifen erfolgen kann.In order to achieve a good connection, it is advantageous to planarize the surface of the semiconductor substrate 2 . Various methods can be used for this purpose. First, the insulation layer 8 is applied, for example, by a spin-on-glass process or a CVD process (CVD = Chemical Vapor Deposition). The maximum possible temperature is determined by the permissible temperature budget, but generally by the materials used in the metallization, and is typically in the range of 400 ° C. The upper surface of the protective layer 8 is then leveled, which can be done for example by etching back or mechanical and / or chemomechanical grinding.

Die zur Verbindung verwendete Haftschicht 14, die bei be vorzugten Ausführungsbeispielen aus Polyimid oder Photolack besteht, wird entweder auf die Oberfläche der Schutzschicht 8 oder auf die Oberfläche des Hilfssubstrats 10, das mit der Abdeckschicht 12 versehen sein kann, aufgebracht. Diese Haftschicht 14 weist vorzugsweise eine Dicke von 1 bis 2 µm auf und bewirkt zusätzlich eine Planarisierung der Oberflä che, auf die dieselbe aufgebracht wird. Anschließend werden das Halbleitersubstrat 2 und das Hilfssubstrat 10 zusammen gefügt, so daß durch die Haftschicht 14 eine Verbindung der selben bewirkt wird. Bei diesem Zusammenfügen ist eine Ju stage nicht erforderlich, wobei eine grobe Ausrichtung der beiden Substrate genügt. Die verbundenen Substrate sind in Fig. 1B dargestellt. Das Hilfssubstrat 10 wird als Handling substrat für die weiteren Prozeßschritte verwendet und schützt überdies die Oberfläche des Halbleitersubstrats bei der weiteren Bearbeitung.The adhesive layer 14 used for the connection, which in preferred embodiments consists of polyimide or photoresist, is applied either to the surface of the protective layer 8 or to the surface of the auxiliary substrate 10 , which can be provided with the cover layer 12 . This adhesive layer 14 preferably has a thickness of 1 to 2 microns and additionally causes a planarization of the surface, to which the same is applied. Subsequently, the semiconductor substrate 2 and the auxiliary substrate 10 are joined together, so that a connection of the same is effected by the adhesive layer 14 . A ju stage is not required for this joining, a rough alignment of the two substrates being sufficient. The bonded substrates are shown in Fig. 1B. The auxiliary substrate 10 is used as a handling substrate for the further process steps and moreover protects the surface of the semiconductor substrate during further processing.

Wie nun in Fig. 1C gezeigt ist, wird nachfolgend das Halb leitersubstrat 2 durch Ätzen und/oder Schleifen von der Rückseite her gedünnt. Dadurch ergibt sich das in Fig. 1C dargestellte gedünnte Halbleitersubstrat 2. Die Dicke, bis zu der das Halbleitersubstrat 2 gedünnt wird, wird dabei durch die gewünschte Membrandicke für den Drucksensor be stimmt. Nach dem Dünnen wird die neu gebildete Oberfläche des Halbleitersubstrats 2 mit einer Schicht oder einem Schichtsystem 16 versehen. Diese Schicht oder das Schicht system 16 schützt zum einen die Oberfläche, isoliert zum anderen das Halbleitersubstrat 2 elektrisch und kann gleich zeitig als Passivierung dienen. Bevorzugterweise wird die Schicht 16 somit aus Oxid und/oder Nitrid oder einer Schich tenfolge dieser Materialien bestehen.As shown in FIG. 1C, the semiconductor substrate 2 is subsequently thinned by etching and / or grinding from the rear. This results in the thinned semiconductor substrate 2 shown in FIG. 1C. The thickness to which the semiconductor substrate 2 is thinned is determined by the desired membrane thickness for the pressure sensor. After thinning, the newly formed surface of the semiconductor substrate 2 is provided with a layer or a layer system 16 . This layer or the layer system 16 on the one hand protects the surface, on the other hand electrically insulates the semiconductor substrate 2 and can simultaneously serve as passivation. The layer 16 will thus preferably consist of oxide and / or nitride or a layer sequence of these materials.

Der Dünnungsprozeß des Halbleitersubstrats 2 kann verein facht werden, wenn als Ausgangsmaterial ein SOI-Substrat (SOI = Silicon on Insulator = Silizium auf. Isolator) verwen det wird, das eine vergrabene Oxidschicht enthält. In diesem Fall kann der Dünnungsprozeß so ausgelegt werden, daß die vergrabene Oxidschicht als Ätzstop dient. Aufgrund der großen Selektivität der Ätzprozesse wird damit eine hohe Ho mogenität der Dicke des gedünnten Halbleitersubstrats 2 er reicht. Die Enddicke des gedünnten Halbleitersubstrats 2 wird dabei durch die Dicke der Substratschicht oberhalb des vergrabenen Oxids, das danach entfernt werden kann oder als Schutzschicht 16 dienen kann, bestimmt. Wird die vergrabene Oxidschicht des SOI-Substrats als Abdeckschicht verwendet, wirkt sich dies günstig auf die Qualität der Grenzfläche des Halbleitersubstrats 2 zu der Abdeckschicht 16 und somit auf elektrische Eigenschaften, wie z. B. Leckströme, aus.The thinning process of the semiconductor substrate 2 can be simplified if the starting material used is an SOI substrate (SOI = Silicon on Insulator) which contains a buried oxide layer. In this case, the thinning process can be designed so that the buried oxide layer serves as an etch stop. Due to the large selectivity of the etching processes, a high ho mogeneity of the thickness of the thinned semiconductor substrate 2 is sufficient. The final thickness of the thinned semiconductor substrate 2 is determined by the thickness of the substrate layer above the buried oxide, which can then be removed or can serve as a protective layer 16 . If the buried oxide layer of the SOI substrate is used as a covering layer, this has a favorable effect on the quality of the interface of the semiconductor substrate 2 with the covering layer 16 and thus on electrical properties, such as, for example, B. leakage currents.

Wie in Fig. 1D dargestellt ist, wird parallel ein Trägersub strat 18 vorbereitet, in dem Ausnehmungen für den Drucksen sor, wobei eine Ausnehmung 20 in Fig. 1D gezeigt ist, gebil det werden. Die Oberfläche des Trägersubstrats 18 kann wie derum mit einer Schutzschicht 22 versehen sein, die sowohl als Isolation als auch als Passivierung dienen kann und vor zugsweise aus Oxid und/oder Nitrid besteht. In Fig. 1D ist ferner eine auf dieser Schutzschicht 22 gebildete Haft schicht 24 dargestellt.As shown in Fig. 1D, a carrier substrate 18 is prepared in parallel, in which recesses for the pressure sensor, with a recess 20 shown in Fig. 1D, are formed. The surface of the carrier substrate 18 can in turn be provided with a protective layer 22 which can serve both as insulation and as a passivation and preferably consists of oxide and / or nitride. In Fig. 1D is further layer 24 is shown an adhesive layer 22 formed on this protection.

Die für einen Drucksensor benötigte Ausnehmung 20, bzw. die für eine Mehrzahl von Drucksensoren benötigten Ausnehmungen im Waferverbund, werden bei bevorzugten Ausführungsbeispie len der vorliegenden Erfindung von der Rückseite her mit be kannten Ätzverfahren, beispielsweise unter Verwendung von KOH oder Ethylendiamin, gebildet. Dabei kann die Schutz schicht 22 als Ätzstop verwendet werden, so daß, wie in Fig. 1D gezeigt ist, die Ausnehmung 20 bis zu der Schutzschicht 22 reicht. Das jeweils verwendete Ätzverfahren bestimmt die Größe der Öffnung der Ausnehmung 20 auf der Rückseite des Trägersubstrats 18. Dabei hängen die Abmessungen von der Größe der Membran, vom Verlauf der Ätzkanten und von der Dicke des Trägersubstrats 18 ab. Bei der Anwendung von stark anisotropen Ätzverfahren, beispielsweise typischen Plasma ätzprozessen, wird die Größe im wesentlichen durch die Mem bran bestimmt. Im Gegensatz dazu spielt bei isotropen oder auf die Kristallorientierung reagierenden Ätzverfahren, bei spielsweise einer KOH-Ätzung, die Dicke des Substrats 18 eine wesentliche Rolle und kann einen deutlichen Anstieg des Platzbedarfs aufgrund der stark geneigten Ätzkanten bedeu ten.The recess 20 required for a pressure sensor, or the recesses in the wafer assembly required for a plurality of pressure sensors, are formed in preferred exemplary embodiments of the present invention from the rear using known etching methods, for example using KOH or ethylenediamine. The protective layer 22 can be used as an etch stop, so that, as shown in Fig. 1D, the recess 20 extends to the protective layer 22 . The etching method used in each case determines the size of the opening of the recess 20 on the back of the carrier substrate 18 . The dimensions depend on the size of the membrane, on the course of the etching edges and on the thickness of the carrier substrate 18 . When using strongly anisotropic etching processes, for example typical plasma etching processes, the size is essentially determined by the membrane. In contrast, the thickness of the substrate 18 plays an important role in isotropic etching processes that react to the crystal orientation, for example a KOH etching, and can mean a significant increase in the space requirement due to the strongly inclined etching edges.

Die in Fig. 1D dargestellte Haftschicht 24 besteht vorzugs weise wiederum aus einem organischen Material, wie Polyimid oder Photolack. Wie die Haftschicht 14 besitzt die Haft schicht 24 vorzugsweise eine Dicke von typischerweise 1 bis 2 µm und bewirkt überdies eine Planarisierung der Oberfläche des Trägersubstrats 18.The adhesive layer 24 shown in Fig. 1D, in turn, preferably consists of an organic material such as polyimide or photoresist. Like the adhesive layer 14 , the adhesive layer 24 preferably has a thickness of typically 1 to 2 μm and moreover causes the surface of the carrier substrate 18 to be planarized.

Wie in Fig. 1E gezeigt ist, wird nun auf die Haftschicht 24 das mit dem Hilfssubstrat 10 verbundene gedünnte Halbleiter substrat 2 aufgeklebt. Dabei ist eine Ausrichtung der Meß wertaufnehmer 4 bezüglich der Ausnehmung 2D erforderlich. Die Ausrichtung kann beispielsweise durch Verwendung einer Infrarot-Justagevorrichtung erfolgen, da übliche Halblei tersubstrate für Infrarotstrahlung transparent sind. Da die Schichten 22 und 24 in der Regel für sichtbares Licht durch lässig sind, kann die Ausnehmung 20 von der Oberfläche des Substrats 18 aus detektiert werden. Wird ein im sichtbaren Spektralbereich transparentes Hilfssubstrat 10, beispiels weise aus Quarz, verwendet, können in Verbindung mit trans parenten Schichten 8, 12 und 14 auch gängige Lichtquellen zur Justage eingesetzt werden, wobei die Meßaufnehmer 4 von der Oberfläche des Hilfssubstrats 10 aus detektiert werden können. Durch die Verwendung von sichtbarem Licht kann eine höhere Justagegenauigkeit als mit Infrarotstrahlung erreicht werden.As shown in FIG. 1E, the thinned semiconductor substrate 2 connected to the auxiliary substrate 10 is now glued onto the adhesive layer 24 . An alignment of the transducers 4 with respect to the recess 2 D is required. The alignment can be carried out, for example, by using an infrared adjustment device, since conventional semiconductor substrates are transparent to infrared radiation. Since layers 22 and 24 are generally transparent to visible light, recess 20 can be detected from the surface of substrate 18 . If a transparent auxiliary substrate 10 , for example made of quartz, is used in the visible spectral range, common light sources can also be used for adjustment in connection with transparent layers 8 , 12 and 14 , whereby the measuring sensor 4 can be detected from the surface of the auxiliary substrate 10 . By using visible light, a higher adjustment accuracy can be achieved than with infrared radiation.

Danach werden das Hilfssubstrat 10, die Abdeckschicht 12 und die Haftschicht 14 entfernt, so daß sich die Struktur er gibt, die in Fig. 1E gezeigt ist. Das Hilfssubstrat 10 und die Abdeckschicht 12 können durch Abätzen oder Abschleifen entfernt werden, während die Haftschicht 14 mittels eines Sauerstoffplasmas oder eines Lösungsmittels abgetragen wer den kann. Beim Entfernen des Hilfssubstrats 10 kann die Ab deckschicht 12 als Stoppschicht dienen.Thereafter, the auxiliary substrate 10 , the cover layer 12 and the adhesive layer 14 are removed to give the structure shown in FIG. 1E. The auxiliary substrate 10 and the cover layer 12 can be removed by etching or grinding, while the adhesive layer 14 can be removed by means of an oxygen plasma or a solvent. When removing the auxiliary substrate 10 , the top layer 12 can serve as a stop layer.

Somit ist das monolithisch integrierte Sensorsystem fertig gestellt. Die Membran des Drucksensors wird durch die über der Ausnehmung 20 angeordneten Schichten 22, 24, 16, 2 und 8 gebildet. Die Schicht 22 stellt zugleich eine Schutzschicht gegenüber Einflüssen durch das von der Rückseite, d. h. von der Seite des Trägersubstrats 18 her, eingekoppelte Meßsi gnal dar und passiviert die Haftschicht 24.This completes the monolithically integrated sensor system. The membrane of the pressure sensor is formed by the layers 22 , 24 , 16 , 2 and 8 arranged above the recess 20 . The layer 22 also represents a protective layer against influences by the measurement signal coupled in from the back, ie from the side of the carrier substrate 18 , and passivates the adhesive layer 24 .

Alternative Ausführungsbeispiele der vorliegenden Erfindung werden im folgenden bezugnehmend auf die Fig. 2 bis 5 erläu tert. In diesen Figuren sind gleiche Elemente mit gleichen Bezugszeichen wie in den Fig. 1A-1E bezeichnet.Alternative exemplary embodiments of the present invention are explained below with reference to FIGS . 2 to 5. In these figures, the same elements are denoted by the same reference numerals as in FIGS. 1A-1E.

Der in Fig. 2A dargestellte Drucksensor weist eine Ausneh mung 20a auf, die nicht komplett bis zu der Schutzschicht 22 ausgebildet ist. Vielmehr erstreckt sich die Ausnehmung 20a in dem Trägersubstrat 18a lediglich bis zu einer Ebene 26. Eine solche Struktur kann mittels üblicher Ätzverfahren er reicht werden. Bei diesem Drucksensor weist die Membran zu sätzlich noch den über der Ausnehmung 20a liegenden Teil des Trägersubstrats 18a auf. Diese Variante ist insbesondere für eine dreidimensionale Integration von Vorteil, da die Mem bran wesentlich durch die Restdicke E des Trägersubstrats 18a im Bereich der Ebene 26 bestimmt werden kann. Dadurch ist es möglich, unabhängig von der geforderten Membrandicke das Halbleitersubstrat 2 bis auf Restdicken im Bereich von wenigen Mikrometern bis zu unter einem Mikrometer zu dünnen, während das Substrat bei dem in den Fig. 1A-1E dargestellten Ausführungsbeispiel auf eine Restdicke von bis zu einigen 10 Mikrometern gedünnt wird, abhängig von der für die gewünsch te Membrandicke erforderlichen Restdicke.The pressure sensor shown in FIG. 2A has a recess 20 a, which is not completely formed up to the protective layer 22 . Rather, the recess 20 a extends in the carrier substrate 18 a only up to a plane 26 . Such a structure can be achieved using conventional etching processes. In this pressure sensor, the membrane additionally has the part of the carrier substrate 18 a lying above the recess 20 a. This variant is particularly advantageous for a three-dimensional integration, since the membrane can be essentially determined by the residual thickness E of the carrier substrate 18 a in the area of the plane 26 . This makes it possible, regardless of the required membrane thickness, to thin the semiconductor substrate 2 to residual thicknesses in the range from a few micrometers to less than one micrometer, while the substrate in the exemplary embodiment shown in FIGS . 1A-1E has a residual thickness of up to a few Is thinned 10 micrometers, depending on the remaining thickness required for the desired membrane thickness.

Das Dünnen bis zur Ebene 26 kann durch die Verwendung eines SOI-Substrats für das Trägersubstrat vereinfacht werden, wie schematisch in Fig. 2B dargestellt ist. In diesem Fall wird das Trägersubstrat 28 im Bereich der Ausnehmung 20a bis zu einer vergrabenen Oxidschicht 30 gedünnt, wobei diese Schicht 30 als Ätzstopp dient. Der Restdicke E in Fig. 2A entspricht dann die Gesamtdicke aus SOI-Schicht 32 und Oxid schicht 30, die gleichzeitig passivierende Eigenschaften aufweisen kann.Thinning down to level 26 can be simplified by using an SOI substrate for the carrier substrate, as shown schematically in FIG. 2B. In this case, the carrier substrate 28 is thinned in the region of the recess 20 a to a buried oxide layer 30 , this layer 30 serving as an etch stop. The remaining thickness E in FIG. 2A then corresponds to the total thickness of SOI layer 32 and oxide layer 30 , which can have passivating properties at the same time.

Ein weitere Variante zur Bildung einer Ausnehmung in einem Trägersubstrat ist in Fig. 2C dargestellt. Hier wird zur Bildung der Membran ein kombinierter Ätzprozeß, bestehend aus einer stark anisotropen und einer annähernd isotropen Ätzung, eingesetzt. Dazu wird auf die Rückseite des Träger substrats 28a eine Maskierungsschicht 34, die typischerweise aus Oxid besteht, aufgebracht. Danach wird eine Öffnung 36 mit Hilfe eines stark anisotropen Prozesses, wie beispiels weise einem Plasmaätzprozeß, erzeugt. Die Öffnung 36 durch dringt das Trägersubstrat 28a bis zur vergrabenen Isolator schicht 30a des SOI-Substrats vollständig, wobei hier ein guter Ätzstopp erreicht wird. Anschließend wird die Isola torschicht 30a an den Stellen der Öffnung 36 abgeätzt. Mit Hilfe der sogenannten Spacer-Technik wird nun eine isolie rende und maskierende Schicht 38 aus typischerweise Oxid und/oder Nitrid an den Seitenwänden der Öffnung 36 erzeugt. Diese stellt nicht nur die Isolation des Substrats 28a si cher, sondern wirkt auch als Schutzschicht bei der nachfol genden Membranätzung. Nachfolgend wird vorzugsweise eine naßchemische Ätzung bis zur Schicht 22 vorgenommen, um eine Ausnehmung 40 in der SOI-Schicht 32a zu erzeugen. Da bis zu diesem Schritt keine organischen Materialien verwendet wer den, unterliegt die Prozeßführung keinen besonderen Be schränkungen hinsichtlich der Prozeßtemperaturen. Die tempe raturempfindliche Haftschicht 24 wird erst nach der Bildung der Ausnehmung 40 aufgebracht.Another variant for forming a recess in a carrier substrate is shown in FIG. 2C. Here, a combined etching process, consisting of a strongly anisotropic and an approximately isotropic etching, is used to form the membrane. For this purpose, a masking layer 34 , which typically consists of oxide, is applied to the back of the carrier substrate 28 a. Then an opening 36 is created with the aid of a strongly anisotropic process, such as a plasma etching process. The opening 36 penetrates completely through the carrier substrate 28 a to the buried insulator layer 30 a of the SOI substrate, a good etching stop being achieved here. The insulator layer 30 a is then etched away at the locations of the opening 36 . With the help of the so-called spacer technique, an insulating and masking layer 38 of typically oxide and / or nitride is now produced on the side walls of the opening 36 . This not only provides the insulation of the substrate 28 , but also acts as a protective layer in the subsequent membrane etching. Subsequently, a wet chemical etching up to layer 22 is preferably carried out in order to produce a recess 40 in SOI layer 32 a. Since no organic materials are used up to this step, the process control is not subject to any particular restrictions with regard to the process temperatures. The temperature-sensitive adhesive layer 24 is only applied after the formation of the recess 40 .

Die Verwendung eines derartigen kombinierten Ätzprozesses erlaubt eine Optimierung hinsichtlich der Prozessierungsko sten, die bei anisotropen Plasmaätzprozessen höher sind als bei naßchemischen Prozeßschritten, und der Chipflächenko sten, die wesentlich durch die laterale Ausdehnung der Aus nehmung in dem Trägersubstrat beeinflußt werden und somit bei anisotropen Ätzprozessen niedriger ausfallen.The use of such a combined etching process allows optimization with regard to the processing co most that are higher than in anisotropic plasma etching processes in wet chemical process steps, and the chip area ko Most significantly due to the lateral extent of the Aus take in the carrier substrate are influenced and thus turn out lower in anisotropic etching processes.

Bei den oben beschriebenen Ausführungsbeispielen des erfin dungsgemäßen Verfahrens könnte die Gefahr bestehen, daß eine Verformung der Haftschicht 24 im Bereich der Membran statt findet, wenn ein äußerer Druck anliegt. Somit könnte die Meßcharakteristik des erfindungsgemäß hergestellten Sensors beeinflußt werden. Um eine solche Beeinflussung der Meßcha rakteristik zu verhindern, können Ausführungsbeispiele des erfindungsgemäßen Verfahrens verwendet werden, mit denen die in den Fig. 3 und 4 gezeigten Drucksensoren erzeugt werden. Bei der in Fig. 3 gezeigten Ausführungsform ist die Abdeck schicht 22a derart ausgebildet, daß sie in dem Bereich 42 oberhalb der Ausnehmung 20 eine größere Dicke als im rest lichen Gebiet aufweist. Die Dicke der Abdeckschicht 22a im Bereich 42 wird dabei derart gewählt, daß die Dicke der auf gebrachten Haftschicht 24a im Bereich 42 der Membran sehr gering ist. Alternativ kann die Dicke der Abdeckschicht 22a im Bereich 42 derart ausgebildet sein, daß in dem Bereich 42 keine Haftschicht vorliegt und in den restlichen Bereichen die Haftschicht 24a mit dem Bereich 42 der Abdeckschicht 22a eine Oberfläche bildet. Durch diese Volumenreduktion kann die Gefahr einer Verformung der Haftschicht und damit einer Beeinflussung der Meßcharakteristik des Sensors verringert werden. Außerhalb der Membran entspricht der Sensor dem durch das in den Fig. 1A-1E dargestellte Verfahren erzeugten Sensor.In the above-described embodiments of the method according to the invention, there could be a risk that the adhesive layer 24 will deform in the area of the membrane when there is external pressure. The measurement characteristic of the sensor produced according to the invention could thus be influenced. In order to prevent such an influence on the measurement characteristic, exemplary embodiments of the method according to the invention can be used with which the pressure sensors shown in FIGS. 3 and 4 are generated. In the embodiment shown in Fig. 3, the cover layer 22 a is formed such that it has a greater thickness in the area 42 above the recess 20 than in the rest of the area. The thickness of the cover layer 22 a in the area 42 is chosen such that the thickness of the applied adhesive layer 24 a in the area 42 of the membrane is very small. Alternatively, the thickness of the covering layer 22 a in the area 42 can be formed such that there is no adhesive layer in the area 42 and in the remaining areas the adhesive layer 24 a forms a surface with the area 42 of the covering layer 22 a. This reduction in volume reduces the risk of the adhesive layer being deformed and thus influencing the measurement characteristic of the sensor. Outside the membrane, the sensor corresponds to the sensor generated by the method shown in FIGS. 1A-1E.

Alternativ zu dem in Fig. 3 gezeigten Drucksensor ist das Trägersubstrat 18 in Fig. 4 mit einer Abdeckschicht 22b ver sehen, die in der von dem Trägersubstrat 18 abgewandten Oberfläche Stege 44 aufweist, die Kammern 46 definieren. Über dieser Abdeckschicht 22b wird die Haftschicht 24b auf gebracht. Wiederum wird durch die Ausgestaltung der Abdeck schicht 22b derart, daß dieselbe Stege 44 definiert, die Kammern 46 festlegen, die Möglichkeit einer Verformung der Haftschicht 24b unter Einwirkung eines äußeren Drucks re duziert, da die Kammern 46 eine Fixierung des Volumens be wirken. Dabei dienen die Stege 44 als Stützstellen.As an alternative to the pressure sensor shown in FIG. 3, the carrier substrate 18 is shown in FIG. 4 with a cover layer 22 b, which has webs 44 in the surface facing away from the carrier substrate 18 , which define chambers 46 . The adhesive layer 24 b is applied to this cover layer 22 b. Again, by the design of the cover layer 22 b such that the same ribs 44 defines that define the chambers 46, the possibility of deformation of the adhesive layer 24 b under the influence of an external pressure duced re since the chambers 46 be effect a fixation of the volume. The webs 44 serve as support points.

Im Gegensatz zu den bisher beschriebenen Ausführungsformen erfolgt bei der in den Fig. 5A bis 5C dargestellten Variante die Zuführung des Meßsignals, d. h. des äußeren Drucks, von der Vorderseite des Substrats. Dazu wird bzw. werden auf der Vorderseite des Trägersubstrats 28b eine Ausnehmung 50, bzw. Ausnehmungen, in der SOI-Schicht 32b erzeugt. Die Oberfläche des Trägersubstrats 28b kann wiederum mit einer Schutz schicht 22 versehen sein, die sowohl als Isolation, wie auch als Passivierung dienen kann und vorzugsweise aus Oxid und/oder Nitrid besteht. Auch hier kann, wie in Fig. 5A ge zeigt ist, ein SOI-Substrat mit einer vergrabenen Isolator schicht 30 verwendet werden, um den Herstellungsprozeß zu vereinfachen.In contrast to the previously described embodiments, in the variant shown in FIGS . 5A to 5C, the measurement signal, ie the external pressure, is supplied from the front of the substrate. For this purpose, a recess 50 or recesses is or are created in the SOI layer 32 b on the front side of the carrier substrate 28 b. The surface of the carrier substrate 28 b can in turn be provided with a protective layer 22 which can serve both as insulation and as a passivation and preferably consists of oxide and / or nitride. Again, as shown in FIG. 5A, an SOI substrate with a buried insulator layer 30 can be used to simplify the manufacturing process.

Nun wird das mit dem Hilfssubstrat verbundene gedünnte Halb leitersubstrat 2 auf die oben erläuterte Art und Weise über eine Haftschicht und eine Abdeckschicht mit dem Trägersub strat 28b verbunden. Die Haftschicht und die Abdeckschicht sind in den Fig. 5A bis 5c nicht dargestellt. Danach werden das Hilfssubstrat, die Abdeckschicht und die Haftschicht entfernt. Das Hilfssubstrat und die Abdeckschicht können durch Abätzen oder Abschleifen entfernt werden, während die Haftschicht mittels eines Sauerstoffplasmas oder eines Lösungsmittels abgetragen werden kann. Beim Entfernen des Hilfssubstrats kann die Abdeckschicht als Stoppschicht dienen. Die sich dann ergebende Struktur ist in Fig. 5B gezeigt.Now, the connected to the auxiliary substrate is thinned half-conductor substrate 2 to the above-explained manner via an adhesive layer and a cover layer with the Trägersub strat 28 b connected. The adhesive layer and the cover layer are not shown in FIGS. 5A to 5c. The auxiliary substrate, the cover layer and the adhesive layer are then removed. The auxiliary substrate and the cover layer can be removed by etching or grinding, while the adhesive layer can be removed by means of an oxygen plasma or a solvent. When removing the auxiliary substrate, the cover layer can serve as a stop layer. The resulting structure is shown in Fig. 5B.

Um der möglichen Gefahr einer Verformung der Haftschicht im Bereich der Membran unter Einwirken eines äußeren Drucks entgegenzuwirken, können in Anlehnung an das in Fig. 3 dar gestellte Ausführungsbeispiel Stützstellen 52 am Rand der Ausnehmung 50 vorgesehen werden. Hier ist die Abdeckschicht 22c derart ausgebildet, daß sie am Rand der Ausnehmung 50 eine größere Dicke als im restlichen Gebiet aufweist. Die Dicke der Abdeckschicht 22c wird dabei so gewählt, daß die Dicke der aufgebrachten Haftschicht 24c im Bereich der Stützstellen 52 sehr gering ist. Alternativ kann die Dicke der Abdeckschicht 22c im Bereich der Stützstellen 52 derart ausgebildet sein, daß dort keine Haftschicht vorliegt und in den restlichen Bereichen die Haftschicht 24c mit dem Bereich der Abdeckschicht 22c, in dem die Stützstellen 52 gebildet sind, eine Oberfläche bildet. Die sich ergebende Ausfüh rungsform eines Sensors ist in Fig. 5C dargestellt.In order to counteract the possible risk of deformation of the adhesive layer in the area of the membrane under the action of an external pressure, support points 52 can be provided on the edge of the recess 50 , based on the exemplary embodiment shown in FIG. 3. Here, the cover layer 22 c is formed such that it has a greater thickness at the edge of the recess 50 than in the rest of the region. The thickness of the cover layer 22 c is chosen so that the thickness of the applied adhesive layer 24 c is very small in the region of the support points 52 . Alternatively, the thickness of the cover layer 22 c in the area of the support points 52 can be designed such that there is no adhesive layer and in the remaining areas the adhesive layer 24 c forms a surface with the area of the cover layer 22 c in which the support points 52 are formed . The resulting embodiment of a sensor is shown in Fig. 5C.

Wie aus der obigen Beschreibung offensichtlich ist, stellt die Ausbildung der Ausnehmung 20, bzw. einer Mehrzahl von Ausnehmungen, wenn dieselben im Waferverbund erzeugt werden, bei dem erfindungsgemäßen Verfahren den einzigen Prozeß schritt dar, der aus der mikromechanischen Fertigung stammt und in der Regel nicht den Randbedingungen einer CMOS-Linie entspricht. Durch die parallele Herstellung des Trägersub strats und dem erst danach erforderlichen Verbindungsprozeß ist es jedoch nicht notwendig, daß die mikromechanische Fer tigung der Ausnehmungen 20 die hohen Anforderungen eines CMOS-Fertigungsprozesses erfüllt.As is evident from the above description, the formation of the recess 20 , or a plurality of recesses, if they are produced in the wafer composite, represents the only process step in the method according to the invention which originates from micromechanical production and generally does not corresponds to the boundary conditions of a CMOS line. Due to the parallel production of the carrier substrate and the connection process required only afterwards, it is not necessary that the micromechanical production of the recesses 20 meets the high requirements of a CMOS production process.

In der obigen Beschreibung wurden bevorzugte Ausführungsbei spiele des erfindungsgemäßen Verfahrens veranschaulicht. Es ist jedoch offensichtlich, daß für das Halbleitersubstrat, das Hilfssubstrat und das Trägersubstrat sowie für die ver wendeten Schutz- und Haft-Schichten andere Materialien als die oben angegebenen verwendet werden können, solange sie den erfindungsgemäßen Zweck erfüllen. Überdies ist es für Fachleute offensichtlich, daß die Haftschichten jeweils ent weder auf das Hilfssubstrat 10 oder das Halbleitersubstrat 2 bzw. auf das Trägersubstrat 18 oder das Halbleitersubstrat 2 aufgebracht werden können. Überdies sind die erfindungsge mäßen Verfahren nicht lediglich für Drucksensoren anwendbar, sondern für alle monolithisch integrierten Sensoren, deren Herstellung sowohl die Erzeugung elektronischer Komponenten als auch mikromechanischer Komponenten erforderlich macht.In the above description, preferred exemplary embodiments of the method according to the invention have been illustrated. However, it is obvious that materials other than those mentioned above can be used for the semiconductor substrate, the auxiliary substrate and the carrier substrate as well as for the protective and adhesive layers used, as long as they fulfill the purpose of the invention. Furthermore, it is obvious to those skilled in the art that the adhesive layers can be applied ent either to the auxiliary substrate 10 or the semiconductor substrate 2 or to the carrier substrate 18 or the semiconductor substrate 2 . In addition, the method according to the invention can be used not only for pressure sensors, but for all monolithically integrated sensors, the manufacture of which requires both the generation of electronic components and micromechanical components.

Claims

1. Method for producing a monolithically integrated sensor with the following steps:

a) generating the electrical structures ( 4 , 6 ) required for receiving a sensor signal in and / or on a first main surface of a semiconductor substrate ( 2 );
b) connecting the first main surface of the semiconductor substrate ( 2 ) to a main surface of an auxiliary substrate ( 10 );
c) thinning the semiconductor substrate ( 2 ) from a second main surface opposite the first main surface;
d) connecting the main surface of the semiconductor substrate ( 2 ) generated by the thinning with a first main surface of a carrier substrate ( 18 ; 18 a; 28 ; 28 a; 28 b), such that the electrical structures ( 4 ) with one in the carrier substrate ( 18 ; 18 a; 28 ; 28 a; 28 b) formed recess ( 20 ; 20 a; 36 , 40 ; 50 ) are aligned; and
e) removing the auxiliary substrate ( 10 ) from the first main surface of the semiconductor substrate ( 2 ).

2. The method according to claim 1, wherein the first main surface of the semiconductor substrate ( 2 ) is connected in step b) by means of a first adhesive layer ( 14 ) to the first main surface of the auxiliary substrate ( 10 ).

3. The method according to claim 1 or 2, in which a protective layer ( 8 ) is applied to the first main surface of the semiconductor substrate ( 2 ) before step b).

4. The method according to any one of claims 1 to 3, wherein after step c) a passivation layer ( 16 ) is applied to the second main surface of the semiconductor substrate ( 2 ) produced by the thinning.

5. The method according to any one of claims 1 to 3, wherein the semiconductor substrate ( 2 ) is an SOI substrate, the thinning in step c) taking place up to the insulation layer of the SOI substrate.

6. The method according to any one of claims 1 to 5, in which the connection in step d) is carried out by means of a second adhesive layer ( 24 ; 24 a; 24 b).

7. The method according to any one of claims 1 to 6, in. on the first main surface of the carrier substrate ( 18 ; 18 a; 28 ) an insulation layer ( 22 ; 22 a; 22 b) is brought up.

8. The method according to claim 7, wherein the recess ( 20 ) is formed in a second, the first main surface of the same opposite main surface of the carrier substrate ( 18 ) and extends to the insulation layer ( 22 ; 22 a; 22 b).

9. The method according to any one of claims 1 to 7, wherein the recess ( 20 a) in a second, the first main surface of the same opposite main surface of the carrier substrate ( 18 a) is formed such that it has a membrane-like area in the carrier substrate (ißa ) Are defined.

10. The method according to any one of claims 1 to 7, wherein the carrier substrate ( 28 ) is an SOI substrate, wherein the recess ( 20 a) in a second, the first main surface thereof opposite the main surface of the carrier substrate ( 28 ) up to Insulator layer ( 30 ) of the SOI substrate is formed.

11. The method according to claim 7, wherein the carrier substrate ( 28 ) is an SOI substrate, wherein the recess ( 36 , 40 ) from a second, the first main surface of the same opposite main surface of the carrier substrate ( 28 a) to the insulator layer ( 30 ) of the SOI substrate is formed by means of anisotropic etching, and from the insulator layer ( 30 ) of the SOI substrate to the insulation layer ( 22 ) is formed on the first main surface of the carrier substrate by means of isotropic etching.

12. The method according to claim 6, wherein the second adhesive layer ( 24 a) in the region of the recess ( 20 ) of the carrier substrate ( 18 ) has a smaller thickness than in the other regions, an insulation layer ( 22 a) on the first Main surface of the carrier substrate ( 18 ) is applied, which compensates for this difference in thickness.

13. The method according to claim 7, wherein the surface of the insulation layer ( 22 b) on the carrier substrate ( 18 ) is structured in such a way that it defines chambers ( 46 ) which open to the side facing away from the carrier substrate ( 18 ) are so that a deformation of an adhesive layer ( 24 b) applied to the insulation layer ( 22 b) is substantially reduced by an external pressure.

14. The method according to any one of claims 1 to 13, wherein the recess ( 20 ; 20 a) in the carrier substrate. ( 18 ; 18 a; 28 ) is formed by means of the plasma etching method and / or KOH etching.

15. The method according to any one of claims 1 to 7, wherein the recess ( 50 ) is formed in the first main surface of the carrier substrate ( 28 b).

16. The method according to claim 15, wherein the carrier substrate ( 28 b) is an SOI substrate, wherein the recess ( 50 ) up to the insulator layer ( 30 ) of the SOI substrate is formed.

17. The method according to claim 15 or 16 with reference to claim 6, wherein the second adhesive layer ( 24 c) in the area ( 52 ) adjacent to the recess ( 50 ) has a smaller thickness than in the remaining areas, one on the first main surface of the carrier substrate ( 28 b) applied insulation layer ( 22 c) compensates for this difference in thickness.

18. The method according to any one of claims 1 to 17, in which an alignment in step d) by optical adjustment procedure takes place.

19. The method according to any one of claims 1 to 18 for the manufacture of a monolithically integrated pressure sensor, in which in step a) both transducers ( 4 ) and electrical components ( 6 ) for signal processing are generated, in which the connection in step d) in this way is carried out that the transducer ( 4 ) with the recess ( 20 ; 20 a; 36 , 40 ; 50 ) in the carrier substrate ( 18 ; 18 a; 28 ; 28 a; 28 b) are aligned, and in which the the recess ( 20 ; 20 a; 36 , 40 ; 50 ) aligned parts of the semiconductor substrate ( 2 ) and the carrier substrate ( 18 ; 18 a; 28 ; 28 a; 28 b) define a membrane.