DE102009004725A1 - Through-hole semiconductor circuit and method of manufacturing vertically integrated circuits - Google Patents

Through-hole semiconductor circuit and method of manufacturing vertically integrated circuits Download PDF

Info

Publication number
DE102009004725A1
DE102009004725A1 DE200910004725 DE102009004725A DE102009004725A1 DE 102009004725 A1 DE102009004725 A1 DE 102009004725A1 DE 200910004725 DE200910004725 DE 200910004725 DE 102009004725 A DE102009004725 A DE 102009004725A DE 102009004725 A1 DE102009004725 A1 DE 102009004725A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
front side
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200910004725
Other languages
German (de)
Inventor
Franz Schrank
Jochen Dr. Kraft
Martin Dr. Schrems
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE200910004725 priority Critical patent/DE102009004725A1/en
Priority to PCT/EP2009/067211 priority patent/WO2010081603A1/en
Publication of DE102009004725A1 publication Critical patent/DE102009004725A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleiterbauelemente (S1, S2) sind mittels einer Verbindungsschicht (5) miteinander verbunden. Eine Anschlusskontaktschicht (17) ist über eine Metallisierung (11) in einem Kontaktloch (14) mit einer Anschlussmetallschicht (12) verbunden. Die Anschlusskontaktschicht und die Anschlussmetallschicht können mit einer Metallebene (7) einer Verdrahtung verbunden sein oder mit einer Kontaktfläche zum Anschluss eines weiteren Halbleiterbauelementes.Semiconductor devices (S1, S2) are interconnected by means of a connection layer (5). A terminal contact layer (17) is connected to a terminal metal layer (12) via a metallization (11) in a contact hole (14). The terminal contact layer and the terminal metal layer may be connected to a metal level (7) of a wiring or to a contact area for connecting a further semiconductor component.

Description

Die vorliegende Erfindung betrifft Anordnungen von Halbleiterbauelementen, bei denen mindestens ein Halbleiterbauelement mit einer Durchkontaktierung durch das Substrat versehen ist, sowie die Herstellung vertikal oder kubisch integrierter Schaltungen.The The present invention relates to arrangements of semiconductor devices, in which at least one semiconductor device with a via is provided by the substrate, as well as the production vertically or cubic integrated circuits.

Zur Herstellung komplexer Halbleiterschaltungen können Halbleiterchips gestapelt und durch elektrische Anschlusskontakte auf den Oberseiten und Unterseiten miteinander verbunden werden. Hierzu müssen elektrisch leitende Verbindungen von der jeweiligen Oberseite eines Chips zu der Unterseite durch das Substrat hindurch hergestellt werden. Das geschieht üblicherweise, indem Kontaktlöcher in das Substrat geätzt und anschließend mit Metall oder einem anderen elektrisch leitfähigen Material gefüllt werden. Falls der elektrische Leiter, der so hergestellt wird, nicht bis auf die Rückseite des Substrates reicht, wird das Substrat von der Rückseite her durch Abschleifen gedünnt, bis das elektrisch leitfähige Material der Kontaktlochfüllung freigelegt ist. Zum Anschließen der Durchkontaktierung können auf die Oberflächen des Bauelementes Metallschichten aufgebracht und entsprechend den vorgesehenen Anschlüssen strukturiert werden. Beim Stapeln der Chips werden die zueinander gehörenden Anschlusskontaktflächen übereinander angeordnet und zum Beispiel mittels eines Lotes elektrisch leitend dauerhaft verbunden. ( J. Vardaman, „3-D Through-Silicon Vias Become a Reality”, Semiconductor International, 6/1/2007 ) For producing complex semiconductor circuits, semiconductor chips can be stacked and connected to one another by electrical connection contacts on the upper sides and lower sides. For this purpose, electrically conductive connections must be made from the respective upper side of a chip to the lower side through the substrate. This is usually done by etching contact holes in the substrate and then filling them with metal or another electrically conductive material. If the electrical conductor thus produced does not extend to the backside of the substrate, the substrate is thinned by abrasion from the backside until the electrically conductive material of the via fill is exposed. To connect the via, metal layers can be applied to the surfaces of the component and structured in accordance with the connections provided. When stacking the chips, the mutually belonging terminal contact surfaces are arranged one above the other and permanently connected electrically, for example by means of a solder. ( J. Vardaman, "3-D Through Silicon Vias Become a Reality", Semiconductor International, 6/1/2007 )

Übliche Verfahren erzeugen Durchkontaktierungen mit Durchmessern von 10 μm bis 50 μm, wobei die Kontaktlöcher mit Kupfer ( T. Rowbotham et al., „Back side exposure of variable size through silicon vias”, J. Vac. Sci. Techn. B24(5), 2006 ) oder polykristallinem Silizium ( E. M. Chow et al., „Process compatible polysilicon-based electrical through-wafer interconnects in silicon substrates”, J. of Micromechanical Systems, Vol. 11, No. 6, 2002 ; J. H. Wu et al., „Through-Wafer Interconnect in Silicon for RFICs”, IEEE Trans. an El. Dev. 51, No. 11, 2004 ) gefüllt werden oder mit organischem Material bedeckt werden ( N. Lietaer et al., „Development of cost-effective high-density through-wafer interconnects for 3D microsystems”, J. of Micromechanics and Microengineering 16, S29–S34, 2006 ).Conventional methods produce plated through holes with diameters of 10 μm to 50 μm, whereby the contact holes with copper ( T. Rowbotham et al., "Back side exposure of variable size through silicon vias", J. Vac. Sci. Techn. B24 (5), 2006 ) or polycrystalline silicon ( EM Chow et al., "Process-compatible polysilicon-based electrical through-wafer interconnects in silicon substrates", J. of Micromechanical Systems, Vol. 6, 2002 ; JH Wu et al., "Through-wafer Interconnect in Silicon for RFICs", IEEE Trans. To El. Dev. 51, no. 11, 2004 ) or covered with organic material ( N. Lietaer et al., "Development of Cost-effective High-density Through-wafer Interfaces for 3D Microsystems", J. of Micromechanics and Microengineering 16, S29-S34, 2006 ).

Größer dimensionierte Durchkontaktierungen in Halbleiterwafern werden zum Beispiel durch Ätzen größerer Ausnehmungen mit schrägen Seitenwänden, zum Beispiel unter Verwendung von KOH, hergestellt. Eine in der Ausnehmung aufgebrachte Metallschicht wird von der gegenüberliegenden Oberseite des Wafers her freigelegt und dort mit einem Kontakt versehen. Bisher übliche Verfahren sind beschrieben in US 2005/156330 , US 2005/090096 , US 6 323 546 , US 6 483 147 , US 6 159 833 , JP 2001 116768 , US 6 352 923 , US 6 252 300 , US 6 110 825 , US 5 511 428 und CA 1 057 411 .Larger sized vias in semiconductor wafers are made, for example, by etching larger recesses with sloped sidewalls, for example, using KOH. A metal layer applied in the recess is exposed from the opposite upper side of the wafer and provided there with a contact. Previously common methods are described in US 2005/156330 . US 2005/090096 . US 6,323,546 . US 6,483,147 . US Pat. No. 6,159,833 . JP 2001 116768 . US 6,352,923 . US Pat. No. 6,252,300 . US 6,110,825 . US 5,511,428 and CA 1 057 411 ,

In der US 2008/0111213 A1 ist eine Durchkontaktierung beschrieben, bei der ein Kontaktloch von einer Seite des Wafers bis zur gegenüberliegenden Seite geätzt und dann vollständig mit einem elektrisch leitfähigen Material gefüllt wird.In the US 2008/0111213 A1 For example, a via is described in which a contact hole is etched from one side of the wafer to the opposite side and then completely filled with an electrically conductive material.

In der DE-Patentanmeldung 10 2008 033 395.6 sind ein Halbleiterbauelement mit einer Durchkontaktierung durch das Substrat und ein zugehöriges Herstellungsverfahren angegeben. Dabei werden nur die Seitenwände und der Boden eines Kontaktloches mit elektrisch leitfähigem Material beschichtet und zum Beispiel Durchkontaktierungen mit typischen Durchmessern von 100 μm in einem Substrat mit einer typischen Dicke von etwa 250 μm realisiert. Ein Substrat aus einem Halbleitermaterial, insbesondere ein SOI-Substrat aus Silizium, wird mit einem in einer vergrabenen Isolationsschicht angeordneten Anschlusspad aus elektrisch leitfähigem Material versehen. Von einer Oberseite des Substrates her wird eine bis auf die Isolationsschicht reichende Öffnung über dem Anschlusspad hergestellt. Eine Dielektrikumschicht wird aufgebracht, und anschließend werden die Dielektrikumschicht und die Isolationsschicht innerhalb der Öffnung soweit entfernt, dass eine Oberseite des Anschlusspads freigelegt wird. Eine Metallisierung wird aufgebracht, die den Anschlusspad kontaktiert. Von einer der Öffnung gegenüberliegenden Rückseite des Substrates wird eine bis zu dem Anschlusspad reichende Durchkontaktierung hergestellt.In the DE patent application 10 2008 033 395.6 are given a semiconductor device with a through-hole through the substrate and an associated manufacturing method. In this case, only the side walls and the bottom of a contact hole are coated with electrically conductive material and realized, for example, plated through holes with typical diameters of 100 .mu.m in a substrate with a typical thickness of about 250 microns. A substrate made of a semiconductor material, in particular an SOI substrate made of silicon, is provided with a connection pad of electrically conductive material arranged in a buried insulation layer. From an upper side of the substrate, an opening extending up to the insulating layer is produced above the connection pad. A dielectric layer is deposited, and then the dielectric layer and the insulating layer within the opening are removed to the extent that an upper surface of the terminal pad is exposed. A metallization is applied, which contacts the connection pad. From a rear side of the substrate opposite the opening, a through-connection extending to the connection pad is produced.

Aufgabe der vorliegenden Erfindung ist es, eine neue Integrationstechnik anzugeben, die Möglichkeiten zur vereinfachten Herstellung vertikal integrierter Schaltungen aufzeigt.task It is the object of the present invention to provide a new integration technique specify the possibilities for simplified production vertically integrated circuits shows.

Diese Aufgabe wird mit der Halbleiterschaltung mit Durchkontaktierung mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Verfahren zur Herstellung vertikal integrierter Schaltungen mit den Merkmalen des Anspruches 12 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.These Task is with the semiconductor circuit with via with the features of claim 1 and with the method for Production of vertically integrated circuits with the features of claim 12 solved. Embodiments arise from the dependent claims.

Bei der Halbleiterschaltung sind ein erstes Halbleiterbauelement mit einem ersten Substrat, das mit einem Bauelement oder einer integrierten Schaltung versehen ist, und ein zweites Halbleiterbauelement mit einem zweiten Substrat, das ebenfalls mit einem Bauelement oder einer integrierten Schaltung versehen ist, mittels einer Verbindungsschicht dauerhaft miteinander verbunden. Die Halbleiterbauelemente befinden sich bei der Herstellung der Halbleiterschaltung vorzugsweise noch im Verbund eines jeweiligen Halbleiter-Wafers, und die Halbleiter-Wafer werden durch einen an sich bekannten Prozess des Wafer-Bonding miteinander verbunden. Zu diesem Zweck wird zumindest einer der miteinander zu verbindenden Halbleiter-Wafer auf einer Oberseite mit einer Verbindungsschicht oder Bond-Schicht versehen. Die Verbindungsschicht kann zum Beispiel ein Oxid des Halbleitermaterials, insbesondere Siliziumdioxid, sein. Der andere Wafer wird auf der Verbindungsschicht angeordnet und dauerhaft darauf befestigt. Diese Anordnung aus zwei Halbleiterkörpern und der dazwischen vorhandenen Verbindungsschicht ist für eine Anwendung des eingangs beschriebenen Herstellungsverfahrens geeignet, bei dem eine Durchkontaktierung hergestellt wird, indem eine Metallisierung auf ein in einem Kontaktloch freigelegtes Anschlusspad und auf die Seitenwände des Kontaktloches aufgebracht wird. Eine oberseitig angeordnete Anschlussmetallschicht ist mit der Metallisierung elektrisch leitend verbunden und vervollständigt die Durchkontaktierung. Als Anschlusspad ist eine beliebige Anschlusskontaktschicht geeignet, insbesondere eine Metallschicht, zum Beispiel eine Metallebene einer Verdrahtung. Wenn die mit einer Bauelementstruktur, einer Schaltung und/oder einer Verdrahtung versehene oder in sonstiger Weise prozessierte Seite eines Halbleiter-Wafers oder Substrates als Vorderseite des Halbleiterbauelementes und die gegenüberliegende Seite als dessen Rückseite bezeichnet wird, können das erste Halbleiterbauelement und das zweite Halbleiterbauelement mit ihren Vorderseiten, mit ihren Rückseiten oder mit einer Vorderseite und einer Rückseite miteinander verbunden werden. Daraus ergeben sich unterschiedliche Ausführungsformen der Halbleiterschaltung. Eine Oberseite eines Halbleiterbauelementes, die von dem anderen Halbleiterbauelement abgewandt ist, kann bei der Halbleiterschaltung zur Aufnahme weiterer Komponenten vorgesehen werden.In the semiconductor circuit, a first semiconductor device having a first substrate provided with a device or an integrated circuit and a second semiconductor device having a second substrate also provided with a device or an integrated circuit are permanently connected to each other by means of a connection layer , In the production of the semiconductor circuit, the semiconductor components are preferably still in the combination of one each The semiconductor wafers and the semiconductor wafers are interconnected by a per se known process of wafer bonding. For this purpose, at least one of the semiconductor wafers to be connected to one another is provided on an upper side with a connection layer or bonding layer. The bonding layer may be, for example, an oxide of the semiconductor material, in particular silicon dioxide. The other wafer is placed on the tie layer and permanently attached thereto. This arrangement of two semiconductor bodies and the connecting layer therebetween is suitable for an application of the manufacturing method described in the introduction, in which a via is produced by applying a metallization to a contact pad exposed in a contact hole and to the side walls of the contact hole. A terminal metal layer arranged on the upper side is electrically conductively connected to the metallization and completes the through-connection. Any connection contact layer is suitable as a connection pad, in particular a metal layer, for example a metal plane of a wiring. If the side of a semiconductor wafer or substrate provided with a component structure, a circuit and / or a wiring or otherwise processed is referred to as the front side of the semiconductor component and the opposite side as its back side, the first semiconductor component and the second semiconductor component can be connected to their Front sides, with their backs or with a front and a back connected to each other. This results in different embodiments of the semiconductor circuit. An upper side of a semiconductor device, which is remote from the other semiconductor device, may be provided in the semiconductor circuit for receiving further components.

Die Anschlusskontaktschicht kann ein Diffusionsbereich in einem Substrat sein und zum Beispiel durch Einbringen von Dotierstoff in einen Bereich des Halbleitermateriales hergestellt werden. Vorzugsweise befindet sich der Diffusionsbereich an einer Vorderseite eines Substrates, über der Metallebenen einer Verdrahtung angeordnet sind.The Terminal contact layer may be a diffusion region in a substrate and, for example, by introducing dopant into one Be prepared area of the semiconductor material. Preferably the diffusion region is at a front side of a substrate, over the metal levels of a wiring are arranged.

Die Durchkontaktierung kann in nur einem der Halbleiterbauelemente oder in beiden Halbleiterbauelementen vorhanden sein. Wenn die Durchkontaktierung in beiden Halbleiterbauelementen vorgesehen ist, können die Verbindungsschicht und die Anschlusskontaktschicht auf verschiedenen Seiten eines der Halbleiter-Wafer angeordnet werden und das Kontaktloch zur Aufnahme der Metallisierung der Durchkontaktierung durch beide Halbleiter-Wafer hindurch geätzt werden. Statt dessen kann die Anschlusskontaktschicht zwischen den verbundenen Halbleiter-Wafern angeordnet werden. In diesem Fall werden in beide Halbleiter-Wafer Kontaktlöcher jeweils bis zu der Anschlusskontaktschicht geätzt und die Kontaktlöcher mit Metallisierungen versehen, die die Anschlusskontaktschicht auf einander gegenüberliegenden Seiten kontaktieren.The Through-hole can be in only one of the semiconductor devices or be present in both semiconductor devices. If the feedthrough is provided in both semiconductor devices, can the connection layer and the terminal contact layer on different Sides of one of the semiconductor wafers are arranged and the contact hole for receiving the metallization of the via through both Etched through semiconductor wafers. Instead, you can the terminal contact layer between the connected semiconductor wafers to be ordered. In this case, in both semiconductor wafers Contact holes each up to the terminal contact layer etched and the contact holes with metallizations provided that the terminal contact layer on opposite one another Contact pages.

Die Metallisierung der Durchkontaktierung ist vorzugsweise von dem Halbleitermaterial des betreffenden Substrates durch eine auf der Seitenwand des Kontaktloches vorhandene Seitenwandisolation elektrisch isoliert. Die Metallisierung der Durchkontaktierung kann zwei oder mehrere Anschlusskontaktschichten gleichzeitig kontaktieren. Zwei oder mehr Durchkontaktierungen in demselben Halbleiterbauelement können zu Anschlusskontaktflächen verschiedener Metallebenen desselben Halbleiterbauelementes oder beider Halbleiterbauelemente geführt sein.The Metallization of the via is preferably of the semiconductor material of the relevant substrate by a on the side wall of the contact hole existing sidewall insulation electrically isolated. The metallization the via may include two or more terminal contact layers contact at the same time. Two or more vias in the same semiconductor device can to terminal contact surfaces different metal levels of the same semiconductor device or be guided both semiconductor devices.

Bei Ausführungsbeispielen ist ein mikromechanischer Sensor, wie zum Beispiel ein Drucksensor oder ein auf Trägheitskräfte ansprechender Beschleunigungssensor oder Drehratensensor in einem Halbleiterbauelement eingebaut. Bei einer solchen Ausführungsform kann in der mit der Verbindungsschicht versehenen Vorderseite des einen Halbleiterbauelementes mindestens ein elektrisch leitfähiges Element eines Sensors angeordnet sein, das mit der Anschlusskontaktschicht elektrisch leitend verbunden ist. Das elektrisch leitfähige Element ist zum Beispiel eine Elektrode eines kapazitiv messenden Beschleunigungssensors mit Trägheitselement. Derartige Sensoren sind an sich bekannt und können in Verbindung mit der Halbleiterschaltung eingesetzt werden. Bei einem Drucksensor kann das elektrisch leitfähige Element eine zumindest bereichsweise elektrisch leitfähige Membran sein, die über einer Aussparung in der Vorderseite eines auf der Rückseite mit der Verbindungsschicht versehenen Halbleiterbauelementes angeordnet und mit der Anschlusskontaktschicht elektrisch leitend verbunden ist.at Exemplary embodiments is a micromechanical sensor, such as a pressure sensor or inertial forces responsive acceleration sensor or yaw rate sensor in a semiconductor device built-in. In such an embodiment, in the front side of the one semiconductor device provided with the connection layer at least one electrically conductive element of a sensor be arranged with the terminal contact layer electrically is conductively connected. The electrically conductive element is, for example, an electrode of a capacitive acceleration sensor with inertia element. Such sensors are known per se and may be used in conjunction with the semiconductor circuit become. In a pressure sensor, the electrically conductive Element an at least partially electrically conductive Membrane that has a recess in the front one provided with the tie layer on the back Semiconductor component arranged and with the terminal contact layer is electrically connected.

Auf der Anschlussmetallschicht der Durchkontaktierung kann eine Kontaktfläche zum Aufbringen einer Lotkugel vorgesehen sein. Statt dessen kann die Anschlussmetallschicht zu einer Metallebene der Verdrahtung des betreffenden Halbleiterbauelementes gehören oder mit einer Metallebene der Verdrahtung elektrisch leitend verbunden sein. Ausgestaltungen der Halb leiterschaltung sehen vor, dass die Anschlussmetallschicht mit einem Anschlussleiter eines Oberflächensensors versehen ist und eine Leiterstruktur, zum Beispiel für einen biologischen Sensor, auf der betreffenden Oberseite der Halbleiterschaltung vorhanden ist.On The terminal metal layer of the via can have a contact surface be provided for applying a solder ball. Instead, you can the terminal metal layer to a metal level of the wiring belonging to the semiconductor device concerned or with a metal level of the wiring to be electrically connected. Embodiments of the semiconductor circuit provide that the terminal metal layer provided with a connection conductor of a surface sensor is and a ladder structure, for example for a biological sensor, present on the relevant upper side of the semiconductor circuit is.

Es folgt eine genauere Beschreibung von Beispielen der Halbleiterschaltung und des Herstellungsverfahrens anhand der beigefügten Figuren.It follows a more detailed description of examples of the semiconductor circuit and the manufacturing process with reference to the attached figures.

1 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Rückseite eines mit einer Durchkontaktierung versehenen zweiten Substrates, wobei die Durchkontaktierung mit einer Metallebene des ersten Substrates verbunden ist. 1 shows a cross section through an off The invention relates to a connection of the front side of a first substrate to the rear side of a second substrate provided with a via, wherein the through connection is connected to a metal plane of the first substrate.

2 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Vorderseite eines mit einer Durchkontaktierung versehenen zweiten Substrates. 2 shows a cross section through an embodiment with a connection of the front side of a first substrate with the front side of a provided with a via second substrate.

3 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Vorderseite eines mit zwei Durchkontaktierungen versehenen zweiten Substrates. 3 shows a cross section through an embodiment with a connection of the front side of a first substrate with the front of a provided with two vias second substrate.

4 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Vorderseite eines mit einer Durchkontaktierung versehenen zweiten Substrates, wobei die Durchkontaktierung unmittelbar mit Metallebenen beider Substrate verbunden ist. 4 shows a cross section through an embodiment with a connection of the front side of a first substrate to the front side of a second substrate provided with a via, wherein the via is directly connected to metal layers of both substrates.

5 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Rückseite eines ersten Substrates mit der Rückseite eines zweiten Substrates, wobei eine Durchkontaktierung durch beide Substrate hindurch vorhanden ist. 5 shows a cross-section through an embodiment with a connection of the back of a first substrate with the back of a second substrate, wherein a through-hole through both substrates is present.

6 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Rückseite eines ersten Substrates mit der Vorderseite eines zweiten Substrates, wobei eine Durchkontaktierung durch beide Substrate hindurch vorhanden ist. 6 shows a cross section through an embodiment with a connection of the back of a first substrate with the front side of a second substrate, wherein a through-hole through both substrates is present.

7 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Rückseite eines ersten Substrates mit der Vorderseite eines zweiten Substrates, wobei in beiden Substraten jeweils eine Durchkontaktierung vorhanden ist. 7 shows a cross section through an embodiment with a compound of the back of a first substrate with the front side of a second substrate, wherein in each case a via is present in both substrates.

8 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der 1, wobei die Durchkontaktierung mit einem Diffusionsbereich des ersten Substrates verbunden ist. 8th shows a cross section through an embodiment according to the 1 wherein the via is connected to a diffusion region of the first substrate.

9 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der 1, bei dem das erste Substrat einen integrierten mikromechanischen Sensor aufweist. 9 shows a cross section through an embodiment according to the 1 in which the first substrate has an integrated micromechanical sensor.

10 zeigt einen Querschnitt durch ein weiteres Ausführungsbeispiel gemäß der 1, bei dem das erste Substrat einen integrierten mikromechanischen Sensor aufweist. 10 shows a cross section through a further embodiment according to the 1 in which the first substrate has an integrated micromechanical sensor.

11 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der 2, bei dem das zweite Substrat einen Oberflächensensor aufweist. 11 shows a cross section through an embodiment according to the 2 in which the second substrate has a surface sensor.

12 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der 5, bei dem das erste Substrat einen integrierten Drucksensor aufweist. 12 shows a cross section through an embodiment according to the 5 in which the first substrate has an integrated pressure sensor.

13 zeigt einen Querschnitt durch eine Variante des Ausführungsbeispiels gemäß der 7, bei der zwei Anschlusskontaktschichten vorhanden sind. 13 shows a cross section through a variant of the embodiment according to the 7 in which two terminal contact layers are present.

14 zeigt einen Querschnitt durch eine Variante des Ausführungsbeispiels gemäß der 13. 14 shows a cross section through a variant of the embodiment according to the 13 ,

Die 1 zeigt ein Ausführungsbeispiel der Halbleiterschaltung im Querschnitt. Die Halbleiterschaltung umfasst ein erstes Halbleitersubstrat S1 mit einem ersten Substrat 1 und ein zweites Halbleitersubstrat S2 mit einem zweiten Substrat 2. Die Substrate 1, 2 sind jeweils Halbleitermaterial, insbesondere Silizium, und bei der Herstellung der Halbleiterschaltung vorzugsweise im Verbund eines Halbleiter-Wafers, auf dem eine Vielzahl gleichartiger Halbleiterbauelemente oder integrierter Schaltungen hergestellt wird. In den Substraten 1, 2 sind Halbleiterbauelement oder integrierte Schaltungen ausgebildet, für die auf einer Oberseite des Substrates jeweils eine Verdrahtung vorgesehen ist. Die Verdrahtung kann wie üblich eine oder mehrere strukturierte Metallebenen 7, nach Bedarf mit Zwischenmetalldielektrikum 4 und vertikalen leitenden Verbindungen (vias) 8, umfassen. In den nachfolgend beschriebenen Ausführungsbeispielen sind die Halbleiterbauelemente zumeist mit mehreren Metallebenen dargestellt, die in dieser Form eine mehrlagige Verdrahtung bilden, wie sie insbesondere bei integrierten Schaltungen üblich ist. Statt dessen kann nur eine Metallebene mit Anschlusskontakten vorhanden sein, insbesondere, wenn das betreffende Bauelement ein Einzelbauelement ist, wie zum Beispiel ein Leistungshalbleiterbauelement (insbesondere zum Beispiel ein Leistungs-MOS-Feldeffekttransistor, power MOSFET) oder ein IGBT (insulated-gate bipolar transistor). Die Ausgestaltung der Halbleiterschaltung mit mindestens einem Einzelbauelement entspricht bis auf die Anzahl der Metallebenen der Darstellung in den Figuren und ergibt sich unmittelbar durch Streichung der überzähligen Metallebenen. Zwischen dem Halbleitermaterial und der ersten oder einzigen Metallebene kann eine Isolationsschicht 3 vorhanden sein. Die Isolationsschicht 3 kann statt dessen auch weggelassen sein. Unter der Bezeichnung Halbleiterbauelement soll in dieser Beschreibung und in den Patentansprüchen jeweils das Substrat einschließlich darin ausgebildeter Bauelementstrukturen sowie der Anschlusskontakte oder Verdrahtung verstanden werden.The 1 shows an embodiment of the semiconductor circuit in cross section. The semiconductor circuit comprises a first semiconductor substrate S1 having a first substrate 1 and a second semiconductor substrate S2 having a second substrate 2 , The substrates 1 . 2 are each semiconductor material, in particular silicon, and in the production of the semiconductor circuit preferably in the composite of a semiconductor wafer, on which a plurality of similar semiconductor devices or integrated circuits is produced. In the substrates 1 . 2 Semiconductor device or integrated circuits are formed, for each of which a wiring is provided on an upper surface of the substrate. The wiring can, as usual, one or more structured metal layers 7 as required with intermetal dielectric 4 and vertical conductive connections (vias) 8th , include. In the exemplary embodiments described below, the semiconductor components are usually illustrated with a plurality of metal layers, which in this form form a multi-layered wiring, as is usual in particular in integrated circuits. Instead, only one metal level with terminal contacts may be present, in particular if the relevant component is a single component, such as a power semiconductor component (in particular, for example, a power MOS field-effect transistor, power MOSFET) or an IGBT (insulated-gate bipolar transistor). , The design of the semiconductor circuit with at least one individual component corresponds to the illustration in the figures, except for the number of metal levels, and results directly from deletion of the surplus metal levels. Between the semiconductor material and the first or single metal layer may be an insulating layer 3 to be available. The insulation layer 3 may instead be omitted. In this description and in the claims, the term semiconductor component is to be understood as meaning in each case the substrate, including component structures formed therein, as well as the connection contacts or wiring.

Die mit mindestens einer Metallebene 7 versehene Seite des Halbleiterbauelementes wird im Folgenden als Vorderseite F1, F2, die gegenüberliegende Seite des Halbleiterbauelementes als dessen Rückseite B1, B2 bezeichnet. Es ist eine Verbindungsschicht 5 vorhanden, die die Vorderseite F1 oder die Rückseite B1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 oder der Rückseite B2 des zweiten Halbleiterbauelementes S2 verbindet. In dem Ausführungsbeispiel der 1 ist die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Rückseite B2 des zweiten Halbleiterbauelementes S2 verbunden. Die Verbindungsschicht 5 kann eine beim Verbinden (bonding) von Halbleiter-Wafern üblicherweise verwendete Bondschicht sein und ist insbesondere ein Oxid des Halbleitermaterials der Substrate 1, 2. Die nicht miteinander verbundenen Oberseiten der Halbleiterbauelemente können mit einer Passivierung 6 bedeckt sein.The one with at least one metal level 7 provided side of the semiconductor device is hereinafter referred to as the front side F1, F2, the opposite side of the semiconductor device as its rear side B1, B2. It is a tie layer 5 existing, which connects the front side F1 or the back side B1 of the first semiconductor device S1 with the front side F2 or the back side B2 of the second semiconductor device S2. In the embodiment of 1 the front side F1 of the first semiconductor device S1 is connected to the rear side B2 of the second semiconductor device S2. The connection layer 5 may be a bonding layer commonly used in bonding of semiconductor wafers, and is particularly an oxide of the semiconductor material of the substrates 1 . 2 , The unconnected tops of the semiconductor devices may be passivated 6 be covered.

An der Vorderseite F1 des ersten Halbleiterbauelementes S1 befindet sich eine Anschlusskontaktschicht 17, die in diesem Ausführungsbeispiel in der obersten Metallebene 7 des ersten Halbleiterbauelementes S1 angeordnet ist. Die Anschlusskontaktschicht 17 kann aber auch in einer tiefer liegenden, das heißt, in geringerem Abstand zu dem ersten Substrat 1 angeordneten Metallebene 7 ausgebildet sein. Über der Anschlusskontaktschicht 17 befindet sich ein Kontaktloch 14 in dem zweiten Halbleiterbauelement S2. Das Kontaktloch 14 wird bei der Herstellung in das zweite Substrat 2 geätzt. DRIE (deep reactive ion etching) ist ein hierfür geeignetes Ätzverfahren. Das Kontaktloch 14 ist mit einer Metallisierung 11 versehen, die die Anschlusskontaktschicht 17 kontaktiert und von dem Halbleitermaterial des zweiten Substrates 2 durch eine Seitenwandisolation 10 elektrisch isoliert ist. Die Metallisierung 11 kann mittels CVD (chemical vapor deposition) konform zur Oberfläche, also mit gleichmäßiger Dicke, aufgebracht werden. Mittels einer Spacerätzung, die das Metall von der Oberseite schneller entfernt als vom Boden des Kontaktloches 14, wird erreicht, dass die verbleibende Metallisierung 11 entsprechend der 1 am Boden des Kontaktloches und auf dessen Seitenwänden vorhanden ist. Die Metallisierung 11 ist vorzugsweise von der Passivierung 6 bedeckt.At the front side F1 of the first semiconductor device S1 is a terminal contact layer 17 , which in this embodiment in the highest metal level 7 of the first semiconductor device S1 is arranged. The terminal contact layer 17 But it can also be located in a deeper, that is, at a closer distance to the first substrate 1 arranged metal level 7 be educated. Above the terminal contact layer 17 there is a contact hole 14 in the second semiconductor device S2. The contact hole 14 becomes in the production in the second substrate 2 etched. DRIE (deep reactive ion etching) is a suitable etching process for this purpose. The contact hole 14 is with a metallization 11 provided that the terminal contact layer 17 contacted and from the semiconductor material of the second substrate 2 through a sidewall insulation 10 is electrically isolated. The metallization 11 Can be applied by CVD (chemical vapor deposition) compliant to the surface, so with a uniform thickness. By means of a spacer etching, which removes the metal faster from the top than from the bottom of the contact hole 14 , that achieves that remaining metallization 11 according to the 1 is present at the bottom of the contact hole and on its side walls. The metallization 11 is preferably of the passivation 6 covered.

Auf der von der Verbindungsschicht 5 abgewandten Seite des zweiten Halbleiterbauelementes S2, die in diesem Ausführungsbeispiel dessen Vorderseite F2 ist, befindet sich eine Anschlussmetallschicht 12, die elektrisch leitend mit der Metallisierung 11 verbunden ist. Die Anschlussmetallschicht 12 wird vorzugsweise durch Sputtering hergestellt, wobei die Innenseiten des Kontaktloches 14 frei bleiben. Die Anschlussmetallschicht 12 kann als oberste Metallschicht gesondert aufgebracht sein oder, falls sich die Vorderseite F2 des zweiten Halbleiterbauelementes S2 wie in dem Ausführungsbeispiel der 1 an dieser Oberseite der Halbleiterschaltung befindet, einen Anteil einer obersten Metallebene des zweiten Halbleiterbauelementes S2 bilden. Ein nicht mit der Metallisierung 11 in dem Kontaktloch 14 direkt verbundener Anteil der Anschlussmetallschicht 12a, der einen Anteil einer Metallebene 7 bildet, ist als Beispiel eingezeichnet.On the from the connection layer 5 opposite side of the second semiconductor device S2, which is the front side F2 in this embodiment, there is a terminal metal layer 12 , which is electrically conductive with the metallization 11 connected is. The connection metal layer 12 is preferably produced by sputtering, wherein the insides of the contact hole 14 remain free. The connection metal layer 12 can be applied separately as the top metal layer or, if the front side F2 of the second semiconductor device S2 as in the embodiment of the 1 is located at this top of the semiconductor circuit, forming a portion of a top metal level of the second semiconductor device S2. One not with the metallization 11 in the contact hole 14 directly connected portion of the terminal metal layer 12a who shares a metal level 7 is shown as an example.

Das Ausführungsbeispiel der 1 zeigt, wie mittels einer Durchkontaktierung durch ein Substrat, die bis zu einer Anschlusskontaktschicht 17 reicht, eine Verbindung zwischen Metallebenen zweier gestapelter Halbleiterbauelemente möglich ist und so eine vertikal integrierte Halbleiterschaltung auf verbesserte Weise realisiert werden kann. Die in dieser Integrationstechnik liegenden Möglichkeiten werden im Folgenden anhand weiterer Ausführungsbeispiele aufgezeigt.The embodiment of 1 shows, as by means of a via through a substrate, up to a terminal contact layer 17 is sufficient, a connection between metal levels of two stacked semiconductor devices is possible and so a vertically integrated semiconductor circuit can be realized in an improved manner. The possibilities lying in this integration technology are shown below with reference to further embodiments.

Die 2 zeigt ein weiteres Ausführungsbeispiel der Halbleiterschaltung mit einem ersten Halbleitersubstrat S1 mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der 2 ist die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die dem Ausführungsbeispiel der 1 entsprechenden Komponenten sind in der 2 mit denselben Bezugszeichen versehen. Vorzugsweise werden beide Vorderseiten F1, F2 der Halbleiterbauelemente vor dem Bonden mit einer Verbindungsschicht 5 versehen, so dass die obersten Metallebenen 7 jeweils planarisierend abgedeckt sind. Das ist in der 2 mit der doppelten Verbindungsschicht 5 angedeutet. Die Durchkontaktierung mit Kontaktloch 14 und Metallisierung 11 ist hier nicht nur in dem zweiten Substrat 2, sondern auch zwischen den Leitern der Verdrahtung an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 vorhanden. Die Anschlusskontaktschicht 17 befindet sich wie in dem zuvor beschriebenen Ausführungsbeispiel in einer Metallebene 7 an der Vorderseite F1 des ersten Halbleiterbauelementes S1The 2 shows a further embodiment of the semiconductor circuit with a first semiconductor substrate S1 having a first substrate 1 and a second semiconductor substrate S2 having a second substrate 2 in cross section. In the embodiment of 2 the front side F1 of the first semiconductor device S1 is connected to the front side F2 of the second semiconductor device S2. The the embodiment of the 1 corresponding components are in the 2 provided with the same reference numerals. Preferably, both front sides F1, F2 of the semiconductor devices are prior to bonding with a connection layer 5 provided so that the top metal levels 7 each planarizing covered. That is in the 2 with the double connection layer 5 indicated. The via with contact hole 14 and metallization 11 is not just in the second substrate here 2 but also between the conductors of the wiring on the front side F2 of the second semiconductor device S2. The terminal contact layer 17 is in a metal plane as in the previously described embodiment 7 at the front side F1 of the first semiconductor device S1

Die Anschlussmetallschicht 12 ist bei dem Ausführungsbeispiel der 2 auf der Rückseite B2 des zweiten Halbleiterbauelementes S2 angeordnet, die mit einer Isolationsschicht 15, zum Beispiel aus dem Material des Zwischenmetalldielektrikums, versehen ist. Die Anschlussmetallschicht 12 ist hier nicht für eine Verbindung zu einer Verdrahtung des zweiten Halbleiterbauelementes S2 vorgesehen, sondern für einen externen Anschluss, zum Beispiel an einen Anschlusskontakt eines weiteren Halbleiterbauelementes. Zu diesem Zweck befindet sich in der Passivierung 6 eine Öffnung, in der eine Kontaktfläche 9 der Anschlussmetallschicht 12 von einer Lotkugel 13 kontaktiert werden kann.The connection metal layer 12 is in the embodiment of 2 arranged on the back B2 of the second semiconductor device S2, with an insulating layer 15 , For example, from the material of the intermetal dielectric is provided. The connection metal layer 12 is not provided here for a connection to a wiring of the second semiconductor component S2, but for an external connection, for example to a connection contact of a further semiconductor component. For this purpose is in the passivation 6 an opening in which a contact surface 9 the terminal metal layer 12 from a solder ball 13 can be contacted.

Die 3 zeigt ein weiteres Ausführungsbeispiel der Halbleiterschaltung mit einem ersten Halbleitersubstrat S1 mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der 3 ist die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die Anordnung der Halbleiterbauelemente S1, S2 mit der hier doppelten Verbindungsschicht 5 und die Ausgestaltung der Durchkontaktierung entsprechen dem Ausführungsbeispiel gemäß der 2, und die entsprechenden Komponenten sind in der 3 mit denselben Bezugszeichen wie in der 2 versehen. Bei dem Ausführungsbeispiel der 3 befindet sich eine weitere Durchkontaktierung in dem zweiten Substrat 2, die von der Rückseite B2 des zweiten Halbleiterbauelementes S2 bis zu einer Metallebene 7 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 reicht. Die weitere Durchkontaktierung weist ein weiteres Kontaktloch 14a mit einer weiteren Metallisierung 11a auf. Die weitere Metallisierung 11a ist in Kontakt mit einer weiteren Anschlusskontaktschicht 18, die in einer Metallebene 7 des zweiten Halbleiterbauelementes S2 ausgebildet ist. Die Durchkontaktierungen des zweiten Halbleiterbauelementes S2 sind über die gemeinsame Anschlussmetallschicht 12 elektrisch leitend miteinander verbunden, so dass über die Durchkontaktierungen eine Verbindung zwischen den Verdrahtungen der beiden Halbleiterbauelemente S1, S2 hergestellt ist.The 3 shows a further embodiment of the semiconductor circuit with a first semiconductor substrate S1 having a first substrate 1 and a second semiconductor substrate S2 having a second substrate 2 in cross section. In the embodiment of 3 the front side F1 of the first semiconductor device S1 is connected to the front side F2 of the second semiconductor device S2. The arrangement of the semiconductor devices S1, S2 with the here double connection layer 5 and the configuration of the via correspond to the embodiment according to the 2 , and the corresponding components are in the 3 with the same reference numerals as in the 2 Mistake. In the embodiment of the 3 there is another via in the second substrate 2 from the back B2 of the second semiconductor device S2 to a metal plane 7 at the front side F2 of the second semiconductor device S2 extends. The further via has another contact hole 14a with another metallization 11a on. The further metallization 11a is in contact with another terminal contact layer 18 who are in a metal level 7 of the second semiconductor device S2 is formed. The plated-through holes of the second semiconductor component S2 are via the common terminal metal layer 12 electrically conductively connected to each other, so that via the vias, a connection between the wirings of the two semiconductor devices S1, S2 is made.

Die 4 zeigt ein weiteres Ausführungsbeispiel der Halbleiterschaltung mit einem ersten Halbleitersubstrat S1 mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der 4 ist die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die den Ausführungsbeispielen der 1 bis 3 entsprechenden Komponenten sind in der 4 mit denselben Bezugszeichen versehen. Die Anordnung der Halbleiterbauelemente S1, S2 mit der hier doppelten Verbindungsschicht 5 und die Ausgestaltung der Durchkontaktierung entsprechen dem Ausführungsbeispiel gemäß der 2. Bei dem Ausführungsbeispiel der 4 befindet sich in einer Metallebene 7 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 eine weitere Anschlusskontaktschicht 18a, die wie die Anschlusskontaktschicht 17 an der Vorderseite F1 des ersten Halbleiterbauelementes S1 von der Metallisierung 11 der Durchkontaktierung kontaktiert wird. Die dargestellte Anordnung der weiteren Anschlusskontaktschicht 18a innerhalb einer Metallebene 7 des zweiten Halbleiterbauelementes S2 hat den Vorteil, dass bei der Herstellung des Kontaktloches 14 ein Bereich der Oberfläche der weiteren Anschlusskontaktschicht 18a freigelegt wird und dieser Bereich nur einen kleinen Anteil der Bodenfläche des Kontaktloches 14 einnimmt. Es ist daher möglich, das Kontaktloch 14 angrenzend an die weitere Anschlusskontaktschicht 18a tiefer zu ätzen, bis auch die Anschlusskontaktschicht 17 freigelegt ist. Die dann aufgebrachte Metallisierung 11 kontaktiert dann ohne weiteren Prozessaufwand bereits beide Anschlusskontaktschichten 17, 18a. Auf diese Weise ist mittels der Durchkontaktierung eine direkte elektrisch leitende Verbindung zwischen den Verdrahtungen der beiden Halbleiterbauelemente S1, S2 hergestellt.The 4 shows a further embodiment of the semiconductor circuit with a first semiconductor substrate S1 having a first substrate 1 and a second semiconductor substrate S2 having a second substrate 2 in cross section. In the embodiment of 4 the front side F1 of the first semiconductor device S1 is connected to the front side F2 of the second semiconductor device S2. The the embodiments of the 1 to 3 corresponding components are in the 4 provided with the same reference numerals. The arrangement of the semiconductor devices S1, S2 with the here double connection layer 5 and the configuration of the via correspond to the embodiment according to the 2 , In the embodiment of the 4 is in a metal level 7 on the front side F2 of the second semiconductor device S2, a further terminal contact layer 18a that like the terminal contact layer 17 on the front side F1 of the first semiconductor device S1 from the metallization 11 the via is contacted. The illustrated arrangement of the further connection contact layer 18a within a metal level 7 of the second semiconductor device S2 has the advantage that in the manufacture of the contact hole 14 an area of the surface of the further terminal contact layer 18a is exposed and this area only a small proportion of the bottom surface of the contact hole 14 occupies. It is therefore possible the contact hole 14 adjacent to the further terminal contact layer 18a etch deeper, even the terminal contact layer 17 is exposed. The then applied metallization 11 then contacted without further process effort already both terminal contact layers 17 . 18a , In this way, a direct electrically conductive connection between the wirings of the two semiconductor components S1, S2 is produced by means of the plated-through hole.

Die 5 zeigt ein weiteres Ausführungsbeispiel der Halbleiterschaltung mit einem ersten Halbleitersubstrat S1 mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der 5 ist die Rückseite B1 des ersten Halbleiterbauelementes S1 mit der Rückseite B2 des zweiten Halbleiterbauelementes S2 verbunden. Die den Ausführungsbeispielen der 1 bis 4 entsprechenden Komponenten sind in der 5 mit denselben Bezugszeichen versehen. Bei dem Ausführungsbeispiel der 5 geht das Kontaktloch 14 durch das erste Substrat 1 und das zweite Substrat 2, und die Anschlusskontaktschicht 17 befindet sich in einer Metallebene 7 an der Vorderseite F1 des ersten Halbleiterbauelementes S1. Bei dieser Ausgestaltung verbindet die Durchkontaktierung somit Leiter an den einander gegenüberliegenden Oberseiten der Halbleiterschaltung, nämlich die Anschlusskontaktschicht 17 auf der Vorderseite F1 des ersten Halbleiterbauelementes S1 und die Anschlussmetallschicht 12 auf der Vorderseite F2 des zweiten Halbleiterbauelementes S2.The 5 shows a further embodiment of the semiconductor circuit with a first semiconductor substrate S1 having a first substrate 1 and a second semiconductor substrate S2 having a second substrate 2 in cross section. In the embodiment of 5 the back side B1 of the first semiconductor device S1 is connected to the rear side B2 of the second semiconductor device S2. The the embodiments of the 1 to 4 corresponding components are in the 5 provided with the same reference numerals. In the embodiment of the 5 the contact hole goes 14 through the first substrate 1 and the second substrate 2 , and the terminal contact layer 17 is in a metal level 7 at the front side F1 of the first semiconductor device S1. In this embodiment, the plated-through hole thus connects conductors to the opposite upper sides of the semiconductor circuit, namely the terminal contact layer 17 on the front side F1 of the first semiconductor device S1 and the terminal metal layer 12 on the front side F2 of the second semiconductor device S2.

Bei der Herstellung der Durchkontaktierung des Ausführungsbeispiels der 5 kann das Kontaktloch nach dem Bonden der Halbleiter-Wafer der Substrate 1, 2 in zwei Schritten geätzt werden. In einem ersten Schritt wird ausgehend von der Vorderseite F2 des zweiten Halbleiterbauelementes S2 ein Kontaktloch bis zu der Verbindungsschicht 5 geätzt, wobei die Verbindungsschicht 5, die zum Beispiel Siliziumdioxid ist, als Ätzstoppschicht fungiert. Dann wird das Material der Isolationsschicht aufgebracht, die später die in der 5 eingezeichnete weitere Seitenwandisolation 10a bildet. Mit einer nachfolgenden Spacerätzung wird das Material der Isolationsschicht am Boden des Kontaktloches entfernt, so dass die weitere Seitenwandisolation 10a stehen bleibt. Bei der Spacerätzung wird am Boden des Kontaktloches durch die Verbindungsschicht 5 hindurch bis auf das erste Substrat 1 geätzt, wobei das Halbleitermaterial des ersten Substrates 1, zum Beispiel Silizium, als Ätzstoppschicht fungiert. Das Kontaktloch 14 wird dann weiter in das erste Substrat 1 geätzt, bis die Isolationsschicht 3 an der Vorderseite F1 des ersten Halbleiterbauelementes S1 erreicht wird, wobei die weitere Seitenwandisolation 10a als Hartmaske verwendet wird. Dann wird das Material der Isolationsschicht aufgebracht, die später die in der 5 eingezeichnete Seitenwandisolation 10 bildet, vorzugsweise das gleiche Material, das auch für die weitere Seitenwandisolation 10a verwendet wird, zum Beispiel Siliziumdioxid. Mit einer erneuten Spacerätzung wird das Material auch dieser Isolationsschicht am Boden des Kontaktloches entfernt, so dass die Seitenwandisolation 10 stehen bleibt. Am Boden des Kontaktloches wird durch die auf dem ersten Substrat 1 vorhandene Isolationsschicht 3 hindurch geätzt, bis die Anschlusskontaktschicht 17 erreicht ist. Dann wird die Metallisierung 11 hergestellt, die die Anschlusskontaktschicht 17 kontaktiert. Die Durchkontaktierung kann bei dem Ausführungsbeispiel der 5 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 so ausgestaltet sein wie in dem Ausführungsbeispiel der 1. In einer Variante des Herstellungsverfahrens wird das Material für die weitere Seitenwandisolation 10a erst aufgebracht, nachdem die Verbindungsschicht 5 am Boden des Kontaktloches entfernt worden ist.In the manufacture of the via of the embodiment of 5 For example, the contact hole may be after bonding the semiconductor wafers of the substrates 1 . 2 be etched in two steps. In a first step, starting from the front side F2 of the second semiconductor component S2, a contact hole is formed up to the connection layer 5 etched, with the bonding layer 5 For example, which is silicon dioxide, acts as an etch stop layer. Then the material of the insulating layer is applied, which later in the 5 drawn further side wall insulation 10a forms. With a subsequent spacer etching, the material of the insulating layer is removed at the bottom of the contact hole, so that the further side wall insulation 10a stop. In spacer etching, at the bottom of the contact hole is through the connecting layer 5 through to the first substrate 1 etched, wherein the semiconductor material of the first substrate 1 , for example silicon, acts as an etch stop layer. The contact hole 14 will then continue into the first substrate 1 etched until the insulation layer 3 is reached at the front side F1 of the first semiconductor device S1, wherein the further side wall insulation 10a as hard mask is used. Then the material of the insulating layer is applied, which later in the 5 drawn side wall insulation 10 forms, preferably the same material, which also for the further sidewall insulation 10a used, for example, silica. With a renewed spacer etching, the material is also removed from this insulating layer at the bottom of the contact hole, so that the side wall insulation 10 stop. At the bottom of the contact hole is through the on the first substrate 1 existing insulation layer 3 etched through until the terminal contact layer 17 is reached. Then the metallization 11 made the terminal contact layer 17 contacted. The via can, in the embodiment of the 5 be configured on the front side F2 of the second semiconductor device S2 as in the embodiment of 1 , In a variant of the manufacturing process, the material for the further side wall insulation 10a only applied after the tie layer 5 has been removed at the bottom of the contact hole.

Anstatt das Kontaktloch 14 zunächst nur durch das zweite Substrat 2 zu ätzen und erst nach der ersten Spacerätzung, mit der die weitere Seitenwandisolation 10a hergestellt wird, durch das erste Substrat 1 zu ätzen, ist es als weitere Variante des Herstellungsverfahrens auch möglich, das Kontaktloch 14 gleich durch beide Substrate 1, 2 bis auf die Anschlusskontaktschicht 17 hinab zu ätzen und erst dann das Material für die Seitenwandisolation 10 aufzubringen. Bei dieser Variante entfällt die weitere Seitenwandisolation 10a.Instead of the contact hole 14 initially only through the second substrate 2 to etch and only after the first Spacerätzung, with the other side wall insulation 10a produced by the first substrate 1 Etch, it is also possible as a further variant of the manufacturing process, the contact hole 14 equal through both substrates 1 . 2 except for the terminal contact layer 17 Etch down and only then the material for the sidewall insulation 10 applied. In this variant eliminates the additional side wall insulation 10a ,

Die 6 zeigt ein weiteres Ausführungsbeispiel, bei dem die Durchkontaktierung wie in dem Ausführungsbeispiel der 5 durch beide Substrate 1, 2 hindurchgeht. Im Unterschied zu dem Ausführungsbeispiel der 5 ist bei dem Ausführungsbeispiel der 6 die Rückseite B1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die Anschlussmetallschicht 12 auf der Rückseite B2 des zweiten Halbleiterbauelementes S2 kann wie in den Ausführungsbeispielen der 2 und 4 mit einer Kontaktfläche 9 zum Aufbringen einer Lotkugel 13 versehen sein.The 6 shows a further embodiment in which the via as in the embodiment of 5 through both substrates 1 . 2 passes. In contrast to the embodiment of 5 is in the embodiment of 6 the rear side B1 of the first semiconductor device S1 is connected to the front side F2 of the second semiconductor device S2. The connection metal layer 12 on the back B2 of the second semiconductor device S2 can, as in the embodiments of the 2 and 4 with a contact surface 9 for applying a solder ball 13 be provided.

Falls das Kontaktloch in einem ersten Ätzschritt nur durch das zweite Substrat 2 geätzt wird, bis die Isolationsschicht 3 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 erreicht wird, und anschließend bereits das Material für die Seitenwandisolation aufgebracht wird, erstreckt sich die durch eine nachfolgende Spacerätzung hergestellte weitere Seitenwandisolation 10a nur bis zu der Isolationsschicht 3, wie in der 6 dargestellt. Statt dessen können am Boden des Kontaktloches zunächst die Isolationsschicht 3 und das Zwischenmetalldielektrikum 4 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 sowie die Verbindungsschicht 5 entfernt werden, bevor das Material für die weitere Seitenwandisolation 10a aufgebracht wird. Die weitere Seitenwandisolation 10a erstreckt sich in diesem Fall bis auf das erste Substrat 1. Auch bei diesem Ausführungsbeispiel kann das Kontaktloch 14 zunächst durch beide Substrate 1, 2 geätzt werden, bevor das Material der Seitenwandisolation 10 aufgebracht wird; in diesem Fall entfällt die weitere Seitenwandisolation 10a.If the contact hole in a first etching step only through the second substrate 2 is etched until the insulation layer 3 is reached on the front side F2 of the second semiconductor device S2, and then already the material for the sidewall insulation is applied, extends the further sidewall insulation produced by a subsequent spacer etch 10a only up to the insulation layer 3 , like in the 6 shown. Instead, at the bottom of the contact hole first, the insulating layer 3 and the intermetal dielectric 4 on the front side F2 of the second semiconductor component S2 and the connection layer 5 be removed before the material for further sidewall insulation 10a is applied. The further sidewall insulation 10a extends in this case to the first substrate 1 , Also in this embodiment, the contact hole 14 first through both substrates 1 . 2 be etched before the material of the sidewall insulation 10 is applied; In this case, the additional side wall insulation is eliminated 10a ,

Das weitere Ausführungsbeispiel gemäß der 7 ist dem Ausführungsbeispiel der 6 ähnlich, und die Durchkontaktierung geht auch hier durch beide Substrate 1, 2 hindurch. Die Anschlusskontaktschicht 17 ist jedoch an der Verbindungsschicht 5 angeordnet, und zwar in dem dargestellten Beispiel in einer Metallebene 7 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2. Für die Durchkontaktierung sind ein Kontaktloch 24 in dem ersten Substrat 1 und ein davon getrenntes Kontaktloch 14 in dem zweiten Substrat 2 vorgesehen. Entsprechend gibt es zwei getrennte Seitenwandisolationen 10, 20, zwei getrennte Metallisierungen 11, 21 und zwei Anschlussmetallschichten 12, 22.The further embodiment according to the 7 is the embodiment of the 6 similarly, and the via also goes through both substrates 1 . 2 therethrough. The terminal contact layer 17 is however at the tie layer 5 arranged, in the example shown in a metal level 7 at the front side F2 of the second semiconductor device S2. For the via are a contact hole 24 in the first substrate 1 and a separate contact hole 14 in the second substrate 2 intended. Accordingly, there are two separate sidewall insulations 10 . 20 , two separate metallizations 11 . 21 and two terminal metal layers 12 . 22 ,

Das weitere Ausführungsbeispiel gemäß der 8 ist dem Ausführungsbeispiel der 1 ähnlich. Bei dem Ausführungsbeispiel der 8 ist die Anschlusskontaktschicht 17a im Unterschied zu dem Ausführungsbeispiel der 1 keine Metallschicht, sondern ein Diffusionsbereich in dem ersten Substrat 1. Der Diffusionsbereich kann zum Beispiel in einer an sich bekannten und in der Halbleitertechnik üblichen Weise durch eine Implantation von Dotierstoff und anschließendes Ausheilen der Implantate hergestellt werden. Die Durchkontaktierung erstreckt sich folglich zwischen den Leitern der Verdrahtung an der Vorderseite F1 des ersten Halbleiterbauelementes S1.The further embodiment according to the 8th is the embodiment of the 1 similar. In the embodiment of the 8th is the terminal contact layer 17a in contrast to the embodiment of 1 no metal layer, but a diffusion region in the first substrate 1 , The diffusion region can be produced, for example, in a manner known per se and customary in semiconductor technology by implantation of dopant and subsequent annealing of the implants. The via thus extends between the conductors of the wiring on the front side F1 of the first semiconductor device S1.

Das weitere Ausführungsbeispiel gemäß der 9 ist eine spezielle Ausgestaltung des Ausführungsbeispiels der 1. An der Vorderseite F1 des ersten Halbleiterbauelementes S1 ist ein mikromechanischer Sensor S integriert, der zum Beispiel ein Beschleunigungssensor sein kann. Als Ausführungsbeispiel wird eine Ausgestaltung des Beschleunigungssensors nachfolgend genauer beschrieben; mögliche Ausgestaltungen des integrierten mikromechanischen Sensors sind aber nicht darauf beschränkt. Als Trägheitselement ist ein Biegebalken 25 aus Metall oder Polysilizium vorgesehen, der in einen Hohlraum 23 ragt. Der Biegebalken 25 ist zumindest anteilig elektrisch leitend und über eine vertikale leitende Verbindung 8 mit einer Metallebene 7 der Verdrahtung des ersten Halbleiterbauelementes S1 verbunden. Der elektrisch leitende Anteil des Biegebalkens 25 fungiert als Elektrode für eine kapazitive Messung der Position des Biegebalkens 25 und dessen Auslenkung infolge einer auftretenden Trägheitskraft. Eine Gegen elektrode 26 ist in einem geringen Abstand zu dem Biegebalken 25 angeordnet, so dass der Biegebalken 25 ausgelenkt und eine kapazitive Messung mit ausreichender Empfindlichkeit durchgeführt werden kann. Die Gegenelektrode 26 ist über eine vertikale leitende Verbindung 28 mit einer Metallebene 7 der Verdrahtung an der Vorderseite F1 des ersten Halbleiterbauelementes S1 verbunden. Die Durchkontaktierung kann für einen Anschluss des mikromechanischen Sensors zu der Verdrahtung an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 vorgesehen sein oder auch für einen Anschluss an ein weiteres Halbleiterbauelement.The further embodiment according to the 9 is a special embodiment of the embodiment of 1 , On the front side F1 of the first semiconductor component S1, a micromechanical sensor S is integrated, which may be, for example, an acceleration sensor. As an embodiment, an embodiment of the acceleration sensor will be described in more detail below; However, possible embodiments of the integrated micromechanical sensor are not limited thereto. As inertia element is a bending beam 25 made of metal or polysilicon, placed in a cavity 23 protrudes. The bending beam 25 is at least partially electrically conductive and via a vertical conductive connection 8th with a metal level 7 the wiring of the first semiconductor device S1 connected. The electrically conductive part of the bending beam 25 acts as an electrode for a capacitive Measurement of the position of the bending beam 25 and its deflection due to an inertial force occurring. A counter electrode 26 is at a small distance to the bending beam 25 arranged so that the bending beam 25 deflected and a capacitive measurement with sufficient sensitivity can be performed. The counter electrode 26 is via a vertical conductive connection 28 with a metal level 7 the wiring is connected to the front side F1 of the first semiconductor device S1. The plated-through hole can be provided for a connection of the micromechanical sensor to the wiring on the front side F2 of the second semiconductor component S2 or else for a connection to a further semiconductor component.

Die 10 zeigt ein weiteres Ausführungsbeispiel mit einem in der Vorderseite F1 des ersten Halbleiterbauelementes S1 integrierten mikromechanischen Sensor S. In dem Ausführungsbeispiel der 10 ist die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die den übrigen Ausführungsbeispielen entsprechenden Komponenten sind in der 10 mit denselben Bezugszeichen versehen. Die Gegenelektrode 26a ist in dem Ausführungsbeispiel der 10 an der Verbindungsschicht 5 in derselben Ebene angeordnet wie die Anschlusskontaktschicht 17 und bildet mit der Anschlusskontaktschicht 17 eine Metallebene. Die Durchkontaktierung ist dafür vorgesehen, die Gegenelektrode 26a elektrisch leitend mit der Anschlussmetallschicht 12 an der Rückseite B2 des zweiten Halbleiterbauelementes S2 zu verbinden. Der Anschluss des mikromechanischen Sensors kann auf diese Weise über eine Lotkugel 13 mit einem Anschluss eines weiteren Halbleiterbauelementes verbunden werden. Der Biegebalken 25 ist zumindest anteilig elektrisch leitend und über eine vertikale leitende Verbindung 8 mit einer Leiterbahn 27 der Verdrahtung des ersten Halbleiterbauelementes S1 verbunden.The 10 shows a further embodiment with an integrated in the front side F1 of the first semiconductor device S1 micro-mechanical sensor S. In the embodiment of the 10 the front side F1 of the first semiconductor device S1 is connected to the front side F2 of the second semiconductor device S2. The components corresponding to the other embodiments are shown in FIG 10 provided with the same reference numerals. The counter electrode 26a is in the embodiment of 10 at the connection layer 5 arranged in the same plane as the terminal contact layer 17 and forms with the terminal contact layer 17 a metal level. The via is intended for the counter electrode 26a electrically conductive with the terminal metal layer 12 to connect at the back B2 of the second semiconductor device S2. The connection of the micromechanical sensor can in this way via a solder ball 13 be connected to a terminal of another semiconductor device. The bending beam 25 is at least partially electrically conductive and via a vertical conductive connection 8th with a conductor track 27 the wiring of the first semiconductor device S1 connected.

Die Leiterbahn 27 kann zum Beispiel zu einer weiteren Anschlusskontaktschicht einer weiteren Durchkontaktierung der Halbleiterschaltung geführt sein.The conductor track 27 For example, it can lead to a further connection contact layer of a further through-connection of the semiconductor circuit.

Das weitere Ausführungsbeispiel gemäß der 11 ist dem Ausführungsbeispiel der 2 ähnlich, und die entsprechenden Komponenten sind in den 2 und 11 mit denselben Bezugszeichen versehen. Bei dem Ausführungsbeispiel der 11 ist im Unterschied zu dem Ausführungsbeispiel der 2 auf der Anschlussmetallschicht 12 keine Lotkugel aufgebracht, sondern ein Anschlussleiter 29 für einen Oberflächensensor, der insbesondere ein biologischer Sensor sein kann. Für diesen Sensor ist auf der betreffenden Oberseite der Halbleiterschaltung eine Leiterstruktur 30 vorgesehen, die mit dem Anschlussleiter 29 elektrisch leitend verbunden sein kann.The further embodiment according to the 11 is the embodiment of the 2 similar, and the corresponding components are in the 2 and 11 provided with the same reference numerals. In the embodiment of the 11 is unlike the embodiment of the 2 on the connection metal layer 12 no solder ball applied, but a connecting conductor 29 for a surface sensor, which may in particular be a biological sensor. For this sensor is on the relevant upper side of the semiconductor circuit, a conductor pattern 30 provided with the connection conductor 29 can be electrically connected.

Das weitere Ausführungsbeispiel gemäß der 12 ist eine spezielle Ausgestaltung des Ausführungsbeispiels der 5, und die entsprechenden Komponenten sind in der 12 mit denselben Bezugszeichen versehen. Bei dem Ausführungsbeispiel der 12 ist an der Vorderseite F1 des ersten Halbleiterbauelementes S1 ein Drucksensor P integriert, der einen Hohlraum 23 in dem ersten Substrat 1 und eine den Hohlraum 23 nach außen abschließende Membran 31 aufweist. Die Membran 31 ist zumindest bereichsweise elektrisch leitend und mit der Anschlusskontaktschicht 17 verbunden. Die Messung kann zum Beispiel kapazitiv mittels einer nicht eingezeichneten Gegenelektrode oder piezoelektrisch in einer von mikromechanischen Sensoren an sich bekannten herkömmlichen Weise erfolgen. Damit ein äußerer Druck auf die Membran 31 einwirken kann, ist eine Aussparung 32 vorgesehen. Die vorzugsweise vorgesehene Passivierung 6 kann auf der Membran 31 als dünne Schutzschicht 16 aufgebracht sein.The further embodiment according to the 12 is a special embodiment of the embodiment of 5 , and the corresponding components are in the 12 provided with the same reference numerals. In the embodiment of the 12 is integrated at the front side F1 of the first semiconductor device S1, a pressure sensor P, which has a cavity 23 in the first substrate 1 and one the cavity 23 outwardly terminating membrane 31 having. The membrane 31 is at least partially electrically conductive and with the terminal contact layer 17 connected. The measurement can be carried out, for example, capacitively by means of a counterelectrode not shown or piezoelectrically in a conventional manner known from micromechanical sensors. So that an external pressure on the membrane 31 can act, is a recess 32 intended. The preferably provided passivation 6 can on the membrane 31 as a thin protective layer 16 be upset.

Das Ausführungsbeispiel gemäß der 13 ist ähnlich dem Ausführungsbeispiel der 7. Bei dem Ausführungsbeispiel gemäß der 13 sind eine Anschlusskontaktschicht 17 für das Kontaktloch 14 in dem zweiten Substrat 2 und eine weitere Anschlusskontaktschicht 18b für das Kontaktloch 24 in dem ersten Substrat 1 vorhanden. Das hat den Vorteil, dass die zwischen den Kontaktlöchern 14, 24 verbleibende Schichtfolge mehr Schichten umfasst als in dem Ausführungsbeispiel der 7, bei dem zwischen den Kontaktlöchern 14, 24 nur eine dünne Membran, bestehend aus der Anschlusskontaktschicht 17, den Metallisierungen 11, 21 und der Passivierung 6, vorhanden ist. Bei der Variante der 13 ist dort zusätzlich ein Schichtanteil der Verdrahtung des zweiten Halbleiterbauelementes S2 vorhanden. Die Anschlusskontaktschicht 17 und die weitere Anschlusskontaktschicht 18b können, wie in der 13 dargestellt, in zwei verschiedenen Metallebenen 7 der Verdrahtung des zweiten Halbleiterbauelementes S2 angeordnet sein. Wenn entsprechend dem Ausführungsbeispiel der 2 die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden ist, kann die Anschlusskontaktschicht 17 zum Beispiel in einer Metallebene der Verdrahtung des zweiten Halbleiterbauelementes S2 und die weitere Anschlusskontaktschicht 18b in einer Metallebene der Verdrahtung des ersten Halbleiterbauelementes S1 angeordnet sein. Zur Vervollständigung der Durchkontaktierung sind die Anschlusskontaktschicht 17 und die weitere Anschlusskontaktschicht 18b über eine vertikale leitende Verbindung 28a elektrisch leitend miteinander verbunden.The embodiment according to the 13 is similar to the embodiment of 7 , In the embodiment according to the 13 are a terminal contact layer 17 for the contact hole 14 in the second substrate 2 and another terminal contact layer 18b for the contact hole 24 in the first substrate 1 available. This has the advantage of being between the contact holes 14 . 24 remaining layer sequence comprises more layers than in the embodiment of 7 in which between the contact holes 14 . 24 only a thin membrane, consisting of the terminal contact layer 17 , the metallizations 11 . 21 and the passivation 6 , is available. In the variant of 13 is there additionally a layer portion of the wiring of the second semiconductor device S2 present. The terminal contact layer 17 and the further terminal contact layer 18b can, as in the 13 shown in two different metal levels 7 be arranged the wiring of the second semiconductor device S2. If according to the embodiment of the 2 the front side F1 of the first semiconductor device S1 is connected to the front side F2 of the second semiconductor device S2, the terminal contact layer 17 for example, in a metal level of the wiring of the second semiconductor device S2 and the further terminal contact layer 18b be arranged in a metal plane of the wiring of the first semiconductor device S1. To complete the via, the terminal contact layer 17 and the further terminal contact layer 18b via a vertical conductive connection 28a electrically connected to each other.

Das Ausführungsbeispiel gemäß der 14 ist ähnlich dem Ausführungsbeispiel der 13. Bei dem Ausführungsbeispiel gemäß der 14 sind eine Anschlusskontaktschicht 17 für das Kontaktloch 14 in dem zweiten Substrat 2 und eine weitere Anschlusskontaktschicht 18c für das Kontaktloch 24 in dem ersten Substrat 1 vorhanden und seitlich gegeneinander versetzt angeordnet, und die Kontaktlöcher 14, 24 sind entsprechend seitlich gegeneinander versetzt angeordnet. Die den Ausführungsbeispielen der 7 und 13 entsprechenden übrigen Komponenten sind mit denselben Bezugszeichen versehen. Die Ausführungsbeispiele insbesondere der 3 und 14 zeigen die Vielzahl an Möglichkeiten auf, zwei oder mehr Durchkontaktierungen der beschriebenen Art an unterschiedlichen Positionen in dem ersten und/oder in dem zweiten Halbleiterbauelement anzuordnen und so eine äußerst vielfältige Anordnung von Durchkontaktierungen in dem Stapel aus Halbleiterbauelementen zu realisieren.The embodiment according to the 14 is similar to the embodiment of 13 , In the embodiment according to the 14 are a terminal contact layer 17 for the contact hole 14 in the second substrate 2 and another terminal contact layer 18c for the contact hole 24 in the first substrate 1 present and laterally offset from each other, and the contact holes 14 . 24 are arranged accordingly laterally offset from each other. The the embodiments of the 7 and 13 corresponding other components are provided with the same reference numerals. The embodiments in particular the 3 and 14 show the variety of ways to arrange two or more vias of the type described at different positions in the first and / or in the second semiconductor device and so to realize a very diverse array of vias in the stack of semiconductor devices.

Die Möglichkeiten dieser Integrationstechnik sind nicht auf die beschriebenen Ausführungsbeispiele beschränkt. Die Merkmale der verschiedenen Ausgestaltungen können auf vielfältige Weise miteinander kombiniert werden, so dass eine Vielfalt von vertikal integrierten Halbleiterschaltungen auf einfache Weise mit den beschriebenen Durchkontaktierungen realisierbar ist. Die Anschlusskontaktschicht kann in verschiedenen Schichtlagen angeordnet und durch eine Metallschicht oder einen Diffusionsbereich gebildet sein. Die Anschlussmetallschicht kann für einen internen Anschluss an die Verdrahtung der Halbleiterschaltung, für einen externen Anschluss an ein weiteres Halbleiterbauelement oder sowohl für einen internen als auch für einen externen Anschluss vorgesehen sein. Die Durchkontaktierung kann so ausgestaltet sein, dass sie nur ein Substrat oder dass sie beide Substrate umfasst. Die Metallisierung der Durchkontaktierung kann so ausgestaltet sein, dass sie nur eine Anschlusskontaktschicht oder dass sie zwei oder mehrere Anschlusskontaktschichten kontaktiert. Es können beliebig viele Durchkontaktierungen in beiden Substraten vorhanden sein, die jeweils Anschlusskontaktschichten in verschiedenen Schichtlagen kontaktieren können. Diese und andere beschriebene Merkmale können weitgehend unabhängig voneinander ausgewählt und miteinander kombiniert werden.The Possibilities of this integration technique are not on limited the described embodiments. The features of the various embodiments can be various ways combined with each other, so that a variety of vertically integrated semiconductor circuits easy way with the vias described feasible is. The terminal contact layer may be in different layers arranged and through a metal layer or a diffusion region be formed. The terminal metal layer can for a internal connection to the wiring of the semiconductor circuit, for an external connection to another semiconductor device or for both internal and external Connection be provided. The via can be configured be that it is just a substrate or that it includes both substrates. The metallization of the via can be designed so that they have only one terminal contact layer or that they have two or more contacted several terminal contact layers. It can Any number of plated-through holes in both substrates available be, each terminal contact layers in different layers can contact. These and other features described can be selected largely independently and combined with each other.

11
erstes Substratfirst substratum
22
zweites Substratsecond substratum
33
Isolationsschichtinsulation layer
44
Zwischenmetalldielektrikumintermetal
55
Verbindungsschichtlink layer
66
Passivierungpassivation
77
Metallebenemetal plane
88th
vertikale leitende Verbindungvertical conductive connection
99
Kontaktflächecontact area
1010
SeitenwandisolationSidewall insulation
10a10a
weitere SeitenwandisolationFurther Sidewall insulation
1111
Metallisierungmetallization
11a11a
weitere MetallisierungFurther metallization
1212
AnschlussmetallschichtTerminal metal layer
12a12a
AnschlussmetallschichtTerminal metal layer
1313
Lotkugelsolder ball
1414
Kontaktlochcontact hole
14a14a
weiteres Kontaktlochadditional contact hole
1515
Isolationsschichtinsulation layer
1616
Schutzschichtprotective layer
1717
AnschlusskontaktschichtConnection contact layer
17a17a
AnschlusskontaktschichtConnection contact layer
1818
weitere AnschlusskontaktschichtFurther Connection contact layer
18a18a
weitere AnschlusskontaktschichtFurther Connection contact layer
18b18b
weitere AnschlusskontaktschichtFurther Connection contact layer
18c18c
weitere AnschlusskontaktschichtFurther Connection contact layer
1919
Kontaktflächecontact area
2020
SeitenwandisolationSidewall insulation
2121
Metallisierungmetallization
2222
AnschlussmetallschichtTerminal metal layer
2323
Hohlraumcavity
2424
Kontaktlochcontact hole
2525
Biegebalkenbending beam
2626
Gegenelektrodecounter electrode
26a26a
Gegenelektrodecounter electrode
2727
Leiterbahnconductor path
2828
vertikale leitende Verbindungvertical conductive connection
28a28a
vertikale leitende Verbindungvertical conductive connection
2929
Anschlussleiterconnecting conductors
3030
Leiterstrukturconductor structure
3131
Membranmembrane
3232
Aussparungrecess
B1B1
Rückseite des ersten Halbleiterbauelementesback of the first semiconductor device
B2B2
Rückseite des zweiten Halbleiterbauelementesback of the second semiconductor device
F1F1
Vorderseite des ersten Halbleiterbauelementesfront of the first semiconductor device
F2F2
Vorderseite des zweiten Halbleiterbauelementesfront of the second semiconductor device
PP
Drucksensorpressure sensor
SS
mikromechanischer Sensormicromechanical sensor
S1S1
erstes Halbleiterbauelementfirst Semiconductor device
S2S2
zweites Halbleiterbauelementsecond Semiconductor device

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - US 2005/156330 [0004] US 2005/156330 [0004]
  • - US 2005/090096 [0004] US 2005/090096 [0004]
  • - US 6323546 [0004] US 6323546 [0004]
  • - US 6483147 [0004] US 6483147 [0004]
  • - US 6159833 [0004] - US 6159833 [0004]
  • - JP 2001116768 [0004] - JP 2001116768 [0004]
  • - US 6352923 [0004] - US 6352923 [0004]
  • - US 6252300 [0004] - US 6252300 [0004]
  • - US 6110825 [0004] US 6110825 [0004]
  • - US 5511428 [0004] US 5511428 [0004]
  • - CA 1057411 [0004] CA 1057411 [0004]
  • - US 2008/0111213 A1 [0005] US 2008/0111213 A1 [0005]
  • - DE 102008033395 [0006] - DE 102008033395 [0006]

Zitierte Nicht-PatentliteraturCited non-patent literature

  • - J. Vardaman, „3-D Through-Silicon Vias Become a Reality”, Semiconductor International, 6/1/2007 [0002] J. Vardaman, "3-D Through Silicon Vias Become a Reality", Semiconductor International, 6/1/2007 [0002]
  • - T. Rowbotham et al., „Back side exposure of variable size through silicon vias”, J. Vac. Sci. Techn. B24(5), 2006 [0003] T. Rowbotham et al., "Back side exposure of variable size through silicon vias", J. Vac. Sci. Techn. B24 (5), 2006 [0003]
  • - E. M. Chow et al., „Process compatible polysilicon-based electrical through-wafer interconnects in silicon substrates”, J. of Micromechanical Systems, Vol. 11, No. 6, 2002 [0003] EM Chow et al., "Process-compatible polysilicon-based electrical through-wafer interconnects in silicon substrates", J. of Micromechanical Systems, Vol. 6, 2002 [0003]
  • - J. H. Wu et al., „Through-Wafer Interconnect in Silicon for RFICs”, IEEE Trans. an El. Dev. 51, No. 11, 2004 [0003] JH Wu et al., "Through-wafer Interconnect in Silicon for RFICs", IEEE Trans. To El. Dev. 51, no. 11, 2004 [0003]
  • - N. Lietaer et al., „Development of cost-effective high-density through-wafer interconnects for 3D microsystems”, J. of Micromechanics and Microengineering 16, S29–S34, 2006 [0003] N. Lietaer et al., "Development of Cost-effective High-density Through-wafer Interfaces for 3D Microsystems", J. of Micromechanics and Microengineering 16, S29-S34, 2006 [0003]

Claims (14)

Halbleiterschaltung mit Durchkontaktierung, bei der – ein erstes Halbleiterbauelement (S1) mit einem ersten Substrat (1) aus Halbleitermaterial, einer Vorderseite (F1) und einer der Vorderseite gegenüberliegenden Rückseite (B1) vorhanden ist, wobei an der Vorderseite mindestens eine Metallebene (7) vorhanden ist, – ein zweites Halbleiterbauelement (S2) mit einem zweiten Substrat (2) aus Halbleitermaterial, einer Vorderseite (F2) und einer der Vorderseite gegenüberliegenden Rückseite (B2) vorhanden ist, wobei an der Vorderseite mindestens eine Metallebene (7) vorhanden ist, – eine Verbindungsschicht (5) vorhanden ist, die die Vorderseite oder die Rückseite des ersten Halbleiterbauelementes mit der Vorderseite oder der Rückseite des zweiten Halbleiterbauelementes verbindet, – eine Anschlusskontaktschicht (17, 17a) an der Vorderseite des ersten Halbleiterbauelementes, in dem ersten Substrat oder an der Verbindungsschicht vorhanden ist, – in dem zweiten Substrat ein Kontaktloch (14) mit einer Metallisierung (11) vorhanden ist, wobei die Metallisierung die Anschlusskontaktschicht kontaktiert und eine Durchkontaktierung des zweiten Halbleiterbauelementes bildet, und – eine Anschlussmetallschicht (12) auf dem zweiten Halbleiterbauelement vorhanden und mit der Metallisierung elektrisch leitend verbunden ist.Semiconductor circuit with via, in which - a first semiconductor device (S1) with a first substrate ( 1 ) of semiconductor material, a front side (F1) and a front side opposite the rear side (B1) is present, wherein at least one metal level ( 7 ), - a second semiconductor device (S2) with a second substrate ( 2 ) of semiconductor material, a front side (F2) and a rear side opposite the front side (B2) is present, wherein at least one metal level ( 7 ), - a connection layer ( 5 ), which connects the front side or the rear side of the first semiconductor component to the front side or the rear side of the second semiconductor component, a terminal contact layer (FIG. 17 . 17a ) is present at the front side of the first semiconductor component, in the first substrate or at the connection layer, - in the second substrate a contact hole ( 14 ) with a metallization ( 11 ), the metallization contacting the terminal contact layer and forming a via of the second semiconductor device, and - a terminal metal layer ( 12 ) is present on the second semiconductor device and is electrically conductively connected to the metallization. Halbleiterschaltung nach Anspruch 1, bei der die Anschlusskontaktschicht (17) in einer Metallebene (7) an der Vorderseite (F1) des ersten Halbleiterbauelementes (S1) ausgebildet ist.Semiconductor circuit according to Claim 1, in which the terminal contact layer ( 17 ) in a metal level ( 7 ) is formed on the front side (F1) of the first semiconductor device (S1). Halbleiterschaltung nach Anspruch 1, bei der die Anschlusskontaktschicht (17a) ein Diffusionsbereich des ersten Substrates (1) ist.Semiconductor circuit according to Claim 1, in which the terminal contact layer ( 17a ) a diffusion region of the first substrate ( 1 ). Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Vorderseite (F1) oder die Rückseite (B1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) des zweiten Halbleiterbauelementes (S2) verbindet, – die Anschlussmetallschicht (12) auf der Rückseite (B2) des zweiten Halbleiterbauelementes vorhanden ist und – eine Kontaktfläche (9) für eine Lotkugel (13) auf der Anschlussmetallschicht (12) vorgesehen ist.Semiconductor circuit according to one of Claims 1 to 3, in which - the connecting layer ( 5 ) connects the front side (F1) or the rear side (B1) of the first semiconductor component (S1) to the front side (F2) of the second semiconductor component (S2), - the terminal metal layer ( 12 ) is present on the rear side (B2) of the second semiconductor component and - a contact surface ( 9 ) for a solder ball ( 13 ) on the terminal metal layer ( 12 ) is provided. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Rückseite (B1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) oder der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet, – die Anschlusskontaktschicht (17, 17a) an der Vorderseite (F1) des ersten Halbleiterbauelementes vorhanden ist und – das Kontaktloch (14) und die Metallisierung (11) der Durchkontaktierung in dem ersten Substrat (1) und in dem zweiten Substrat (2) vorhanden sind.Semiconductor circuit according to one of Claims 1 to 3, in which - the connecting layer ( 5 ) connects the rear side (B1) of the first semiconductor component (S1) to the front side (F2) or the rear side (B2) of the second semiconductor component (S2), - the terminal contact layer ( 17 . 17a ) is present on the front side (F1) of the first semiconductor component and - the contact hole ( 14 ) and metallization ( 11 ) of the via in the first substrate ( 1 ) and in the second substrate ( 2 ) available. Halbleiterschaltung nach Anspruch 1, bei der – die Verbindungsschicht (5) die Rückseite (B1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) des zweiten Halbleiterbauelementes (S2) verbindet, – die Anschlusskontaktschicht (17) an der Verbindungsschicht vorhanden ist, – in dem ersten Substrat (1) ein Kontaktloch (24) mit einer Metallisierung (21) vorhanden ist, wobei die Metallisierung die Anschlusskontaktschicht (17) kontaktiert und eine Durchkontaktierung des ersten Halbleiterbauelementes (S1) bildet, und – eine Anschlussmetallschicht (22) auf dem ersten Halbleiterbauelement vorhanden und mit der Metallisierung in dem Kontaktloch des ersten Substrates elektrisch leitend verbunden ist.Semiconductor circuit according to Claim 1, in which - the connecting layer ( 5 ) connects the rear side (B1) of the first semiconductor component (S1) to the front side (F2) of the second semiconductor component (S2), - the terminal contact layer ( 17 ) is present at the bonding layer, - in the first substrate ( 1 ) a contact hole ( 24 ) with a metallization ( 21 ), wherein the metallization of the terminal contact layer ( 17 ) and forms a via of the first semiconductor device (S1), and - a terminal metal layer ( 22 ) is provided on the first semiconductor device and electrically connected to the metallization in the contact hole of the first substrate. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Vorderseite (F1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) oder der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet, – eine weitere Anschlusskontaktschicht (18) in einer Metallebene (7) des ersten Halbleiterbauelementes oder des zweiten Halbleiterbauelementes vorhanden ist und – in dem zweiten Substrat (1) ein weiteres Kontaktloch (14a) mit einer weiteren Metallisierung (11a) vorhanden ist, wobei die weitere Metallisierung die weitere Anschlusskontaktschicht (18) kontaktiert und eine weitere Durchkontaktierung des zweiten Halbleiterbauelementes bildet.Semiconductor circuit according to one of Claims 1 to 3, in which - the connecting layer ( 5 ) connects the front side (F1) of the first semiconductor component (S1) to the front side (F2) or the rear side (B2) of the second semiconductor component (S2), - a further terminal contact layer ( 18 ) in a metal level ( 7 ) of the first semiconductor device or the second semiconductor device is present and - in the second substrate ( 1 ) another contact hole ( 14a ) with another metallization ( 11a ), the further metallization forming the further terminal contact layer ( 18 ) and forms a further via of the second semiconductor device. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Vorderseite (F1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) des zweiten Halbleiterbauelementes (S2) verbindet, – die Anschlusskontaktschicht (17, 17a) an der Vorderseite des ersten Halbleiterbauelementes oder in dem ersten Substrat (1) vorhanden ist, – eine weitere Anschlusskontaktschicht (18a) in einer Metallebene (7) des zweiten Halbleiterbauelementes vorhanden ist und – die Metallisierung (11) sowohl die Anschlusskontaktschicht (17, 17a) als auch die weitere Anschlusskontaktschicht (18a) kontaktiert.Semiconductor circuit according to one of Claims 1 to 3, in which - the connecting layer ( 5 ) connects the front side (F1) of the first semiconductor component (S1) to the front side (F2) of the second semiconductor component (S2), - the terminal contact layer ( 17 . 17a ) at the front of the first semiconductor device or in the first substrate ( 1 ), - another terminal contact layer ( 18a ) in a metal level ( 7 ) of the second semiconductor device is present and - the metallization ( 11 ) both the terminal contact layer ( 17 . 17a ) as well as the further terminal contact layer ( 18a ) contacted. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Vorderseite (F1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) oder der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet, – in der Vorderseite des ersten Halbleiterbauelementes ein mikromechanischer Sensor (S) integriert ist, der mindestens ein elektrisch leitfähiges Element (25, 26, 26a) aufweist, und – ein elektrisch leitfähiges Element (26, 26a) des Sensors mit der Anschlusskontaktschicht (17, 17a) elektrisch leitend verbunden ist.Semiconductor circuit according to one of Claims 1 to 3, in which - the connecting layer ( 5 ) the front (F1) of the first semiconductor component (S1) with the front side (F2) or the back side (B2) of the second semiconductor component (S2) connects, - in the front of the first semiconductor device, a micromechanical sensor (S) is integrated, the at least one electrically conductive element ( 25 . 26 . 26a ), and - an electrically conductive element ( 26 . 26a ) of the sensor with the terminal contact layer ( 17 . 17a ) is electrically connected. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Rückseite (B1) des ersten Halbleiterbauelementes (S1) mit der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet, – in der Vorderseite (F1) des ersten Halbleiterbauelementes ein Drucksensor (P) integriert ist und – der Drucksensor eine zumindest bereichsweise elektrisch leitfähige Membran (31) aufweist, die mit der Anschlusskontaktschicht (17, 17a) elektrisch leitend verbunden ist.Semiconductor circuit according to one of Claims 1 to 3, in which - the connecting layer ( 5 ) the back (B1) of the first semiconductor device (S1) to the back (B2) of the second semiconductor device (S2) connects, - in the front (F1) of the first semiconductor device, a pressure sensor (P) is integrated and - the pressure sensor at least partially electrically conductive membrane ( 31 ) connected to the terminal contact layer ( 17 . 17a ) is electrically connected. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Vorderseite (F1) oder die Rückseite (B1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) des zweiten Halbleiterbauelementes (S2) verbindet und – über der Rückseite (B2) des zweiten Halbleiterbauelementes ein Anschlussleiter (29), der mit der Anschlussmetallschicht (12) elektrisch leitend verbunden ist, und eine Leiterstruktur (30), die für einen Oberflächensensor vorgesehen ist, vorhanden sind.Semiconductor circuit according to one of Claims 1 to 3, in which - the connecting layer ( 5 ) connects the front side (F1) or the rear side (B1) of the first semiconductor component (S1) to the front side (F2) of the second semiconductor component (S2) and - over the rear side (B2) of the second semiconductor component, a connection conductor (S1) 29 ) connected to the terminal metal layer ( 12 ) is electrically conductively connected, and a conductor structure ( 30 ) provided for a surface sensor. Verfahren zur Herstellung vertikal integrierter Schaltungen, bei dem – zwei Halbleiter-Wafer, die eine Vorderseite (F1, F2) und eine der Vorderseite gegenüberliegende Rückseite (B1, B2) aufweisen, jeweils an der Vorderseite mit mindestens einer Metallebene (7) versehen werden, – eine Anschlusskontaktschicht (17, 17a) an der Vorderseite eines der beiden Halbleiter-Wafer in einer Metallebene oder durch Ausbilden eines Diffusionsbereiches hergestellt wird, – die Vorderseite oder die Rückseite des ersten Halbleiter-Wafers mit der Vorderseite oder der Rückseite des zweiten Halbleiter-Wafers mittels einer Verbindungsschicht (5) dauerhaft verbunden wird, – ein Kontaktloch (14) in einen der Halbleiter-Wafer geätzt wird, in dem die Anschlusskontaktschicht (17, 17a) freigelegt wird, – eine Seitenwandisolation (10) und eine Metallisierung (11) in dem Kontaktloch hergestellt werden, so dass die Metallisierung die Anschlusskontaktschicht kontaktiert, und – eine Anschlussmetallschicht (12) in elektrisch leitender Verbindung mit der Metallisierung aufgebracht wird.Method for producing vertically integrated circuits, in which - two semiconductor wafers having a front side (F1, F2) and a rear side (B1, B2) opposite the front side, in each case at the front side with at least one metal plane ( 7 ), - a terminal contact layer ( 17 . 17a ) is produced on the front side of one of the two semiconductor wafers in a metal plane or by forming a diffusion region, the front side or the back side of the first semiconductor wafer with the front side or the back side of the second semiconductor wafer by means of a connection layer (FIG. 5 ) is permanently connected, - a contact hole ( 14 ) is etched into one of the semiconductor wafers in which the terminal contact layer ( 17 . 17a ), - a sidewall insulation ( 10 ) and a metallization ( 11 ) are fabricated in the contact hole so that the metallization contacts the terminal contact layer, and a terminal metal layer ( 12 ) is applied in electrically conductive connection with the metallization. Verfahren nach Anspruch 12, bei dem – die Verbindungsschicht (5) und die Anschlusskontaktschicht (17, 17a) auf verschiedenen Seiten eines der Halbleiter-Wafer angeordnet werden und – das Kontaktloch (14) durch beide Halbleiter-Wafer hindurch geätzt wird.Method according to claim 12, in which - the connection layer ( 5 ) and the terminal contact layer ( 17 . 17a ) are arranged on different sides of one of the semiconductor wafers and - the contact hole ( 14 ) is etched through both semiconductor wafers. Verfahren nach Anspruch 12, bei dem – die Verbindungsschicht (5) und die Anschlusskontaktschicht (17, 17a) auf derselben Seite eines der Halbleiter-Wafer angeordnet werden, – Kontaktlöcher (14, 24) durch beide Halbleiter-Wafer hindurch geätzt werden, in denen jeweils die Anschlusskontaktschicht (17, 17a) freigelegt wird, und – Seitenwandisolationen (10, 20) und Metallisierungen (11, 21) in beiden Kontaktlöchern hergestellt werden, so dass die Metallisierungen die Anschlusskontaktschicht kontaktieren.Method according to claim 12, in which - the connection layer ( 5 ) and the terminal contact layer ( 17 . 17a ) are arranged on the same side of one of the semiconductor wafers, 14 . 24 ) are etched through both semiconductor wafers, in each of which the terminal contact layer ( 17 . 17a ), and - side wall insulation ( 10 . 20 ) and metallizations ( 11 . 21 ) in both contact holes so that the metallizations contact the terminal contact layer.
DE200910004725 2009-01-15 2009-01-15 Through-hole semiconductor circuit and method of manufacturing vertically integrated circuits Ceased DE102009004725A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200910004725 DE102009004725A1 (en) 2009-01-15 2009-01-15 Through-hole semiconductor circuit and method of manufacturing vertically integrated circuits
PCT/EP2009/067211 WO2010081603A1 (en) 2009-01-15 2009-12-15 Semiconductor circuit having interlayer connections and method for producing vertically integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200910004725 DE102009004725A1 (en) 2009-01-15 2009-01-15 Through-hole semiconductor circuit and method of manufacturing vertically integrated circuits

Publications (1)

Publication Number Publication Date
DE102009004725A1 true DE102009004725A1 (en) 2010-07-29

Family

ID=41665515

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200910004725 Ceased DE102009004725A1 (en) 2009-01-15 2009-01-15 Through-hole semiconductor circuit and method of manufacturing vertically integrated circuits

Country Status (2)

Country Link
DE (1) DE102009004725A1 (en)
WO (1) WO2010081603A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010045055A1 (en) * 2010-09-10 2012-03-15 Austriamicrosystems Ag Method for producing a semiconductor component with a via and semiconductor device with via
EP2648214A1 (en) 2012-04-05 2013-10-09 austriamicrosystems AG Semiconductor device with interconnection via in the substrate and method of production
DE102012108522A1 (en) * 2012-09-12 2014-03-13 Ams Ag Method for manufacturing semiconductor stack for stacking semiconductor chips with components for three-dimensional integration of electronic circuit, involves arranging through-contacts in aperture after connecting stack components
EP2790211A1 (en) 2013-04-10 2014-10-15 Ams Ag Method of producing a through-substrate via in a semiconductor device and semiconductor device comprising a through-substrate via
US10084004B2 (en) 2014-01-27 2018-09-25 Ams Ag Semiconductor device for optical applications and method of producing such a semiconductor device
US11107848B2 (en) 2013-03-01 2021-08-31 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011010362B4 (en) 2011-02-04 2014-07-10 Austriamicrosystems Ag Semiconductor device with via and manufacturing process
FR2977884B1 (en) 2011-07-12 2016-01-29 Commissariat Energie Atomique METHOD FOR PRODUCING A SUSPENDED MEMBRANE STRUCTURE AND ELECTRODE BURNING
FR2977885A1 (en) 2011-07-12 2013-01-18 Commissariat Energie Atomique METHOD FOR PRODUCING A DIRECT-REPORT BURNED ELECTRODE STRUCTURE AND STRUCTURE THUS OBTAINED
FR2980584B1 (en) * 2011-09-23 2013-10-25 Commissariat Energie Atomique METHOD FOR ESTIMATING THE LENGTH OF DIFFUSION OF METAL SPECIES WITHIN A THREE-DIMENSIONAL INTEGRATED STRUCTURE, AND THREE-DIMENSIONAL INTEGRATED STRUCTURE THEREOF
EP2584598B1 (en) 2011-10-20 2018-12-05 ams AG Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device
EP2741322B1 (en) * 2012-12-10 2016-04-27 ams AG Semiconductor device with integrated hot plate and recessed substrate and method of production

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1057411A (en) 1975-06-30 1979-06-26 Masahiro Omori Through-substrate source contact for microwave fet
US5511428A (en) 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
US6110825A (en) 1997-11-26 2000-08-29 Stmicroelectronics, S.R.L. Process for forming front-back through contacts in micro-integrated electronic devices
US6159833A (en) 1999-09-08 2000-12-12 United Microelectronics Corp. Method of forming a contact hole in a semiconductor wafer
JP2001116768A (en) 1999-10-20 2001-04-27 Shin Etsu Polymer Co Ltd Semiconductor wafer and contact for semiconductor chip
US6252300B1 (en) 1999-01-14 2001-06-26 United Microelectronics Corp. Direct contact through hole type wafer structure
US6352923B1 (en) 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
US6483147B1 (en) 1999-10-25 2002-11-19 Advanced Micro Devices, Inc. Through wafer backside contact to improve SOI heat dissipation
WO2004059720A1 (en) * 2002-12-20 2004-07-15 International Business Machines Corporation Three-dimensional device fabrication method
US6838774B2 (en) * 2002-04-11 2005-01-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
US20050090096A1 (en) 2003-10-22 2005-04-28 Chuan-Ping Hou Method of forming a contact on a silicon-on-insulator wafer
US20050156330A1 (en) 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US20080111213A1 (en) 2004-09-02 2008-05-15 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
DE102008033395B3 (en) 2008-07-16 2010-02-04 Austriamicrosystems Ag Method for producing a semiconductor component and semiconductor component

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
JP4873517B2 (en) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド Semiconductor device and manufacturing method thereof
US7528494B2 (en) * 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
US7670927B2 (en) * 2006-05-16 2010-03-02 International Business Machines Corporation Double-sided integrated circuit chips
JP2008166381A (en) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd Semiconductor device and manufacturing method therefor
JP2008187061A (en) * 2007-01-31 2008-08-14 Elpida Memory Inc Laminated memory

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1057411A (en) 1975-06-30 1979-06-26 Masahiro Omori Through-substrate source contact for microwave fet
US5511428A (en) 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
US6110825A (en) 1997-11-26 2000-08-29 Stmicroelectronics, S.R.L. Process for forming front-back through contacts in micro-integrated electronic devices
US6323546B2 (en) 1999-01-14 2001-11-27 United Microelectronics Corp. Direct contact through hole type wafer structure
US6252300B1 (en) 1999-01-14 2001-06-26 United Microelectronics Corp. Direct contact through hole type wafer structure
US6352923B1 (en) 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
US6159833A (en) 1999-09-08 2000-12-12 United Microelectronics Corp. Method of forming a contact hole in a semiconductor wafer
JP2001116768A (en) 1999-10-20 2001-04-27 Shin Etsu Polymer Co Ltd Semiconductor wafer and contact for semiconductor chip
US6483147B1 (en) 1999-10-25 2002-11-19 Advanced Micro Devices, Inc. Through wafer backside contact to improve SOI heat dissipation
US6838774B2 (en) * 2002-04-11 2005-01-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
WO2004059720A1 (en) * 2002-12-20 2004-07-15 International Business Machines Corporation Three-dimensional device fabrication method
US20050090096A1 (en) 2003-10-22 2005-04-28 Chuan-Ping Hou Method of forming a contact on a silicon-on-insulator wafer
US20050156330A1 (en) 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US20080111213A1 (en) 2004-09-02 2008-05-15 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
DE102008033395B3 (en) 2008-07-16 2010-02-04 Austriamicrosystems Ag Method for producing a semiconductor component and semiconductor component

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
E. M. Chow et al., "Process compatible polysilicon-based electrical through-wafer interconnects in silicon substrates", J. of Micromechanical Systems, Vol. 11, No. 6, 2002
J. H. Wu et al., "Through-Wafer Interconnect in Silicon for RFICs", IEEE Trans. an El. Dev. 51, No. 11, 2004
J. Vardaman, "3-D Through-Silicon Vias Become a Reality", Semiconductor International, 6/1/2007
N. Lietaer et al., "Development of cost-effective high-density through-wafer interconnects for 3D microsystems", J. of Micromechanics and Microengineering 16, S29-S34, 2006
T. Rowbotham et al., "Back side exposure of variable size through silicon vias", J. Vac. Sci. Techn. B24(5), 2006

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010045055A1 (en) * 2010-09-10 2012-03-15 Austriamicrosystems Ag Method for producing a semiconductor component with a via and semiconductor device with via
US8884442B2 (en) 2010-09-10 2014-11-11 Ams Ag Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact
DE102010045055B4 (en) 2010-09-10 2019-03-28 Austriamicrosystems Ag Method for producing a semiconductor component with a plated through hole
EP2648214A1 (en) 2012-04-05 2013-10-09 austriamicrosystems AG Semiconductor device with interconnection via in the substrate and method of production
DE102012108522A1 (en) * 2012-09-12 2014-03-13 Ams Ag Method for manufacturing semiconductor stack for stacking semiconductor chips with components for three-dimensional integration of electronic circuit, involves arranging through-contacts in aperture after connecting stack components
US11107848B2 (en) 2013-03-01 2021-08-31 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
EP2790211A1 (en) 2013-04-10 2014-10-15 Ams Ag Method of producing a through-substrate via in a semiconductor device and semiconductor device comprising a through-substrate via
US10084004B2 (en) 2014-01-27 2018-09-25 Ams Ag Semiconductor device for optical applications and method of producing such a semiconductor device

Also Published As

Publication number Publication date
WO2010081603A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
DE102009004725A1 (en) Through-hole semiconductor circuit and method of manufacturing vertically integrated circuits
DE102008033395B3 (en) Method for producing a semiconductor component and semiconductor component
DE112010000142B4 (en) Cost-optimized method of forming high-density passive capacitors to replace discrete capacitors using a cost-optimized modular 3D wafer-wafer integration scheme
DE102014019445B4 (en) Microelectromechanical systems and methods for their manufacture
DE102010039057B4 (en) sensor module
DE102012208033B4 (en) Hybrid integrated component and method for its production
DE102011088581B4 (en) Process for producing housing connections and component produced therewith
DE102010000729A1 (en) Semiconductor device and method for its manufacture
DE102014200507A1 (en) Micromechanical pressure sensor device and corresponding manufacturing method
DE102011081460A1 (en) METHOD FOR FORMING A CONTACTING IN A SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR ELEMENT THAT HAS THE SAME
DE102015217918A1 (en) Micromechanical component
DE102013222733A1 (en) Micromechanical sensor device
DE102016223203A1 (en) Low-resistance wiring MEMS device and method of making the same
DE102012210033B4 (en) Component with via and method of manufacture
WO2018054470A1 (en) Micromechanical component
DE102009005458B4 (en) Semiconductor component with through-hole and method for its production
WO2015185354A2 (en) Semiconductor component having at least one via in the carrier substrate and method for producing such a via
DE102021200073A1 (en) Manufacturing method for a micromechanical component and corresponding micromechanical component
WO2012069078A1 (en) Eutectic bonding of thin chips on a carrier substrate
DE102018122261B4 (en) INTEGRATION METHOD FOR WAFER LEVEL PACKAGING AND MICROELECTROMECHANICAL SYSTEM, MEMS, COMPONENT
DE10324421B4 (en) Semiconductor device with Metallisierungsfläche and method for producing the same
DE102012219769B4 (en) Method of making an electrical via in a substrate
DE102014226436A1 (en) Micromechanical sensor device and corresponding manufacturing method
DE10359217A1 (en) Electrical via of HL-chips
DE10323394B4 (en) Method for producing an electrical contact between two semiconductor pieces and method for producing an arrangement of semiconductor pieces

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final