DE19841757C1 - Output driver output signal matching circuit for integrated circuit meeting required output signal slope - Google Patents

Output driver output signal matching circuit for integrated circuit meeting required output signal slope

Info

Publication number
DE19841757C1
DE19841757C1 DE1998141757 DE19841757A DE19841757C1 DE 19841757 C1 DE19841757 C1 DE 19841757C1 DE 1998141757 DE1998141757 DE 1998141757 DE 19841757 A DE19841757 A DE 19841757A DE 19841757 C1 DE19841757 C1 DE 19841757C1
Authority
DE
Germany
Prior art keywords
output
signal
circuit
output signal
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1998141757
Other languages
German (de)
Inventor
Jens Rosenbusch
Guenter Grasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1998141757 priority Critical patent/DE19841757C1/en
Application granted granted Critical
Publication of DE19841757C1 publication Critical patent/DE19841757C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166Soft switching
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Abstract

A circuit designed for matching an output signal (8) of an output driver (10) to given conditions and ratios, includes circuit devices (4,7) which provide the output signal with signal edges optimised with respect to the parameter being considered. The circuit devices (4,7) include a circuit, specifically an RC- network (30,31), for generating the signal edges and for forming a signal (6), optimised with respect to the slope of the signal edges, from a digital signal (5) with regard to the parameter, and which can be supplied to an output of the integrated circuit (1).

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Anpassung des Ausgangssignals eines Ausgangstreibers ei ner integrierten Schaltung an die gegebenen Verhältnisse ge mäß dem Oberbegriff des Patentanspruchs 1. The present invention relates to a circuit arrangement to adapt the output signal of an output driver ei ner integrated circuit to the given conditions ge according to the preamble of claim 1.

Eine gattungsgemäße Schaltungsanordnung ist auch in der US 5,656,947 beschrieben. A generic circuit arrangement is also in the US 5,656,947.

Am Ausgang einer integrierten Schaltung ist oftmals ein Aus­ gangstreiber als Schnittstelle zu einer nachgeschalteten Si­ gnalleitung bzw. einem Bus vorgesehen. Der Ausgangstreiber verstärkt ein von der integrierten Schaltung erzeugtes, digi­ tales Signal und treibt dieses Ausgangssignal über die Si­ gnalleitung oder den Bus. Besonders große Anforderungen wer­ den dabei an den Kurvenverlauf der Taktflanken des zu trei­ benden Ausgangssignals bei einem Signalwechsel des digitalen Signals gestellt.There is often an off at the output of an integrated circuit gear driver as an interface to a downstream Si Signal line or a bus provided. The output driver amplifies a digi generated by the integrated circuit tales signal and drives this output signal via the Si signal line or the bus. Particularly great demands to do so on the curve of the clock edges of the output signal when the digital signal changes Signal.

Steile, d. h. schnelle Taktflanken ermöglichen eine hohe Lei­ stungsfähigkeit des Ausgangstreibers, da hier hohe Übertra­ gungsraten sowie niedrige Zugriffsverzögerungszeiten erreich­ bar sind. Sehr steile Taktflanken beeinträchtigen jedoch auch die elektromagnetische Verträglichkeit (EMV) der integrierten Schaltung. Insbesondere führen steile Taktflanken zur Ab­ strahlung hochfrequenter, elektromagnetischer Wellen, die be­ nachbarte Bauelemente negativ beeinflussen oder sogar zerstö­ ren können. Bei der Einstellung einer optimalen Flankenstei­ gung eines zu übertragenden Ausgangssignals, muß daher ein Kompromiß gefunden werden, bei dem die durch schnelle Signal­ wechsel hervorgerufene elektromagnetische Abstrahlung auf ein Minimum reduziert und gleichzeitig eine möglichst optimale Übertragungsrate bei minimalen Zugriffsverzögerungszeiten er­ möglicht wird. Steep, i.e. H. fast clock edges enable a high lei Ability of the output driver, since high transfer and low access delay times are cash. However, very steep clock edges also affect the electromagnetic compatibility (EMC) of the integrated Circuit. In particular, steep clock edges lead to the Ab radiation of high-frequency electromagnetic waves, which be negatively influence or even destroy neighboring components can. When setting an optimal flank supply of an output signal to be transmitted, must therefore A compromise can be found by means of fast signal change caused electromagnetic radiation on a  Minimum reduced and at the same time the best possible Transfer rate with minimal access delay times is possible.  

Die Steigung der Taktflanken eines Ausgangssignals ist jedoch im Normalbetrieb eines Ausgangstreibers nicht konstant, son­ dern sie ist abhängig von verschiedenen Parametern. Bei­ spielsweise nimmt mit zunehmender Temperatur die Flankenstei­ gung eines Ausgangssignals ab. Zur Kompensation der Tempera­ turabhängigkeit der Ausgangstreiber werden diese üblicherwei­ se durch temperaturkompensierte Vortreiber angesteuert.However, the slope of the clock edges of an output signal is not normal during normal operation of an output driver, son it depends on various parameters. At for example, the flank increases with increasing temperature output signal. To compensate for the tempera The output drivers usually become dependent on the controlled by temperature-compensated pre-drivers.

Darüber hinaus ist die Steigung der Flanken des Ausgangs­ signals auch abhängig von einer Veränderung der dem Ausgangs­ treiber nachgeschalteten Last. Als Last an diesen Ausgang­ streibern treten insbesondere die Kapazitäten von externen Leitungen oder anderen Schaltungsteilen sowie ohmsche Bela­ stungen durch Pull-up- oder Pull-down-Widerständen auf. Bei­ spielsweise weist das Ausgangssignal bei einer kleinen Last eine größere Flankensteilheit als bei einer großen Last auf.In addition, the slope of the flanks of the exit signals also dependent on a change in the output driver downstream load. As a load on this exit the main drivers are external capacities Lines or other circuit parts as well as ohmic Bela by pull-up or pull-down resistors. At for example, the output signal has a small load a greater slope than with a large load.

Die Flankensteigung des Ausgangssignals eines Ausgangstrei­ bers wird außerdem von weiteren Parametern, wie beispielswei­ se der bei der Herstellung der integrierten Schaltung verwen­ deten Technologie bzw. von Schwankungen in der Versorgungs­ spannung beeinflußt.The slope of the output signal of an output streak bers is also affected by other parameters, such as se the use in the manufacture of the integrated circuit technology or fluctuations in supply voltage affected.

Aufgabe der vorliegenden Erfindung ist es daher, eine Schal tungsanordnung der eingangs genannten Art derart weiterzubil den, die unter Berücksichtigung der für den Ausgangstreiber relevanten Parameter ein flankenoptimiertes Ausgangssignal bereitstellt. The object of the present invention is therefore a scarf further arrangement of the type mentioned in the beginning the one taking into account that for the output driver relevant parameters an edge-optimized output signal provides.

Diese Aufgabe wird erfindungsgemäß durch eine Schaltungsan ordnung mit den Merkmalen des Patentanspruchs 1 gelöst. This object is achieved by a circuit solved with the features of claim 1.

Erfindungsgemäß läßt sich durch die Schaltungsmittel ein Aus­ gangssignal erzeugen, dessen Flankensteigung je nach Anforde­ rung unabhängig von Schwankungen der externen Last, der Tem­ peratur, der Herstellungstechnologie, der Versorgungsspan­ nung, etc. ist. Durch die anwenderdefinierte Einstellbarkeit der Flankensteigung lassen sich unnötig steile Flanken im zeitlichen Verlauf des von einem Ausgangstreiber ausgegebenen Ausgangssignals Vermeiden, was seinerseits vorteilhafterweise die dadurch hervorgerufene elektromagnetische Abstrahlung (EMV) auf das jeweilige Minimum reduziert. Die integrierte Schaltung sowie in der näheren Umgebung der integrierten Schaltung angeordnete Schaltungsteile werden nicht mehr als unbedingt notwendig einer elektromagnetischer Strahlung aus­ gesetzt. Zusätzlich kann durch die erfindungsgemäße Schal­ tungsanordnung ein hoher Wirkungsgrad sowie eine optimale Entkopplung von Störungen in der Versorgungsspannung der in­ tegrierten Schaltung erzielt werden.According to the invention can be switched off by the circuit means Generate output signal, its slope depending on the requirement tion regardless of fluctuations in the external load, the tem  peratur, the manufacturing technology, the supply chip voltage, etc. Due to the user-defined adjustability of the slope can be unnecessarily steep slopes in the temporal course of the output from an output driver Avoid output signal, which in turn is advantageous the resulting electromagnetic radiation (EMC) reduced to the respective minimum. The integrated Circuit as well as in the immediate vicinity of the integrated Circuit parts arranged are no more than absolutely necessary from an electromagnetic radiation set. In addition, the scarf according to the invention arrangement high efficiency and optimal Decoupling of disturbances in the supply voltage of the in tegrated circuit can be achieved.

Ein besonderer Vorteil ergibt sich dadurch, wenn die Ausgang­ streiber auch noch nach deren Herstellung, d. h. während des Betriebes der integrierten Schaltung, auf äußerst einfache Weise an eventuell veränderte Gegebenheiten optimal angepaßt werden können. Hierzu werden die erfindungsgemäßen Schaltmit­ tel über Steuersignale anwenderorientiert neu konfiguriert.A particular advantage arises when the exit drivers even after their manufacture, d. H. during the Operation of the integrated circuit, on extremely simple Optimally adapted to any changed circumstances can be. For this purpose, the Schaltmit invention reconfigured user-oriented via control signals.

Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfin dung sind Gegenstand der weiteren Unteransprüche. Advantageous further developments and refinements of the Erfin are subject of further subclaims.

Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei: The invention is based on the in the figures of the Exemplary embodiments illustrated in the drawing. It shows:

Fig. 1 das Blockschaltbild der erfindungsgemäßen Schaltungs anordnung zur Anpassung des Ausgangssignals eines Ausgangstreibern an die gegebenen Verhältnisse; Figure 1 shows the block diagram of the circuit arrangement according to the invention for adapting the output signal of an output driver to the given conditions.

Fig. 2 ein Ausführungsbeispiel zur Realisierung der Schal tung zur Flankengeneration. Fig. 2 shows an embodiment for realizing the scarf device for edge generation.

In allen Figuren der Zeichnung sind gleiche oder funktions gleiche Elemente und Signale, sofern dies nicht anders ange geben ist, mit gleichen Bezugszeichen versehen. In all figures of the drawing are the same or functional same elements and signals, unless otherwise stated is given the same reference numerals.

Fig. 1 zeigt das Blockschaltbild der erfindungsgemäßen Schaltungsanordnung zur Anpassung des Ausgangssignals eines Ausgangstreibern an die gegebenen Verhältnisse. Fig. 1 is a block diagram of the circuit arrangement according to the invention is to adapt the output signal of output drivers to the given conditions.

In Fig. 1 ist mit 1 ausschnittsweise eine integrierte Schal­ tung bezeichnet. Die integrierte Schaltung 1 kann, wie im nachfolgenden Ausführungsbeispiel beschrieben, als Mikropro­ zessor, Datenspeicher, Programmspeicher, Eingabe-/Ausgabe­ einheit oder als eine sonstige Logikschaltung ausgebildet sein. Die Erfindung ist jedoch nicht ausschließlich auf Aus­ gangstreiber von digital ausgebildeten Schaltungen be­ schränkt, sondern kann sehr vorteilhaft auch bei Ausgang­ streibern von Analogschaltungen aller Art eingesetzt werden. Darüberhinaus kann die integrierte Schaltung 1 monolithisch in einem Halbleiterkörper integriert sein oder als Schaltung mit diskreten Bauelementen ausgebildet sein.In Fig. 1, 1 is a section of an integrated scarf device. The integrated circuit 1 can, as described in the following exemplary embodiment, be designed as a microprocessor, data memory, program memory, input / output unit or as another logic circuit. However, the invention is not limited exclusively to from output drivers of digitally designed circuits, but can also be used very advantageously for output drivers of all types of analog circuits. In addition, the integrated circuit 1 can be monolithically integrated in a semiconductor body or can be designed as a circuit with discrete components.

Die integrierte Schaltung 1 ist an ihrem Ausgang 2 mit einer externen Signalleitung 3 verbunden. Es wäre jedoch auch denk­ bar, daß die externe Signalleitung 3 einen Bus 3 mit einer Vielzahl von Signalleitungen darstellt. In diesem Fall bildet der Ausgang 2 die Schnittstelle zu dem Bus 3. Der Bus 3 bzw. die Signalleitungen 3 können dabei monolithisch integriert in einem Halbleiterkörper angeordnet sein oder auch diskret aus­ gebildet sein und beispielsweise eine oder mehrere Leiterbah­ nen auf einer Platine darstellen. Die Signalleitungen 3 ver­ bindet zum Zwecke der Datenkommunikation die integrierte Schaltung 1 mit weiteren integrierten Schaltungen eines Schaltungssystems. The integrated circuit 1 is connected at its output 2 to an external signal line 3 . However, it would also be conceivable that the external signal line 3 represents a bus 3 with a large number of signal lines. In this case, output 2 forms the interface to bus 3 . The bus 3 or the signal lines 3 can be monolithically integrated in a semiconductor body or can be formed discretely and represent, for example, one or more printed conductors on a circuit board. For the purpose of data communication, the signal lines 3 bind the integrated circuit 1 with further integrated circuits of a circuit system.

Die integrierte Schaltung 1 weist erfindungsgemäß eine Schal­ tung zur Flankengeneration 4 auf, in deren Eingang ein zu treibendes, typischerweise digital ausgebildetes Signal 5 eingekoppelt Wird. Die Schaltung zur Flankengeneration 4 er­ zeugt an ihrem Ausgang ein Signal 6, das eine benutzerdefi­ niert einstellbare, optimierte Taktflanke aufweist. Dieses flankenoptimierte Signal 6 wird in den Eingang einer der Schaltung 4 nachgeschalteten Treibereinrichtung 7 eingekop­ pelt. Die Treibereinrichtung 7 erzeugt daraus das Ausgangs­ signal 8, das dem Ausgang 2 der integrierten Schaltung 1 zu­ geführt wird.The integrated circuit 1 has, according to the invention, a circuit for the edge generation 4 , into the input of which a typically digital signal 5 to be driven is coupled. The circuit for edge generation 4, it generates a signal 6 at its output, which has a user-defined adjustable, optimized clock edge. This edge-optimized signal 6 is coupled into the input of a driver device 7 connected downstream of the circuit 4 . The driver device 7 generates the output signal 8 , which is the output 2 of the integrated circuit 1 to.

Im vorliegenden Ausführungsbeispiel ist die Treibereinrich­ tung 7 als regelbarer Spannungsfolger ausgebildet und weist einen Differenzverstärker 9 sowie einen dem Differenzverstär­ ker 9 nachgeschalteten Ausgangstreiber 10 auf. Dem Differenz­ verstärker 9 wird eingangsseitig das flankenoptimierte Signal 6 sowie in den invertierenden Eingang als Regelgröße das rückgekoppelte Ausgangssignal 8' des Ausgangstreibers 10 zu­ geführt.In the present exemplary embodiment, the driver device 7 is designed as a controllable voltage follower and has a differential amplifier 9 and an output driver 10 connected downstream of the differential amplifier 9 . The edge-optimized signal 6 is fed to the differential amplifier 9 on the input side and the feedback output signal 8 ′ of the output driver 10 is fed into the inverting input as a controlled variable.

Die vorliegende Erfindung soll jedoch nicht auf eine speziel le Ausgestaltung einer Treibereinrichtung 7 beschränkt sein sondern ist im Rahmen der Erfindung auf alle Arten und Ausge staltungen von ein- oder mehrstufigen Ausgangstreibern 10 an wendbar. However, the present invention is not intended to be limited to a special embodiment of a driver device 7 , but is, in the context of the invention, applicable to all types and configurations of single-stage or multi-stage output drivers 10 .

Nachfolgend wird die Funktionsweise der erfindungsgemäßen Schaltungsanordnung entsprechend Fig. 1 beschrieben: The mode of operation of the circuit arrangement according to the invention corresponding to FIG. 1 is described below:

Die Schaltung zur Flankengeneration 4 erzeugt aus dem digita­ len Signal 5 unter Berücksichtigung verschiedener Parameter ein bezüglich der Steilheit seiner Flanken optimiertes Signal 6. Als Parameter, die zur Optimierung der Flankensteigung herangezogen werden können, können beispielsweise Temperatu­ rinformationen, Informationen über die Größe und die Art der nachgeschaltete Last, Informationen über die Herstellungs­ technologie, etc. verwendet werden. Darüberhinaus ist es auch denkbar Anwenderwünsche in Bezug auf die Steigung der Flanken mit zu berücksichtigen. Weiters wäre es auch denkbar, die oben genannten Parameter je nach Anforderung jederzeit neu zu wählen und die Schaltung zur Flankengeneration 4 beispiels­ weise über Steueranschlüsse 11 während des Betriebes neu zu konfigurieren.The circuit for edge generation 4 generates a signal 6 which is optimized with regard to the steepness of its edges from the digital signal 5 , taking into account various parameters. As parameters that can be used to optimize the slope, temperature information, information about the size and type of the downstream load, information about the manufacturing technology, etc. can be used, for example. In addition, it is also conceivable to take user requests with regard to the slope of the flanks into account. Furthermore, it would also be conceivable to re-select the above-mentioned parameters at any time depending on requirements and to reconfigure the circuit for edge generation 4, for example via control connections 11, during operation.

Das ausgangsseitig von der Schaltung 4 bereitgestellte, flan­ kenoptimierte Signal 6 wird in die nachgeschaltete Trei­ bereinrichtung 7 eingekoppelt. Diese regelbare Treiberein­ richtung 7 hat die Aufgabe, daß das flankenoptimierte Aus­ gangssignal 8 den optimierten Kurvenverlauf auch am Ausgang 2 der Treibereinrichtung 7 beibehält. Der Ausgangstreiber 10 der Treibereinrichtung 7 ist hier nur bei einer Differenz zwischen dem flankenoptimierten Signals 6 und dem rückgekop­ pelten Ausgangssignal 8' aktiv. In diesem Fall wird diese Differenz in den Signalen 6, 8', die beispielsweise bei Schwankungen bzw. Störungen in der Versorgungsspannung oder bei einer Veränderung der nachgeschalteten Last zustande kommt, ausgeregelt. Anschließend kann der Ausgangstreiber 10 wieder deaktiviert werden.The flank-optimized signal 6 provided on the output side by the circuit 4 is coupled into the downstream driver device 7 . This controllable driver device 7 has the task that the edge-optimized output signal 8 also maintains the optimized curve shape at the output 2 of the driver device 7 . The output driver 10 of the driver device 7 is only active here when there is a difference between the edge-optimized signal 6 and the feedback signal 8 ′. In this case, this difference is corrected in the signals 6 , 8 ', which occurs, for example, in the event of fluctuations or disturbances in the supply voltage or a change in the load connected downstream. The output driver 10 can then be deactivated again.

Das Ausgangssignal 8, das dem Ausgang 2 der integrierten Schaltung 1 zugeführt wird, weist dann eine anwenderdefinier­ te Flankensteigung und somit ein optimales EMV-Verhalten auf. Insbesondere läßt sich hier eine lastunabhängige, temperatur­ kompensierte und technologiekompensierte Flankensteigung des Ausgangssignal 8 erzielen. Durch die gute Entkoppelung des Ausgangstreibers von der Versorgungsspannung läßt sich dar­ über hinaus ein optimaler Wirkungsgrad verwirklichen. The output signal 8 , which is fed to the output 2 of the integrated circuit 1 , then has a user-defined slope and thus an optimal EMC behavior. In particular, a load-independent, temperature-compensated and technology-compensated slope of the output signal 8 can be achieved here. Due to the good decoupling of the output driver from the supply voltage, optimum efficiency can also be achieved.

Fig. 2 zeigt ein Ausführungsbeispiel für die Realisierung der Schaltung zur Flankengeneration entsprechend Fig. 1. FIG. 2 shows an exemplary embodiment for the implementation of the circuit for edge generation corresponding to FIG. 1.

In den Eingang 20 der Schaltung zur Flankengeneration 4 wird das digitale Signal 5 eingekoppelt. Die Schaltung zur Flan­ kengeneration 4 weist einen ersten Strompfad 21 sowie einen zweiten Strompfad 22, der als Rückkopplungspfad ausgebildet ist, auf. In den ersten und zweiten Strompfad 21, 22 ist je­ weils ein einstufiger Inverter 23 bzw. 24 geschaltet. Den beiden Invertern 23, 24 sind zwei als Gegentaktausgangsstufen ausgebildete Vergleicherschaltungen 25, 26 nachgeschaltet. Der Ausgang jedes Inverters 23, 24 ist dabei über Kreuz mit einen der Steuereingänge der Vergleicherschaltungen 25, 26 verbunden. Die Vergleicherschaltungen 25, 26 erzeugen aus den jeweiligen Ausgangssignalen der Inverter 23, 24 jeweils ein Differensignal, das an den jeweiligen Ausgängen der Verglei­ cherschaltungen 25, 26 abgreifbar ist. Die Ausgänge der Ver­ gleicherschaltungen 25, 26 sind hier kurzgeschlossen. Das ge­ meinsame Ausgangssignal 6' der Strompfade 21, 22, daß heißt die Summe der Differenzsignale, wird über einen Widerstand 29 dem Ausgang 32 der Schaltung zur Flankengeneration 4 zuge­ führt.The digital signal 5 is coupled into the input 20 of the circuit for edge generation 4 . The circuit for flange generation 4 has a first current path 21 and a second current path 22 , which is designed as a feedback path. In the first and second current paths 21 , 22 a single-stage inverter 23 or 24 is connected in each case. The two inverters 23 , 24 are followed by two comparator circuits 25 , 26 designed as push-pull output stages. The output of each inverter 23 , 24 is cross-connected to one of the control inputs of the comparator circuits 25 , 26 . The comparator circuits 25, 26 produce from the respective output signals of the inverters 23, 24 each have a differential signal, the respective at the outputs of Verglei cherschaltungen 25, 26 can be tapped. The outputs of the comparator circuits 25 , 26 are short-circuited here. The common output signal 6 'of the current paths 21 , 22 , that is, the sum of the differential signals, is supplied via a resistor 29 to the output 32 of the circuit for edge generation 4 .

Im vorliegenden Ausführungsbeispiel sind die Inverter 23, 24 sowie die Vergleicherschaltungen 25, 26 als CMOS-Schaltungen ausgebildet, es wäre jedoch auch denkbar diese Schaltungen bipolar zu realisieren. Die Laststrecken der Inverter 23, 24 sowie der Vergleicherschaltungen 25, 26 sind jeweils zwischen einem ersten Potential 27 und einem zweiten Potential 28 ei­ ner Versorgungsspannungsquelle geschaltet. Das zweite Poten­ tial ist hier die Bezugsmasse.In the present exemplary embodiment, the inverters 23 , 24 and the comparator circuits 25 , 26 are designed as CMOS circuits, but it would also be conceivable to implement these circuits in a bipolar manner. The load paths of the inverters 23 , 24 and the comparator circuits 25 , 26 are each connected between a first potential 27 and a second potential 28 of a supply voltage source. The second potential here is the reference mass.

Zusätzlich ist dem Inverter 24 des Rückkopplungspfades 22 ein Tiefpaß bestehend aus einem Tiefpaßwiderstand 30 und einem Kondensator 31 gegen Bezugsmasse vorgeschaltet. Der Leitwert des Tiefpaßwiderstandes 30 sowie die Kapazität des Kondensa­ tors 31 bestimmen dann die Abklingkonstante. Ausgangsseitig ist der Tiefpaß ebenfalls mit dem Ausgang der Schaltung zur Flankengeneration 4 verbunden.In addition, the inverter 24 of the feedback path 22 is preceded by a low-pass filter consisting of a low-pass resistor 30 and a capacitor 31 against the reference ground. The conductance of the low-pass resistor 30 and the capacitance of the capacitor 31 then determine the decay constant. On the output side, the low-pass filter is also connected to the output of the circuit for edge generation 4 .

Die Dimensionierung der Elemente 30, 31 des Tiefpasses und des Widerstandes 29 sind dabei derart einzustellen, daß sich die gewünschte Flankensteilheit im Signal 6 einstellt. Typi­ scherweise sind die Leitwerte des ersten Widerstandes 29 und des zweiten Widerstandes 30 etwa gleich groß. Eine Zunahme des Leitwertes des Tiefpaßwiderstandes bewirkt steilere Takt­ flanken, während eine Verringerung flachere Taktflanke zur Folge hat.The dimensions of the elements 30 , 31 of the low-pass filter and of the resistor 29 are to be set in such a way that the desired edge steepness is set in the signal 6 . Typically, the conductivities of the first resistor 29 and the second resistor 30 are approximately the same. An increase in the conductance of the low-pass resistor causes steeper clock edges, while a decrease in flatter clock edges results.

Darüber hinaus läßt sich über eine geeignete Dimensionierung der Parameter der Transistoren der Inverter 23, 24 sowie der Vergleicherschaltungen 25, 26 gezielt eine gewünschte Regel­ konstante im Rückkopplungspfad 22 erzielen.In addition, a suitable control constant can be achieved in the feedback path 22 by suitable dimensioning of the parameters of the transistors of the inverters 23 , 24 and of the comparator circuits 25 , 26 .

Fig. 2 zeigt lediglich eine bevorzugte Ausführungsform der Schaltung zur Flankengeneration 4. Es ist selbstverständlich auch denkbar, alternativ die Schaltung 4 mit einem Vor­ wärtsstrompfad 21 sowie mit mindestens zwei Rückkopp­ lungsstrompfaden 22 auszubilden. Alternativ wäre es auch denkbar die Inverter 23, 24 in den Strompfaden 21, 22 mehr­ stufig auszubilden. Fig. 2 is only a preferred embodiment of the circuit shows to the flank Generation 4. It is of course also conceivable alternatively to form the circuit 4 with a forward current path 21 and with at least two feedback current paths 22 . Alternatively, it would also be conceivable to design the inverters 23 , 24 in the current paths 21 , 22 in more stages.

Bezugszeichenliste Reference list

1 1

Integrierte Schaltung
Integrated circuit

2 2nd

Ausgang, Schnittstelle
Output, interface

3 3rd

Signalleitung, Bus
Signal line, bus

4 4th

Schaltung zur Flankengeneration
Circuit for edge generation Circuit for edge generation

5 5

zu treibendes (digitales) Signal
(digital) signal to be driven

6 6

flankenoptimiertes Signal
edge-optimized signal

7 7

Treibereinrichtung
Driver device

8 8th

Ausgangssignal
Output signal

8 8th

'rückgekoppeltes Ausgangssignal
'Feedback output signal

9 9

Differenzverstärker
Differential amplifier

10 10th

Ausgangstreiber
Output driver

11 11

Steueranschlüsse zur Einstellung der Parameter
Control connections for setting the parameters

20 20th

Eingang der Schaltung zur Flankengeneration
Input of the circuit for the edge generation

21 21

erster Strompfad
first current path

22 22

zweiter Strompfad, Rückkopplungspfad
second current path, feedback path

23 23

, ,

24 24th

Inverter
Inverter

25 25th

, ,

26 26

Gegentaktausgangsstufen
Push-pull output stages

27 27

erstes Potential der Versorgungsspannungsquelle
first potential of the supply voltage source

28 28

zweites Potential der Versorgungsspannungsquelle, Bezugsmasse
second potential of the supply voltage source, reference ground

29 29

erster Widerstand
first resistance

30 30th

zweiter Widerstand
second resistance

31 31

Kondensator
capacitor

32 32

Ausgang der Schaltung zur Flankengeneration
Output of the edge generation circuit

Claims (5)

1. Schaltungsanordnung zur Anpassung eines Ausgangssignals (8) eines Ausgangstreibers (10) einer integrierten Schaltung (1) an die gegebenen Verhältnisse, bei der zur Anpassung Schaltungsmittel (4, 7) vorgesehen sind, die das Ausgangs­ signal (8) mit bezüglich der zu berücksichtigenden Parameter optimierten Taktflanken bereitstellen, wobei die Schaltungs­ mittel (4, 7) eine Schaltung zur Flankengeneration (4) auf­ weisen, die aus einem digitalen Signal (5) unter Berücksich­ tigung der Parameter ein bezüglich der Steigung der Taktflan­ ken optimiertes Signal (6), das einem Ausgang (2) der inte­ grierten Schaltung (1) zuführbar ist, erzeugt, dadurch gekennzeichnet,
daß die Schaltung zur Flankengeneration ( 4 ) ein RC-Glied ( 30 , 31 ) aufweist, wobei die Abklingkonstante des RC-Gliedes ( 30 , 31 ) die Steigung der Taktflanken des optimierten Signals ( 6 ) bestimmt, und that the circuit for edge generation ( 4 ) has an RC element ( 30 , 31 ), the decay constant of the RC element ( 30 , 31 ) determining the slope of the clock edges of the optimized signal ( 6 ), and
daß die Schaltung zur Flankengeneration ( 4 ) einen Vorwärts strompfad ( 21 ) sowie mindestens einen parallel zugeschalteten Rückkopplungsstrompfad ( 22 ), dem das RC-Glied ( 30 , 31 ) vorge schaltet ist, aufweist, wobei jeder der Strompfade ( 21 , 22 ) jeweils eine Vergleicherschaltung ( 25 , 26 ) aufweist, die aus jeweils einem Signal der beiden Strompfade ( 21 , 22 ) ein Differenzsignal bilden, wobei die Summe der Differenzsignale ( 6 ') dem Ausgang der Schaltung zur Flankengeneration ( 4 ) und als Regelgröße dem mindestens einen Rückkopplungspfad ( 22 ) zuführbar ist. that the circuit for edge generation ( 4 ) has a forward current path ( 21 ) and at least one parallel connected feedback current path ( 22 ) to which the RC element ( 30 , 31 ) is switched upstream, each of the current paths ( 21 , 22 ) in each case a comparator circuit ( 25 , 26 ) which form a differential signal from a signal of the two current paths ( 21 , 22 ), the sum of the differential signals ( 6 ') being the output of the circuit for edge generation ( 4 ) and, as a controlled variable, the at least one Feedback path ( 22 ) can be fed. 1. Circuit arrangement for adapting an output signal ( 8 ) of an output driver ( 10 ) of an integrated circuit ( 1 ) to the given conditions, in which circuit means ( 4 , 7 ) are provided for adapting the output signal ( 8 ) with respect to Provide optimized clock edges taking into account parameters, the circuit means ( 4 , 7 ) having a circuit for edge generation ( 4 ) which, taking into account the parameters, generates a signal ( 6 ) optimized from the digital signal ( 5 ) taking into account the slope of the clock edges which can be fed to an output ( 2 ) of the integrated circuit ( 1 ), characterized in that 1. Circuit arrangement for adapting an output signal ( 8 ) of an output driver ( 10 ) of an integrated circuit ( 1 ) to the given conditions, in which circuit means ( 4 , 7 ) are provided for adapting the output signal ( 8 ) with respect to Provide optimized clock edges taking into account parameters, the circuit means ( 4 , 7 ) having a circuit for edge generation ( 4 ) which, taking into account the parameters, generates a signal ( 6 ) optimized from the digital signal ( 5 ) taking into account the slope of the clock edges which can be fed to an output ( 2 ) of the integrated circuit ( 1 ), characterized in that
that the circuit for edge generation ( 4 ) has an RC element ( 30 , 31 ), the decay constant of the RC element ( 30 , 31 ) determining the slope of the clock edges of the optimized signal ( 6 ), and that the circuit for edge generation ( 4 ) has an RC element ( 30 , 31 ), the decay constant of the RC element ( 30 , 31 ) determining the slope of the clock edges of the optimized signal ( 6 ), and
that the circuit for edge generation (4) current path a forward (21) and at least one parallel switched-current feedback path (22) to which the RC element (30, 31) connected upstream is, having each of the current paths (21, 22) each has a comparator circuit ( 25 , 26 ), each of which forms a difference signal from a signal of the two current paths ( 21 , 22 ), the sum of the difference signals ( 6 ') the output of the circuit for edge generation ( 4 ) and as a control variable for the at least one Feedback path ( 22 ) can be fed. that the circuit for edge generation (4) current path a forward (21) and at least one parallel switched-current feedback path (22) to which the RC element (30, 31) is connected upstream, having each of the current paths ( 21, 22) each has a comparator circuit ( 25 , 26 ), each of which forms a difference signal from a signal of the two current paths ( 21 , 22 ), the sum of the difference signals ( 6 ') the output of the circuit for edge generation ( 4 ) and as a control variable for the at least one Feedback path ( 22 ) can be fed.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsmittel (4, 7) eine regelbare Treiberein­ richtung (7) aufweisen, die aus dem optimierten Signal (6) ein bezüglich des Verlaufes und/oder der Höhe einer Versor­ gungsspannung (27, 28) flankenoptimiertes Ausgangssignal (8) des Ausgangstreibers (10) erzeugt.2. Circuit arrangement according to claim 1, characterized in that the circuit means ( 4 , 7 ) have a controllable driver device ( 7 ) which from the optimized signal ( 6 ) with respect to the course and / or the level of a supply voltage ( 27 , 28 ) edge-optimized output signal ( 8 ) of the output driver ( 10 ) is generated.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die regelbare Treibereinrichtung (7) einen Differenzver­ stärker (9) und den dem Differenzverstärker (9) nachgeschal­ teten Ausgangstreiber (10) aufweist, wobei in den ersten Ein­ gang des Differenzverstärkers (10) als Regelgröße das rückge­ koppelte Ausgangssignal (8') des Ausgangstreibers (10) und in dessen zweiten Eingang das optimierte Signal (6) eingekoppelt wird.3. A circuit arrangement according to claim 2, characterized in that the controllable driver device ( 7 ) has a Differenzver stronger ( 9 ) and the differential amplifier ( 9 ) downstream output driver ( 10 ), in the first input of the differential amplifier ( 10 ) as Control variable, the feedback output signal ( 8 ') of the output driver ( 10 ) and in the second input of which the optimized signal ( 6 ) is injected.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Ausgangstreiber (10) lediglich bei einer Differenz des optimierten Signals (6) und des rückgekoppelten Ausgangs­ signals (8') aktiv ist.4. A circuit arrangement according to claim 3, characterized in that the output driver ( 10 ) is only active at a difference between the optimized signal ( 6 ) and the feedback output signal ( 8 ').
5. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die für die Anpassung des Ausgangstreibers (10) zu be­ rücksichtigende Parameter die Temperatur der integrierten Schaltung (1) und/oder die für die Herstellung der integrier­ ten Schaltung (1) verwendete Technologie und/oder die Art und Größe der zu treibenden Last und/oder die Anforderungen der zu treibenden Last an den Ausgangstreiber (10) herangezogen werden.5. Circuit arrangement according to one of the preceding claims, characterized in that the parameters to be taken into account for the adaptation of the output driver ( 10 ), the temperature of the integrated circuit ( 1 ) and / or the technology used for the production of the integrated circuit ( 1 ) and / or the type and size of the load to be driven and / or the requirements of the load to be driven on the output driver ( 10 ) are used.
DE1998141757 1998-09-11 1998-09-11 Output driver output signal matching circuit for integrated circuit meeting required output signal slope Expired - Fee Related DE19841757C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1998141757 DE19841757C1 (en) 1998-09-11 1998-09-11 Output driver output signal matching circuit for integrated circuit meeting required output signal slope

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998141757 DE19841757C1 (en) 1998-09-11 1998-09-11 Output driver output signal matching circuit for integrated circuit meeting required output signal slope

Publications (1)

Publication Number Publication Date
DE19841757C1 true DE19841757C1 (en) 2000-03-02

Family

ID=7880727

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998141757 Expired - Fee Related DE19841757C1 (en) 1998-09-11 1998-09-11 Output driver output signal matching circuit for integrated circuit meeting required output signal slope

Country Status (1)

Country Link
DE (1) DE19841757C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19934270A1 (en) * 1999-07-21 2001-01-25 Audi Ag Circuit for suppressing noise signal has drive stage connected to contactless electronic power final stage with pulse generator, signal converter and regulating comparator
WO2006013035A2 (en) * 2004-07-30 2006-02-09 Tridonicatco Gmbh & Co. Kg Control of power breakers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0510221A1 (en) * 1991-04-23 1992-10-28 Siemens Aktiengesellschaft Apparatus for optimizing the operation of MOS driver stages used in synchronous digital circuits
EP0535873A1 (en) * 1991-10-03 1993-04-07 National Semiconductor Corporation Selectable edge rate cmos output buffer circuit
GB2299720A (en) * 1995-04-05 1996-10-09 Hewlett Packard Co CMOS output driver using reference slope signals
US5621335A (en) * 1995-04-03 1997-04-15 Texas Instruments Incorporated Digitally controlled output buffer to incrementally match line impedance and maintain slew rate independent of capacitive output loading
EP0778673A1 (en) * 1995-12-08 1997-06-11 Siemens Aktiengesellschaft Integrated circuit with programmable pad-driver
US5656947A (en) * 1996-07-16 1997-08-12 National Semiconductor Corporation Low noise digital output buffer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0510221A1 (en) * 1991-04-23 1992-10-28 Siemens Aktiengesellschaft Apparatus for optimizing the operation of MOS driver stages used in synchronous digital circuits
EP0535873A1 (en) * 1991-10-03 1993-04-07 National Semiconductor Corporation Selectable edge rate cmos output buffer circuit
US5621335A (en) * 1995-04-03 1997-04-15 Texas Instruments Incorporated Digitally controlled output buffer to incrementally match line impedance and maintain slew rate independent of capacitive output loading
GB2299720A (en) * 1995-04-05 1996-10-09 Hewlett Packard Co CMOS output driver using reference slope signals
EP0778673A1 (en) * 1995-12-08 1997-06-11 Siemens Aktiengesellschaft Integrated circuit with programmable pad-driver
US5656947A (en) * 1996-07-16 1997-08-12 National Semiconductor Corporation Low noise digital output buffer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19934270A1 (en) * 1999-07-21 2001-01-25 Audi Ag Circuit for suppressing noise signal has drive stage connected to contactless electronic power final stage with pulse generator, signal converter and regulating comparator
DE19934270B4 (en) * 1999-07-21 2008-05-15 Audi Ag Vehicle flashing system with a circuit arrangement for suppressing interference signals
WO2006013035A2 (en) * 2004-07-30 2006-02-09 Tridonicatco Gmbh & Co. Kg Control of power breakers
WO2006013035A3 (en) * 2004-07-30 2006-06-15 Tridonicatco Gmbh & Co Kg Control of power breakers
AU2005268968B2 (en) * 2004-07-30 2010-09-09 Tridonicatco Gmbh & Co. Kg Control of power breakers
EP2256927A1 (en) * 2004-07-30 2010-12-01 Tridonic GmbH & Co KG Calibration and control of power switches in an operating device for light emitting elements

Similar Documents

Publication Publication Date Title
DE102004039161B4 (en) Folding analogue / digital converter
EP1428225B1 (en) Concept for reliable data transmission between electronic modules
DE10251308B4 (en) Integrated switched capacitor circuit and method
DE10360109B4 (en) Power interface circuit for an active antenna and method for feeding a remote active antenna
DE102010039141B4 (en) Semiconductor circuit
EP0587938B1 (en) Integrated buffer circuit
DE4412055C1 (en) MOS terminal resistance circuit for transmission line
DE10023460B4 (en) Transmission power control circuit
DE10043761C2 (en) RF distribution
DE3621533C2 (en) Integrated semiconductor circuit arrangement, in particular for a DRAM, which delivers a stable internal supply voltage with low power consumption
DE60309462T2 (en) SERIAL PARALLEL AND PARALLEL-SERIAL CONVERSION DEVICE
DE102009000697B4 (en) Driver circuit for a two-wire line and method for generating two output currents for a two-wire line
DE60036457T2 (en) DEVICE AND METHOD FOR SIGNALING FROM TOPOGRAPHY
DE60003998T2 (en) Bus driver circuit and method for its operation
DE102009037486B3 (en) Electronic device and method for efficient level shifting
DE10344878B4 (en) Differential amplifier arrangement with current control circuit and method for operating a differential amplifier arrangement
DE10251473B3 (en) Protection circuit for protection against overvoltage for a CAN bus transceiver
EP1428364B1 (en) Method and circuit configuration for adapting the voltage level for the transmission of data
DE102008056848B4 (en) Write driver circuit
DE102007021734B4 (en) temperature detector
DE102012207222A1 (en) Power semiconductor device with a plurality of parallel switching elements
DE102004039022B4 (en) xDSL multistandard driver circuit
EP1748573A1 (en) Method for data transmission between a pump and a controlling unit and corresponding pump.
EP0735678B1 (en) Monolithically integrated oscillator
DE10043436B4 (en) Method and circuit for automatic gain control of a signal amplifier

Legal Events

Date Code Title Description
D1 Grant (no unexamined application published) patent law 81
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee