DE19835616A1 - Verfahren zur Lokalisierung und Bestimmung der lokalen Dichte von Gateoxid Defekten in MIS-Kondensatoren - Google Patents
Verfahren zur Lokalisierung und Bestimmung der lokalen Dichte von Gateoxid Defekten in MIS-KondensatorenInfo
- Publication number
- DE19835616A1 DE19835616A1 DE1998135616 DE19835616A DE19835616A1 DE 19835616 A1 DE19835616 A1 DE 19835616A1 DE 1998135616 DE1998135616 DE 1998135616 DE 19835616 A DE19835616 A DE 19835616A DE 19835616 A1 DE19835616 A1 DE 19835616A1
- Authority
- DE
- Germany
- Prior art keywords
- gate oxide
- defects
- imaging
- capacitor
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N25/00—Investigating or analyzing materials by the use of thermal means
- G01N25/72—Investigating presence of flaws
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Gegenstand der Erfindung ist ein Verfahren zur Lokalisierung und Bestimmung der lokalen Dichte von Gateoxid Defekten in MIS Kondensatoren. Es ist dadurch gekennzeichnet, daß ein oder mehrere Spannungsimpulse mit wohldefinierter Impulshöhe und Impulsdauer an den Kondensator gelegt werden und die Oxid Defekte anschließend mit abbildenden Verfahren abgebildet werden.
Description
Die Erfindung betrifft ein Verfahren, mit dem Defekte der Ga
teoxid-Integrität (sogenannte GOI-Defekte) in MIS-Kondensatoren
(Schichtstrukturen aus Metall bzw. Poly-Silicium, Isolator und
Halbleiter) sichtbar gemacht und damit lokalisiert, gezahlt und
danach weiter untersucht werden können. Das Verfahren gestattet
ein Mapping der GOI Defektdichte, wobei die Struktur der Defek
te nicht zerstört wird.
GOI Defekte sind lokale Durchbruchstellen in Gateoxiden, die
die Funktion von MIS-Transistoren in integrierten Schaltkreisen
beeinträchtigen. Der Nachweis von GOI Defekten ist eine wesent
liche Voraussetzung zur Qualifizierung von Halbleiterscheiben
aus Silicium (Si-Wafern) für bestimmte Silicium-Technologien
zur Herstellung von integrierten Schaltkreisen. Das erfindungs
gemäße Verfahren kann vorzugsweise zur Qualitätskontrolle der
Si-Wafer-Fertigung und zur Forschung und Technologiekontrolle
in der Halbleiterindustrie wie auch bei der nichtindustriellen
technologienahen Halbleiterforschung eingesetzt werden.
Gateoxid-Defekte (GOI-Defekte) gehen nach heutigem Erkenntnis
stand auf Volumendefekte im Silicium-Halbleitermaterial zurück.
Wenn diese Defekte zufällig unmittelbar an oder unter der Halb
leiteroberfläche zu liegen kommen, auf der integrierte Schalt
kreise mit MIS-Transistoren aufgebracht werden sollen, hat das
Gate-Oxid an dieser Stelle eine verringerte Spannungsfestig
keit, oder es isoliert von vornherein nicht genügend gut. Ein
an dieser Stelle aufgebrachtes MIS-Gate würde dann nicht funk
tionieren. Die Dichte solcher GOI-Defekte hängt von der Dichte
der Volumendefekte im Silicium und auch von der angewandten
Technologie ab (Tamatsuka et al., "Impact of Al or Poly-Si
Electrodes and Oxide Thickness on Gate Oxide Integrity and Lea
kage Site Observations", Electrochemical Society Proceedings,
Vol. 96-13 (1996) 345-356).
Das Standard-Verfahren zum Nachweis von GOI-Defekten ist die I-
U Kennlinien-Messung und, davon abgeleitet, die Konstantstrom
belastungs-Methode an MIS-Kondensatoren. Bei der Kennlinien-
Messung wird die Vorspannung langsam hochgefahren und der Strom
gemessen. Wenn der Kondensator durchbricht, steigt der Strom
schlagartig an. Liegt kein GOI-Defekt vor, dann erfolgt der
Durchbruch erst bei der für das Gateoxid typischen Feldstärke
von typischerweise über 10 MV/cm. Erfolgt der Durchbruch bei
einer deutlich niedrigeren Feldstärke, dann ist ein GOI Defekt
für den Durchbruch verantwortlich. Bei der Konstantstrom-
Methode wird die Tatsache ausgenutzt, daß das Gateoxid bei ho
hen Feldstärken einen Tunnelstrom durchläßt, ohne dabei durch
zubrechen. Hier wird ein stufenweise ansteigender Konstantstrom
an den MIS-Kondensator gelegt und die sich ergebende Vorspan
nung am Kondensator gemessen. Bei Vorliegen eines GOI Defekts
erfolgt dieses Tunneln bevorzugt an diesem Defekt, wodurch der
Durchbruch bei einer signifikant kleineren injizierten Ladung
passiert. Ein Durchbruch liegt vor, wenn die Vorspannung
schlagartig kleiner wird. Der Vorteil der Konstantstrom-Methode
liegt darin, daß hier die GOI Defekte nicht nur hinsichtlich
ihrer Durchbruchs-Spannung sondern auch hinsichtlich ihrer
Durchbruchs-Ladung charakterisiert werden können. Diese elek
trischen GOI Defektuntersuchungen werden üblicherweise mit au
tomatischen Wafer-Testern an MIS Testkondensatoren durchge
führt, wobei pro Wafer etwa 100 Kondensatoren getestet werden.
Je nach vorliegender GOI Defektdichte muß eine optimale Konden
sator-Größe ausgewählt werden. Als Ergebnis erhält man die sta
tistische Verteilung der Durchbruch-Spannung und der Durch
bruch-Ladung ("Weibul-plot") sowie eine Topographie der Durch
bruch-Spannung bzw. Durchbruch-Ladung der getesteten Kondensa
toren. Die GOI Defektdichte ergibt sich als Mittelwert über den
gesamten Wafer.
Um die Ursachen der GOI Defekte z. B. mit Transmissions-
Elektronenmikroskopie (TEM) untersuchen zu können, muß deren
Position ermittelt werden. Dies erfolgt an MIS-Kondensatoren
durch abbildende Verfahren, beispielsweise durch Abbilden mit
Elekronenstrahl-induzierten Strömen (EBIC) (Tamatsuka et al.,
"Impact of Al or Poly-Si Electrodes and Oxide Thickness on Gate
Oxide Integrity and Leakage Site Observations", Electrochemical
Society Proceedings, Vol. 96-13 (1996) 345-356), durch Abbilden
mit lichtinduzierten Strömen (OBIC) (Ikeda et al., "Cross-
Sectional Transmission Electron Microscopy Studies on Intrinsic
Breakdown Spots of Thin Gate Oxides", Jpn. J. Appl. Phys. 36
(1997) 2561-2564), durch eine elektrolytische Kupfer-
Dekorationstechnik (Itsumi et al., "The Origin of Defects in
SiO2 Thermally Grown on Czochralski Silicon Substrates", J.
Appl. Phys. 78 (1995) 1940-1943) oder durch Thermographie
(Breitenstein und Langenkamp, "Lock-in Contact Thermography In
vestigation of Lateral Electronic Inhomogeneities in Semicon
ductor Devices", Sensors and Actuators (A) Physical, im Druck).
In der Regel können mit diesen Methoden nur bereits durchgebro
chene Defekte nachgewiesen werden, da der Nachweis auf dem
durch das durchgebrochene Oxid fließenden Strom beruht. Latent
vorhandene Defekte, die jedoch noch nicht durchgebrochen sind,
können nicht lokalisiert werden. Die Konstantstrom-Methode
führt üblicherweise nur zum Durchbruch eines Defekts pro Kon
densator, da nach dem Durchbruch die Spannung am Kondensator
zusammenbricht. Dadurch kann also auch an größeren Kondensato
ren durch abbildende Verfahren nicht die Defektdichte direkt
bestimmt werden, da diese Verfahren die nicht durchgebrochenen
Defekte nicht abbilden können. Wenn man einen genügend hohen
Strom bei der Durchbruchsmessung zuläßt, dann bricht bei einem
Durchbruch der Strom nicht zusammen, und man kann mehrere De
fekte pro Kondensator durchbrechen lassen. Dabei werden die
dissipierten elektrischen Leistungsdichten an den Defekten je
doch so groß, daß das Gate schmelzen und das Gateoxid sogar
verdampfen kann. Dann können die Defekte nach dieser Prozedur
zwar noch gezählt, ihre Struktur kann jedoch nicht mehr genauer
untersucht werden. Außerdem kann es zu Selbstheilungsprozessen
kommen, die auch zu Fehlern bei der Bestimmung der Defektdichte
führen können.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu fin
den, welches einerseits möglichst alle GOI Defekte in einem MIS
Kondensator durchzubrechen gestattet und andererseits die De
fekte noch nicht durch thermische Überlastung strukturell zer
stört. Dann kann die GOI Defektdichte bereits in einem genügend
großen Kondensator durch abbildende Verfahren gezählt werden,
die Defekte können danach noch näher untersucht werden, und
durch die Untersuchung mehrerer solcher Kondensatoren auf einem
Wafer kann ein Mapping GOI Defektdichte über dem Wafer erfol
gen.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß der
Durchbruch der Oxiddefekte durch einen oder mehrere kurze Span
nungsimpulse erfolgt. Die für den Durchbruch verwendete Impuls
höhe und die Impulsdauer müssen so gewählt werden, daß einer
seits der elektrische Durchbruch möglichst aller GOI Defekte
erfolgt und andererseits die an den Defekten deponierte Energie
noch nicht ausreicht, um deren Struktur zu zerstören. Bevorzugt
sind 1 bis 100 Spannungsimpulse mit einer Spannung des 0,5 bis
2 fachen von Vbd, wobei Vbd die Durchbruchsspannung des defekt
freien Kondensators ist, und eine Impulsdauer von 0,1 bis 100
µs.
Erfindungsgemäß werden nach dem Anlegen der Impulse die Defekte
durch abbildende Verfahren, insbesondere durch EBIC, OBIC oder
Thermographie lokalisiert und gezählt. Ein Vorteil der Erfin
dung liegt darin, daß alle Defekte in einem Kondensator sicht
bar gemacht werden, d. h. die Defektdichte kann bereits durch
die Untersuchung eines einzigen genügend großen Kondensators
gemessen werden. Dadurch kann durch die Untersuchung mehrerer
solcher Kondensatoren in einem Wafer ein Mapping der Defektdich
te über dem Wafer erfolgen. Ein weiterer Vorteil ist, daß nach
dieser Untersuchung die Defekte nicht zerstört sind und dadurch
noch zur detaillierten Untersuchung ihrer Struktur z. B. mit dem
TEM zur Verfügung stehen.
Die Vorteile der Erfindung liegen darin, daß die Defektdichte
bereits durch die Untersuchung eines einzigen genügend großen
Kondensators gemessen werden kann, und daß nach dieser Untersu
chung die Defekte nicht zerstört sind und dadurch noch zur de
taillierten Untersuchung z. B. mit TEM oder EBIC zur Verfügung
stehen.
In der Figur ist eine EBIC-Abbildung eines MIS-Kondensators
dargestellt, bei dem der Durchbruch der GOI Defekte nach dem
erfindungsgemäßen Verfahren durch einen einzelnen Spannungsim
puls von 28 V Höhe und einer Dauer von 10 µs erfolgt ist. Die
GOI Defekte erscheinen in der Figur als mehr oder weniger helle
Punkte. Die dunklen Punkte sind Staubpartikel. Der Kondensator
hat eine Fläche von 8 mm2, und das Gateoxid hat eine Dicke von
25 nm. Die elektrisch an diesem Wafer mit der Konstantstrom-
Methode bestimmte mittlere GOI Defektdichte betrug 44 cm-2, d. h.
in der Kondensatorfläche von 8 mm2 wären im Durchschnitt 3,5 De
fekte zu erwarten. Da sich in diesem Kondensator bei genauer
Zählung sieben Defekte befinden, beträgt die GOI Defektdichte
an dieser Stelle 88 cm2, d. h. die Defektdichte ist in diesem
Wafer offensichtlich inhomogen verteilt. Mittels Sekundärelek
tronen-Abbildung im Rasterelektronenmikroskop konnten an keiner
der Defektpositionen irgendwelche Anzeichen von lokalem Auf
schmelzen oder lokaler Verdampfung festgestellt werden, d. h.
die Struktur der Defekte ist durch das erfindungsgemäße Verfah
ren offensichtlich nicht zerstört worden.
Claims (5)
1. Verfahren zur Lokalisierung und Bestimmung der lokalen Dich
te von Gateoxid Defekten in MIS Kondensatoren, dadurch gekenn
zeichnet, daß ein oder mehrere Spannungsimpulse mit wohldefi
nierter Impulshöhe und Impulsdauer an den Kondensator gelegt
werden und die Oxid Defekte anschließend mit abbildenden Ver
fahren abgebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als
abbildendes Verfahren EBIC (Abbildung mit elektronenstrahlindu
zierten Strömen) verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als
abbildendes Verfahren OBIC (Abbildung mit lichtstrahlinduzier
ten Strömen) verwendet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als
abbildendes Verfahren Thermographie verwendet wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als
abbildendes Verfahren die Cu-Dekorationstechnik verwendet wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998135616 DE19835616C2 (de) | 1998-08-06 | 1998-08-06 | Verfahren zur Lokalisierung und Bestimmung der lokalen Dichte von Gateoxid Defekten in MIS-Kondensatoren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998135616 DE19835616C2 (de) | 1998-08-06 | 1998-08-06 | Verfahren zur Lokalisierung und Bestimmung der lokalen Dichte von Gateoxid Defekten in MIS-Kondensatoren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19835616A1 true DE19835616A1 (de) | 2000-02-17 |
DE19835616C2 DE19835616C2 (de) | 2002-02-28 |
Family
ID=7876707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1998135616 Expired - Fee Related DE19835616C2 (de) | 1998-08-06 | 1998-08-06 | Verfahren zur Lokalisierung und Bestimmung der lokalen Dichte von Gateoxid Defekten in MIS-Kondensatoren |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19835616C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8088219B2 (en) | 2006-07-27 | 2012-01-03 | Siltronic Ag | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it |
US8742347B2 (en) | 2010-06-08 | 2014-06-03 | Dcg Systems, Inc. | Three-dimensional hot spot localization |
US9025020B2 (en) | 2010-10-22 | 2015-05-05 | Dcg Systems, Inc. | Lock in thermal laser stimulation through one side of the device while acquiring lock-in thermal emission images on the opposite side |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19644833A1 (de) * | 1996-01-24 | 1997-07-31 | Clinton Instrument Co | Vorrichtung zum Testen der Isolation eines elektrischen Leiters |
DE19728171A1 (de) * | 1996-11-22 | 1998-05-28 | Mitsubishi Electric Corp | Halbleiterteststruktur zur Bewertung von Defekten am Isolierungsrand sowie Testverfahren unter Verwendung derselben |
-
1998
- 1998-08-06 DE DE1998135616 patent/DE19835616C2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19644833A1 (de) * | 1996-01-24 | 1997-07-31 | Clinton Instrument Co | Vorrichtung zum Testen der Isolation eines elektrischen Leiters |
DE19728171A1 (de) * | 1996-11-22 | 1998-05-28 | Mitsubishi Electric Corp | Halbleiterteststruktur zur Bewertung von Defekten am Isolierungsrand sowie Testverfahren unter Verwendung derselben |
Non-Patent Citations (3)
Title |
---|
IKEDA et al.: "Cross-Sectional Transmission Electron Microscopy Studies on Intrinsic Break- down Spots of Thin Gate Oxides", Jpn.J.Appl.Phys. 36 (1997) 2561-2564 * |
ITSUMI et al.: "The Origin of Defects in Si02 Thermally Grown on Czochralski Silicon Substra- tes", J.Appl.Phys. 78 (1995) 1940-1943 * |
TAMATSUKA et al.: "Impact of Al or Poly-Si Elec- trodes and Oxide Thickness on Gate Oxide Inte- grity and Leakage Site Observations",Electrochemi-cal Society Proceedings, Vol. 96-13 (1996)345-356 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8088219B2 (en) | 2006-07-27 | 2012-01-03 | Siltronic Ag | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it |
US8216361B2 (en) | 2006-07-27 | 2012-07-10 | Siltronic Ag | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it |
US8742347B2 (en) | 2010-06-08 | 2014-06-03 | Dcg Systems, Inc. | Three-dimensional hot spot localization |
US9322715B2 (en) | 2010-06-08 | 2016-04-26 | Dcg Systems, Inc. | Three-dimensional hot spot localization |
US9025020B2 (en) | 2010-10-22 | 2015-05-05 | Dcg Systems, Inc. | Lock in thermal laser stimulation through one side of the device while acquiring lock-in thermal emission images on the opposite side |
US9098892B2 (en) | 2010-10-22 | 2015-08-04 | Dcg Systems, Inc. | Lock in thermal laser stimulation through one side of the device while acquiring lock-in thermal emission images on the opposite side |
Also Published As
Publication number | Publication date |
---|---|
DE19835616C2 (de) | 2002-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0005762B1 (de) | Verfahren zum Einprägen einer Spannung mit einem Elektronenstrahl | |
DE60308482T2 (de) | Vorrichtung und Verfahren zur Untersuchung einer Probe eines Spezimen mittels eines Elektronenstrahls | |
Jenkins et al. | Analysis of silicide process defects by non-contact electron-beam charging | |
DE19835616C2 (de) | Verfahren zur Lokalisierung und Bestimmung der lokalen Dichte von Gateoxid Defekten in MIS-Kondensatoren | |
EP0107772B1 (de) | Verfahren zur Messung elektrischer Potentiale an vergrabener Festkörpersubstanz | |
Porti et al. | Imaging breakdown spots in SiO/sub 2/films and MOS devices with a conductive atomic force microscope | |
DE10151127A1 (de) | Vorrichtung zum Erfassen von Defekten bei Halbleitervorrichtungen und Verfahren dafür | |
US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
Wen et al. | Investigation of existing defects and defect generation in device-grade SiO 2 by ballistic electron emission spectroscopy | |
DE102016117682B4 (de) | Wafer-chuck, verwendung des wafer-chuck und verfahren zum testen eines halbleiterwafers | |
Campbell et al. | Electrical biasing and voltage contrast imaging in a focused ion beam system | |
DE102018009623B4 (de) | Verfahren zur elektrischen Untersuchung von elektronischen Bauelementen eines integrierten Schaltkreises | |
DE3331931A1 (de) | Verfahren zur qualitativen oder quantitativen potentialmessung an einer mit einer passivierungsschicht versehenen elektronischen schaltung | |
JP6572839B2 (ja) | 半導体基板の評価方法 | |
Suzuki et al. | Characterization of the tunneling insulator in MIM cathodes by low-stress IV measurement | |
Masnik et al. | OBIRCH for isolating high and low resistance test structure failures during Sub-14nm technology development | |
Dallmann et al. | Investigation of the EBIC/TCM-method and application to VLSI-structures | |
DE4223129A1 (de) | Obic beobachtungsverfahren und vorrichtung dafuer | |
Kleindiek et al. | Locating Failures in Current Device Nodes: EBIC/EBAC, Current Imaging, and Nanoprobing | |
Zhang et al. | A new insight into the breakdown mechanism in ultrathin gate oxides by conductive atomic force microscopy | |
NNIN et al. | Focused Ion Beam Fabrication of Pt Electrodes with an Interelectrode Spacing Less Than 10 nm | |
Dallmann | Localization of Defects in Gate Oxides by Means of Tunneling Current Microscopy | |
Jackson et al. | Practical triggering of early breakdowns in thin oxides | |
Natarajan et al. | Tools for defect characterization in semiconductor devices: EBIC and voltage contrast | |
Lombardo et al. | Transients during pre-breakdown and hard breakdown of thin gate oxides in metal–SiO2–Si capacitors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |