DE19819215A1 - Resin-sealed flip-chip device - Google Patents

Resin-sealed flip-chip device

Info

Publication number
DE19819215A1
DE19819215A1 DE1998119215 DE19819215A DE19819215A1 DE 19819215 A1 DE19819215 A1 DE 19819215A1 DE 1998119215 DE1998119215 DE 1998119215 DE 19819215 A DE19819215 A DE 19819215A DE 19819215 A1 DE19819215 A1 DE 19819215A1
Authority
DE
Germany
Prior art keywords
resin
substrate
chip
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1998119215
Other languages
German (de)
Inventor
Kenichi Otake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE19819215A1 publication Critical patent/DE19819215A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

A flip-chip semiconductor device has a resin coating for sealing the chip on a substrate and a plate attached to the top surface of the resin coating. Preferably, the plate is 0.2-0.5 mm thick and consists of stainless steel, copper, brass or acrylic resin.

Description

Die vorliegende Erfindung betrifft einen versiegelten oder eingeschlossenen Flip-Chip-Halbleiterbaustein und ins­ besondere einen durch Harz versiegelten, als Flip-Chip oder kopfüber kontaktiertes Bauelement angeordneten Halbleiter­ chip.The present invention relates to a sealed or included flip-chip semiconductor device and ins special one sealed by resin, as a flip chip or Semiconductor contacted upside down component chip.

Ein durch Harz versiegelter, herkömmlicher Flip-Chip- Halbleiterbaustein ist so aufgebaut, daß ein Halbleiterchip auf einem Substrat als Flipchip oder kopfüber kontaktiertes Bauelement angeordnet und durch Harz versiegelt ist, um ei­ nen leeren und hermetisch oder luftdicht abgeschlossenen Zwischenraum zwischen dem Halbleiterchip und dem Substrat zu bilden. Bei dem vorstehend erwähnten Aufbau ist das Harz als Ummantelung oder Überzug des Halbleiterchips ausgebildet, wobei jedoch die Oberfläche des Überzugs ungleichmäßig und gekrümmt ist, weil im Harz Blasen eingeschlossen sind. Da­ durch werden, wenn Schriftzeichen zum Darstellen eines Na­ mens und einer Los- oder Seriennummer auf die Oberfläche des Überzugs aufgedruckt werden, die Schriftzeichen sehr häufig unvollständig oder verzerrt aufgedruckt. Darüber hinaus ist es sehr schwierig, den Halbleiterbaustein beim Herstellen einer gedruckten Schaltung durch Unterdruck anzusaugen oder anzuziehen und anzuheben, weil an dem Ort, an dem ein An­ saugbolzen bzw. eine Ansaugdüse mit dem aus Harz gebildeten Überzug in Kontakt kommt, aufgrund der ungleichmäßigen Ober­ fläche des Überzugs ein Luftverlust auftritt. D. h., der vor­ stehend erwähnte Flip-Chip-Halbleiterbaustein kann nicht au­ tomatisch auf der gedruckten Schaltung angeordnet werden.A resin-sealed, conventional flip-chip Semiconductor module is constructed so that a semiconductor chip on a substrate as a flip chip or upside down Component arranged and sealed by resin to egg empty and sealed hermetically or airtight Gap between the semiconductor chip and the substrate form. In the above construction, the resin is as Sheathing or coating of the semiconductor chip formed, however, the surface of the coating is uneven and is curved because bubbles are enclosed in the resin. There through when characters to represent a Na  mens and a lot or serial number on the surface of the Overprinted, the characters are very common printed incomplete or distorted. Beyond that it is very difficult to manufacture the semiconductor device to suck a printed circuit by negative pressure or to put on and to raise because in the place where a to suction pin or a suction nozzle with the resin-formed The coating comes into contact due to the uneven upper loss of air occurs on the surface of the coating. That is, the one before Flip-chip semiconductor device mentioned above cannot can be arranged automatically on the printed circuit.

Daher ist es Aufgabe der vorliegenden Erfindung, einen harzversiegelten oder -überzogenen Flip-Chip-Halbleiterbau­ stein bereit zustellen, der eine Platte mit einer flachen und gleichmäßigen oder glatten Oberfläche auf seiner Oberseite aufweist. Diese Aufgabe wird durch die Merkmale der Patent­ ansprüche gelöst.It is therefore an object of the present invention to resin sealed or coated flip chip semiconductor device Deliver a plate with a flat stone even or smooth surface on its top having. This task is accomplished through the features of the patent claims solved.

Die Erfindung wird nachstehend in Verbindung mit den beigefügten Zeichnungen ausführlicher beschrieben; es zei­ gen:The invention is described below in connection with the attached drawings described in more detail; it shows gene:

Fig. 1 eine Querschnittansicht zum Darstellen eines herkömmlichen harzversiegelten Flip-Chip-Halbleiterbau­ steins; Fig. 1 is a cross sectional view showing a conventional resin sealed flip chip semiconductor device;

Fig. 2 eine Querschnittansicht zum Darstellen eines an­ deren Typs eines herkömmlichen harzversiegelten Flip-Chip- Halbleiterbausteins; Figure 2 is a cross-sectional view showing an on their type of a conventional resin-sealed flip-chip semiconductor device.

Fig. 3 eine Querschnittansicht zum Darstellen einer er­ sten bevorzugten Ausführungsform eines erfindungsgemäßen Flip-Chip-Halbleiterbausteins; und FIG. 3 is a cross-sectional view showing a most preferred embodiment of a flip-chip semiconductor device according to the invention; FIG. and

Fig 4 eine Querschnittansicht zum Darstellen einer zweiten bevorzugten Ausführungsform eines erfindungsgemäßen Flip-Chip-Halbleiterbausteins. 4 shows a cross-sectional view to show a second preferred embodiment of a flip-chip semiconductor module according to the invention.

Bevor bevorzugte Ausführungsformen erfindungsgemäßer harzversiegelter Flip-Chip-Halbleiterbausteine beschrieben werden, wird zunächst unter Bezug auf Fig. 1 und 2 ein her­ kömmlicher harzversiegelter Flip-Chip-Halbleiterbaustein be­ schrieben.Before preferred embodiments of resin-sealed flip-chip semiconductor devices according to the invention are described, a conventional resin-sealed flip-chip semiconductor device will first be described with reference to FIGS . 1 and 2.

Wie in Fig. 1 dargestellt, ist bei einem herkömmlichen harzversiegelten Flip-Chip-Halbleiterbaustein ein Anschluß 2a an der Seite eines Halbleiterchips 2 über eine Verbin­ dungsmasse 4 elektrisch und mechanisch mit einem Anschluß 1a an der Seite eines Substrats 1 verbunden, und ein Halblei­ terchip 2 ist mit einem Überzug aus Harz 5 bedeckt, wobei ein Zwischenraum zwischen dem Halbleiterchip 2 und dem Sub­ strat 1 leer und hermetisch oder luftdicht abgeschlossen ist. Ein Damm oder Wall 3, der die gleiche Größe hat wie der Halbleiterchip, 2 ist auf dem Substrat 1 ausgebildet und schützt den Zwischenraum zwischen dem Substrat 1 und dem Halbleiterchip 2 gegen das Eindringen von Harz 5. Der vor­ stehend erwähnte leere und luftdicht abgeschlossene Zwi­ schenraum ist ausgebildet, weil die Kenngrößen des Halblei­ terbausteins nicht die an den Halbleiter gestellten Erwar­ tungen erfüllen können, wenn das Elektrodenmuster 2b mit dem den Überzug bildenden Harz 5 in Kontakt kommt.As shown in Fig. 1, in a conventional resin-sealed flip-chip semiconductor device, a connection 2 a on the side of a semiconductor chip 2 via a connec tion mass 4 is electrically and mechanically connected to a connection 1 a on the side of a substrate 1 , and a Semiconductor terchip 2 is covered with a coating of resin 5 , with an intermediate space between the semiconductor chip 2 and the substrate 1 being empty and hermetically or airtight. A dam or wall 3 , which has the same size as the semiconductor chip, 2 is formed on the substrate 1 and protects the space between the substrate 1 and the semiconductor chip 2 against the penetration of resin 5 . The before-mentioned empty and airtight closed inter mediate space is formed because the characteristics of the semiconductor component cannot meet the expectations made of the semiconductor when the electrode pattern 2 b comes into contact with the resin 5 forming the coating.

Außerdem ist, wie in Fig. 2 dargestellt, in einem ande­ ren Typ eines herkömmlichen Flip-Chip-Halbleiterbausteins ein Zwischenraum zwischen einem Substrat 1 und einem als Flip-Chip angeordneten Halbleiterchip 2 durch ein Vergußharz 6 ausgefüllt, wobei die Art des Vergußharzes 6 so ausgewählt wird, daß die Kenngrößen des Halbleiterbausteins nicht be­ einflußt werden.In addition, as shown in Fig. 2, in another type of a conventional flip-chip semiconductor device, a space between a substrate 1 and a semiconductor chip 2 arranged as a flip-chip is filled with a potting resin 6 , the type of potting resin 6 being so is selected that the parameters of the semiconductor device are not influenced.

Das erste Problem des herkömmlichen Flip-Chip-Halb­ leiterbausteins 1 ist, daß es schwierig ist, den Namen und die Seriennummer eines Produktes auf dem Harzüberzug aufzu­ drucken. The first problem with the conventional flip-chip semiconductor device 1 is that it is difficult to print the name and serial number of a product on the resin coating.

Der Grund dafür ist, daß in der in Fig. 1 dargestellten Struktur der Harzüberzug des Halbleiterchips Blasen enthält und seine Oberfläche ungleichmäßig ist, so daß, wenn der Na­ me und die Seriennummer des Produktes darauf aufgedruckt werden, manchmal Schriftzeichen unvollständig oder verzerrt aufgedruckt werden. Es ist ein Verfahren zum Eingravieren von Schriftzeichen in die Oberfläche des Überzugs durch ei­ nen Laser bekannt. Bei Verwendung des vorstehend erwähnten Verfahrens sind die Zeichen aufgrund der ungleichmäßigen Oberfläche des Harzüberzugs jedoch verzerrt, undeutlich und schwer lesbar, obwohl alle Schriftzeichen vollständig aufge­ druckt werden. Außerdem ist es, wenn die Schriftzeichen auf der Rückseite des in Fig. 2 dargestellten Halbleiterbau­ steins aufgedruckt werden, schwierig, die Schriftzeichen auf der Oberfläche des Halbleiterchips aufzudrucken, und sie werden leicht gelöscht, auch wenn die Schriftzeichen darauf aufgedruckt werden.The reason for this is that in the structure shown in Fig. 1, the resin coating of the semiconductor chip contains bubbles and its surface is uneven, so that when the name and the serial number of the product are printed thereon, characters are sometimes printed incompletely or distorted. A method for engraving characters on the surface of the coating by a laser is known. However, when using the above-mentioned method, the characters are distorted due to the uneven surface of the resin coating, indistinct and difficult to read, even though all characters are fully printed. In addition, when the characters are printed on the back of the semiconductor device shown in Fig. 2, it is difficult to print the characters on the surface of the semiconductor chip, and they are easily erased even if the characters are printed thereon.

Das zweite Problem des herkömmlichen Halbleiterbau­ steins besteht darin, daß es schwierig ist, den eingeschlos­ senen oder versiegelten Halbleiterbaustein durch Unterdruck anzusaugen, anzuheben und zu transportieren, und es ist un­ möglich, die eingeschlossenen oder versiegelten Halbleiter­ bausteine automatisch auf einer gedruckten Schaltung anzu­ ordnen.The second problem with conventional semiconductor construction Steins is that it is difficult to get trapped its or sealed semiconductor device by negative pressure suck, lift and transport, and it's un possible the enclosed or sealed semiconductors building blocks automatically on a printed circuit organize.

Der Grund dafür ist, daß in der in Fig. 1 dargestellten Struktur, weil die Oberfläche des eingeschlossenen oder ver­ siegelten Halbleiterbausteins ungleichmäßig und gekrümmt ist, ein Luftverlust auftritt, wenn der verschlossene Halb­ leiterbaustein durch eine Ansaugdüse angesaugt und angehoben wird. Das dritte Problem des herkömmlichen Halbleiterbau­ steins besteht darin, daß der Halbleiterbaustein nicht wi­ derstandsfähig ist gegen äußere Kräfte und Stöße. The reason for this is that in the structure shown in Fig. 1, because the surface of the enclosed or sealed semiconductor device is uneven and curved, air loss occurs when the sealed semiconductor device is sucked and raised by a suction nozzle. The third problem of the conventional semiconductor device is that the semiconductor device is not resistant to external forces and impacts.

Der Grund dafür ist, daß in dem in Fig. 2 dargestellten Flip-Chip-Halbleiterbaustein der Halbleiterchip 2 auf dem Substrat 1 ungeschützt angeordnet ist, so daß der Halblei­ terchip 2 geknickt oder eingekerbt werden kann oder brechen kann, wenn eine externe Kraft oder Stöße darauf ausgeübt werden.The reason for this is that in the flip-chip semiconductor device shown in Fig. 2, the semiconductor chip 2 is arranged unprotected on the substrate 1 , so that the semiconductor terchip 2 can be kinked or notched or broken when an external force or shock be exercised on it.

Nachstehend werden Ausführungsformen der Erfindung un­ ter Bezug auf die beigefügten Zeichnungen ausführlich be­ schrieben.Embodiments of the invention are described below ter with reference to the accompanying drawings wrote.

Fig. 3 zeigt eine Querschnittansicht zum Darstellen ei­ ner ersten bevorzugten Ausführungsform eines erfindungsgemä­ ßen harzversiegelten Flip-Chip-Halbleiterbausteins. Ein Halbleiterchip 2 ist als Flip-Cip auf einem Substrat 1 ange­ ordnet, und ein Anschluß 2a an der Seite des Halbleiterchips 2 und ein Anschluß 1a an der Seite des Substrats 1 sind über eine Verbindungsmasse 4 miteinander verbunden. Bei dieser Ausführungsform ist die aus Gold (Au) bestehende Verbin­ dungsmasse 4 unter dem Anschluß 2a an der Seite des Halblei­ terchips 2 angeordnet und wird gegen den goldüberzogenen An­ schluß 1a an der Seite des Substrats 1 gepreßt, das erwärmt wird, so daß die Verbindungsmasse 4 und der Anschluß 1a an der Seite des Substrats 1 durch eine Au/Au-Metallverbindung miteinander verbunden werden. Um die zum Herstellen der Me­ tallverbindung erforderliche Zeitdauer zu verkürzen, können einem Verbindungsteil Ultraschallwellen zugeführt werden. Außerdem kann das folgende Verfahren verwendet werden. Ein Lötmittel wird im voraus auf den Anschluß 1a an der Seite des Substrats 1 aufgebracht, die erwärmte Verbindungsmasse 4 wird dagegen gepreßt, und die Verbindungsmasse 4 wird durch Schmelzen des Lötmittels mit dem Anschluß 1a an der Seite des Substrats 1 verbunden. Der Anschluß 1a ist elektrisch mit einem auf dem Substrat 1 ausgebildeten Leitungsmuster (nicht dargestellt) verbunden. Fig. 3 shows a cross-sectional view showing egg ner first preferred embodiment of an inventive SEN resin-sealed flip-chip semiconductor device. A semiconductor chip 2 is arranged as a flip-cip on a substrate 1 , and a connection 2 a on the side of the semiconductor chip 2 and a connection 1 a on the side of the substrate 1 are connected to one another via a connecting compound 4 . In this embodiment, the gold (Au) connec tion mass 4 is arranged under the terminal 2 a on the side of the semiconductor terchips 2 and is pressed against the gold-plated circuit 1 a on the side of the substrate 1 , which is heated so that the connecting compound 4 and the connection 1 a on the side of the substrate 1 are connected to one another by an Au / Au metal connection. In order to shorten the time required to produce the metal connection, ultrasonic waves can be supplied to a connecting part. The following procedure can also be used. A solder is applied in advance to the terminal 1 a on the side of the substrate 1 , the heated connecting compound 4 is pressed against it, and the connecting compound 4 is connected by melting the solder to the terminal 1 a on the side of the substrate 1 . The terminal 1 a is electrically connected to a line pattern (not shown) formed on the substrate 1 .

Ein rahmenförmiger Wall oder Damm 3, der die gleiche Größe hat wie der Halbleiterchip 2, ist auf dem Substrat 1 ausgebildet, und nachdem der Halbleiterchips 2 als Flip-Chip auf den Substrat 1 angeordnet ist, wird der Umfangsrand des Halbleiterchips 2 über der oberen Fläche oder Oberseite des Walls oder Damms 3 angeordnet.A frame-shaped wall or dam 3, which has the same size as the semiconductor chip 2 is formed on the substrate 1, and after the semiconductor chip 2 is arranged as a flip chip on the substrate 1, the peripheral edge of the semiconductor chip 2 over the upper surface or top of the wall or dam 3 arranged.

Der Wall oder Damm 3 steht nicht mit dem Halbleiterchip 2 in Kontakt, und seine Höhe ist so gewählt, daß das den Überzug bildende Harz 5 während eines späteren Arbeitsvor­ gangs zum Versiegeln des Halbleiterchips 2 nicht in den Zwi­ schenraum zwischen dem Halbleiterchip 2 und dem Substrat 1 eindringt. Anschließend wird flüssiges Harz 5 von einer Po­ sition über dem Halbleiterchip 2 durch eine Spender- oder Abgabevorrichtung tröpfchenweise ausgegeben, um eine kon­ stante Aufbringrate zu erhalten. Hierbei ist wichtig, daß das Harz eine relativ hohe dynamische Viskosität aufweist und kein Gas der Halogenserie freisetzt, wenn es zum Aushär­ ten getrocknet wird. Außerdem wird die Anordnung erwärmt, bevor dem Harz 5 ermöglicht wird, mit der Zeit auszuhärten. Zu diesem Zeitpunkt kann das Harz durch eine äußere Kraft verformt werden.The wall or dam 3 is not in contact with the semiconductor chip 2 , and its height is selected so that the resin forming the coating 5 during a later operation for sealing the semiconductor chip 2 is not in the inter mediate space between the semiconductor chip 2 and the substrate 1 penetrates. Subsequently, liquid resin 5 is dispensed drop by drop from a position over the semiconductor chip 2 through a dispenser or dispenser to obtain a constant rate of application. It is important here that the resin has a relatively high dynamic viscosity and does not release a halogen series gas when it is dried for curing. In addition, the assembly is heated before the resin 5 is allowed to cure over time. At this time, the resin can be deformed by an external force.

Daraufhin wird eine Platte 7 auf einem durch das Harz 5 gebildeten Überzug aufgebracht und so gegen den Überzug ge­ drückt, daß die Platte 7 parallel zur Rückseite des Halblei­ terchips 2 ausgerichtet ist. Anschließend wird das einen Überzug bildende Harz 5 getrocknet und ausgehärtet. Die Grö­ ße der Platte wird in Abhängigkeit von der Größe des Halb­ leiterchips festgelegt, sie sollte jedoch so gewählt werden, daß der Halbleiterbaustein durch eine Ansaugdüse glatt oder gleichmäßig angesaugt und angehoben und eine Produktkennzeichnung darauf aufgedruckt werden kann. Als Plattenmateri­ al sollte Metall oder Harz gewählt werden, das geeignet ver­ arbeitet werden kann, leicht zu einer Platte mit einer glat­ ten und flachen Oberfläche geformt werden kann und rost- oder korrosionsbeständig ist. Beispielsweise ist als Materi­ al für die Platte 7 rostfreier Stahl, Kupfer, Messing, Acrylharz usw. geeignet, wobei die Plattendicke geeignet 0,2 mm bis 0,5 mm beträgt. Wenn die Dicke geringer ist als 0,2 mm, treten Verformungen auf der Platte 7 auf und ist ihre mechanische Festigkeit oder Stabilität gering. Wenn die Dicke größer ist als 0,5 mm, nehmen das Gewicht und die Größe zu.Then a plate 7 is applied to a coating formed by the resin 5 and so ge against the coating that the plate 7 is aligned parallel to the back of the semiconductor chip 2 . Then the resin 5 forming a coating is dried and cured. The size of the plate is determined depending on the size of the semiconductor chip, but it should be chosen so that the semiconductor device is sucked smoothly or evenly through a suction nozzle and raised and a product label can be printed on it. As the plate material, metal or resin should be selected, which can be suitably processed, can be easily formed into a plate with a smooth and flat surface and is rust or corrosion resistant. For example, stainless steel, copper, brass, acrylic resin, etc. is suitable as material for the plate 7 , the plate thickness suitably being 0.2 mm to 0.5 mm. If the thickness is less than 0.2 mm, deformation occurs on the plate 7 and its mechanical strength or stability is poor. If the thickness is greater than 0.5 mm, the weight and size increase.

Nachstehend wird die zweite bevorzugte Ausführungsform der Erfindung unter Bezug auf Fig. 4 beschrieben.The second preferred embodiment of the invention will now be described with reference to FIG. 4.

Fig. 4 zeigt eine Querschnittansicht zum Darstellen ei­ ner zweiten bevorzugten Ausführungsform eines erfindungsge­ mäßen harzversiegelten Flip-Chip-Halbleiterbausteins. Ein Halbleiterchip 2 ist als Flip-Chip auf einem Substrat 1 an­ geordnet, um einen Halbleiterbaustein zu bilden, und Verguß­ harz 6 wird in einen Zwischenraum zwischen dem Substrat 1 und dem Halbleiterchip 2 angeordnet, um eine Verbindungs­ masse 4 und ein Elektrodenmuster 2b zu schützen, woraufhin das Vergußharz getrocknet wird und aushärtet. Bei dieser Ausführungsform weist das Vergußharz 6 eine geringe dynami­ sche Viskosität auf und kann daher leicht in den vorstehend erwähnten Zwischenraum eingegossen werden, wobei sich das Vergußharz 6 vom bei der ersten bevorzugten Ausführungsform der Erfindung zum Bilden des Überzugs verwendeten Harz 5 un­ terscheidet. Außerdem wird das Harz 5 zum Ausbilden eines Überzugs auf dem Halbleiterchip 2 aufgebracht, und eine Platte 7 wird darauf angeordnet. Dann wird das auf dem Halb­ leiterchip 2 aufgebrachte Harz 5 getrocknet und ausgehärtet. Der erste Vorteil der Erfindung ist, daß der Name bzw. die Bezeichnung und die Seriennummer des Produktes auf den Flip-Chip-Halbleiterbaustein aufgedruckt werden können. FIG. 4 shows a cross-sectional view for illustrating a second preferred embodiment of a resin-sealed flip-chip semiconductor device according to the invention. A semiconductor chip 2 is arranged as a flip chip on a substrate 1 to form a semiconductor chip, and potting resin 6 is arranged in a space between the substrate 1 and the semiconductor chip 2 to a connecting mass 4 and an electrode pattern 2 b protect, whereupon the potting resin is dried and cured. In this embodiment, the potting resin 6 has a low dynamic viscosity and can therefore be easily poured into the above-mentioned space, the potting resin 6 being different from the resin 5 used in the first preferred embodiment of the invention to form the coating. In addition, the resin 5 for forming a coating is applied on the semiconductor chip 2 , and a plate 7 is placed thereon. Then the resin 5 applied to the semiconductor chip 2 is dried and cured. The first advantage of the invention is that the name or designation and the serial number of the product can be printed on the flip-chip semiconductor module.

Der Grund dafür ist, daß eine Platte mit einer flachen Oberfläche auf der oberen Fläche des Halbleiterbausteins be­ festigt ist. Weil auf der Oberfläche der Platte keine Blasen und keine Unebenheiten vorhanden sind, sind die darauf auf­ gedruckten Schriftzeichen vollständig und nicht eingekerbt oder verzerrt.The reason for this is that a plate with a flat one Surface on the upper surface of the semiconductor device is consolidated. Because there are no bubbles on the surface of the plate and there are no bumps on it printed characters completely and not notched or distorted.

Der zweite Vorteil der Erfindung ist, daß der erfin­ dungsgemäße Halbleiterbaustein durch Unterdruck leicht ange­ saugt und angehoben und transportiert werden kann, so daß der versiegelte oder eingeschlossene Halbleiterbaustein au­ tomatisch in einer gedruckten Schaltung angeordnet werden kann.The second advantage of the invention is that the invented The semiconductor device according to the invention is slightly affected by negative pressure sucks and can be lifted and transported so that the sealed or enclosed semiconductor device au be arranged automatically in a printed circuit can.

Der Grund dafür ist, daß, weil die Oberfläche der auf der oberen Fläche des Halbleiterbausteins befestigten Platte keine Krümmungen und Unebenheiten aufweist, kein Luftverlust an der Ansaugdüse auftritt, wenn der Halbleiterbaustein durch Unterdruck angesaugt und angehoben wird.The reason for this is that because the surface of the on the top surface of the semiconductor chip attached plate has no bends and bumps, no air loss occurs at the suction nozzle when the semiconductor device is sucked in and raised by negative pressure.

Der dritte Vorteil der Erfindung ist, daß der erfin­ dungsgemäße Halbleiterbaustein gegen äußere Kräfte und Stöße widerstandsfähig ist.The third advantage of the invention is that the invent semiconductor device according to the invention against external forces and shocks is resistant.

Der Grund dafür ist, daß, weil eine Metall- oder Harz­ platte an der oberen Fläche des Halbleiterbausteins befe­ stigt ist, äußere Kräfte und Stöße nicht direkt auf den Halbleiterchip ausgeübt werden.The reason for this is that because a metal or resin plate on the top surface of the semiconductor module is external forces and impacts not directly on the Semiconductor chip are exercised.

Claims (7)

1. Flip-Chip-Halbleiterbaustein mit:
einem Substrat, auf dem ein Halbleiterchip ange­ ordnet ist, um einen Flip-Chip-Halbleiterbaustein zu bilden;
einem aus einem ersten Harzmaterial gebildeten Überzug zum Versiegeln des auf dem Substrat angeordne­ ten Halbleiterchips; und
einer auf einer oberen Fläche des aus dem ersten Harzmaterial gebildeten Überzugs befestigten Platte.1. flip-chip semiconductor module with:
a substrate on which a semiconductor chip is arranged to form a flip-chip semiconductor device;
a coating formed of a first resin material for sealing the semiconductor chip arranged on the substrate; and
a plate attached to an upper surface of the cover formed from the first resin material. 2. Baustein nach Anspruch 1, wobei das Substrat auf seiner oberen Fläche einen Wall zum Schützen eines Zwischen­ raums zwischen dem Halbleiterchip und dem Substrat ge­ gen das Eindringen des ersten Harzmaterials und zum Bilden einer leeren und luftdicht abgeschlossenen Struktur zwischen dem Halbleiterchip und dem Substrat aufweist.2. Module according to claim 1, wherein the substrate on it upper surface a wall to protect an intermediate space between the semiconductor chip and the substrate ge against the penetration of the first resin material and Form an empty and airtight seal Structure between the semiconductor chip and the substrate having. 3. Baustein nach Anspruch 1 oder 2, wobei der Zwischenraum zwischen dem Halbleiterchip und dem Substrat mit einem zweiten Harzmaterial verfüllt ist.3. Module according to claim 1 or 2, wherein the space between the semiconductor chip and the substrate with a second resin material is filled. 4. Baustein nach Anspruch 1, 2 oder 3, wobei
der Halbleiterchip durch mehrere leitfähige Ele­ mente mit dem Substrat verbunden ist, und
jedes der mehreren leitfähigen Elemente aus einem Paar Anschlüssen besteht, die jeweils mit dem Halblei­ terchip bzw. mit dem Substrat verbunden sind, und wobei eine Verbindungsmasse zwischen dem Paar Anschlüssen eingefügt ist. 4. Module according to claim 1, 2 or 3, wherein
the semiconductor chip is connected to the substrate by a plurality of conductive elements, and
each of the plurality of conductive elements consists of a pair of terminals, each of which is connected to the semiconductor chip or to the substrate, and a connecting mass is inserted between the pair of terminals. 5. Baustein nach einem der Ansprüche 1 bis 4, wobei die Platte aus Metall gebildet ist.5. Module according to one of claims 1 to 4, wherein the Plate is made of metal. 6. Baustein nach einem der Ansprüche 1 bis 4, wobei die Platte aus Harz gebildet ist.6. Module according to one of claims 1 to 4, wherein the Plate is made of resin. 7. Baustein nach einem der Ansprüche 1 bis 6, wobei die Platte eine Dicke von 0,2 mm bis 0,5 mm aufweist und aus einem Material hergestellt ist, das aus rostfreiem Stahl, Kupfer, Messing und Acrylharz ausgewählt ist.7. Module according to one of claims 1 to 6, wherein the Plate has a thickness of 0.2 mm to 0.5 mm and is made of a material that is stainless Steel, copper, brass and acrylic resin is selected.
DE1998119215 1997-04-30 1998-04-29 Resin-sealed flip-chip device Ceased DE19819215A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11209597A JPH10303336A (en) 1997-04-30 1997-04-30 Resin sealing-up structure for flip chip type semiconductor element

Publications (1)

Publication Number Publication Date
DE19819215A1 true DE19819215A1 (en) 1998-11-12

Family

ID=14578007

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998119215 Ceased DE19819215A1 (en) 1997-04-30 1998-04-29 Resin-sealed flip-chip device

Country Status (2)

Country Link
JP (1) JPH10303336A (en)
DE (1) DE19819215A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187205A2 (en) * 2000-09-06 2002-03-13 Sanyo Electric Co., Ltd. Chip scale package with thermally and electrically conductive pad and manufacturing method thereof
DE10163084A1 (en) * 2001-12-20 2003-07-17 Infineon Technologies Ag Electronic component and method for its production
EP2874182A1 (en) * 2013-11-19 2015-05-20 Gemalto SA Method for manufacturing electronic devices

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5427374B2 (en) * 2008-06-25 2014-02-26 協立化学産業株式会社 Electronic component module and method of manufacturing electronic component module
TW201624645A (en) * 2014-12-26 2016-07-01 矽品精密工業股份有限公司 Semiconductor structure and fabrication method thereof
CN113910515B (en) * 2021-10-29 2024-04-26 西安微电子技术研究所 Device and method for reinforcing heat dissipation gasket in power module

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187205A2 (en) * 2000-09-06 2002-03-13 Sanyo Electric Co., Ltd. Chip scale package with thermally and electrically conductive pad and manufacturing method thereof
EP1187205A3 (en) * 2000-09-06 2004-06-23 Sanyo Electric Co., Ltd. Chip scale package with thermally and electrically conductive pad and manufacturing method thereof
US6963126B2 (en) 2000-09-06 2005-11-08 Sanyo Electric Co., Ltd. Semiconductor device with under-fill material below a surface of a semiconductor chip
DE10163084A1 (en) * 2001-12-20 2003-07-17 Infineon Technologies Ag Electronic component and method for its production
EP2874182A1 (en) * 2013-11-19 2015-05-20 Gemalto SA Method for manufacturing electronic devices
WO2015074957A1 (en) 2013-11-19 2015-05-28 Gemalto Sa Method for producing electronic devices

Also Published As

Publication number Publication date
JPH10303336A (en) 1998-11-13

Similar Documents

Publication Publication Date Title
DE10163799B4 (en) Semiconductor chip mounting substrate and method of manufacturing such a mounting substrate
DE4008624C2 (en)
DE60108204T2 (en) Chip-size surface mount packaging method for electronic and MEMS devices
DE19848834A1 (en) Applying integrated circuit flip-chip to substrate
DE10101948B4 (en) A method of arranging a semiconductor chip on a substrate and semiconductor device mountable on a substrate
DE102004033057A1 (en) Fan-out type wafer level package structure and method for making the same
DE102009011975B4 (en) Semiconductor arrangement with a position-stable covered element
DE4113954A1 (en) MATRIX CONNECTOR
DE102008003160A1 (en) Wafer level package (WLP) with die-receiving bore and method for its production
DE102007063342A1 (en) Package structure for semiconductor device e.g. complementary metal oxide semiconductor (CMOS) image sensor has secondary contact pad that is formed at the lower surface of the substrate and under the connecting through hole structure
DE19640225A1 (en) Semiconductor module with housing for integrated circuit
DE102007063341A1 (en) Wafer level package (WLP) with die-receiving bore and method for its production
DE19651566A1 (en) Chip module and method for its production
DE10045043A1 (en) Semiconductor component used in e.g. mobile phone, mobile information unit, has intermediate connection which couples electrodes on semiconductor component to connection electrodes of resin component
DE112005001067T5 (en) Electronic part and method for its production
US6083819A (en) Method and assembly for providing improved underchip encapsulation
DE102006024213A1 (en) Chip e.g. pure silicon wafer, manufacturing method for use during e.g. assembly of ball grid array component, involves providing chip with contact surface, applying contact bump on contact surface, and applying soldering material on bump
DE102008010098A1 (en) Semiconductor package comprising a female through recess and a connection bore and a method of making the same
DE1956501C3 (en) Integrated circuit arrangement
DE69722661T2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE19522338B4 (en) Chip carrier assembly with a via
DE602004000657T2 (en) Electronic component and method for its production
DE19819215A1 (en) Resin-sealed flip-chip device
EP0272678A2 (en) Conductive pattern producing method and its applications
DE19828386A1 (en) Semiconductor component with laminated ball grid array (BGA) substrate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection