DE19818500A1

DE19818500A1 - Cross connecting device

Info

Publication number: DE19818500A1
Application number: DE1998118500
Authority: DE
Inventors: Masaaki Saitou; Kenji Satou
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-04-25
Filing date: 1998-04-24
Publication date: 1999-01-07
Also published as: JPH10304408A; FR2762745A1; CA2235440A1

Description

Die vorliegende Erfindung betrifft eine in einer Tele fonvermittlung eines optischen Kommunikationssystems und zum Kreuzverbinden von Hochgeschwindigkeitssignalen verwendete Kreuzverbindungsvorrichtung.The present invention relates to one in a telephoto telephone exchange of an optical communication system and Cross-connection of high-speed signals used Cross connecting device.

In den letzten Jahren wurde eine Kreuzverbindungsvor richtung verwendet, die Signale einer vorgegebenen Anzahl von Kanälen multiplext und die gemultiplexten Signale an ei nen gewünschten Port eines Übertragungssystems ausgibt.In recent years, a cross connection has been made direction used, the signals of a predetermined number of channels multiplexed and the multiplexed signals to egg outputs a desired port of a transmission system.

Fig. 3 zeigt ein Blockdiagramm zum Erläutern einer her kömmlichen Kreuzverbindungsvorrichtung zum Kreuzverbinden von Signalen von a Kanälen (wobei a eine ganze Zahl ist, die größer ist als 2). Fig. 3 shows a block diagram for explaining a conventional cross-connection device for cross-connecting signals of a channels (where a is an integer that is larger than 2).

In Fig. 3 bezeichnen Bezugszeichen 10 eine Multiplex schaltung, 20 eine Auswahlschaltung, 30 und 40 Bitspeicher vorrichtungen, 50 eine Auswahlschaltung und 60 eine Demulti plexschaltung. In Fig. 3, reference numeral 10 designates a multiplex circuit, 20 a selection circuit, 30 and 40 bit memory devices, 50 a selection circuit and 60 a demultiplexing circuit.

Datensignale von a Kanälen werden an die Multiplex schaltung 10 übertragen. Die Multiplexschaltung 10 multi plext die Signale der a Kanäle in ein gemultiplextes oder Multiplexsignal eines Kanals.Data signals from a channels are transmitted to the multiplex circuit 10 . The multiplex circuit 10 multi plexes the signals of the a channels into a multiplexed or multiplex signal of a channel.

Das Multiplexsignal wird der Auswahlschaltung 20 an ei ner Schreibseite zugeführt. Die Auswahlschaltung 20 schreibt das Multiplexsignal alternierend in die Speichervorrichtun gen 30 und 40.The multiplex signal is supplied to the selection circuit 20 on a write side. The selection circuit 20 alternately writes the multiplex signal into the storage devices 30 and 40 .

Die Auswahlschaltung 50 ändert an einer Leseseite die Reihenfolge der Ausgangssignale der Speichervorrichtungen 30 und 40 gemäß Leseadressen der Speichervorrichtungen. Das se lektiv aus den Speichervorrichtungen 30 und 40 ausgelesene Multiplexsignal wird der Demultiplexschaltung 60 zugeführt. Die Demultiplexschaltung 60 demultiplext das Ausgangssignal der Auswahlschaltung 50 in parallele Signale von a Kanälen. Die parallelen Signale der a Kanäle der Demultiplexschaltung 60 werden entsprechenden Ausgabeports zugeführt. Daher wird durch Ändern von Leseadressen der Speichervorrichtungen 30 und 40 ein Signal eines gewünschten Kanals über einen ge wünschten Port ausgegeben.The selection circuit 50 changes the order of the output signals of the memory devices 30 and 40 on a read side in accordance with read addresses of the memory devices. The multiplex signal selectively read out from the memory devices 30 and 40 is supplied to the demultiplex circuit 60 . The demultiplexing circuit 60 demultiplexes the output signal of the selection circuit 50 into parallel signals from a channels. The parallel signals of the a channels of the demultiplexing circuit 60 are fed to corresponding output ports. Therefore, by changing read addresses of the memory devices 30 and 40, a signal of a desired channel is output through a desired port.

Obwohl die herkömmliche Kreuzverbindungsvorrichtung wie vorstehend beschrieben betrieben wird, sollte, weil Signale von a Kanälen in der Multiplexschaltung 10 zu einem Signal eines Kanals gemultiplext werden, falls die Übertragungsge schwindigkeit oder -rate von Signalen der a Kanäle (paralle le Signale) beibehalten wird, die Übertragungsgeschwindig keit des Multiplexsignals a-mal so hoch sein wie die Über tragungsgeschwindigkeit der parallelen Signale.Although the conventional cross-connecting device operates as described above, because signals from a channels are multiplexed into a signal of one channel in the multiplexing circuit 10 , if the transmission speed or rate of signals of the a channels (parallel signals) is maintained, that Transmission speed of the multiplex signal a times as high as the transmission speed of the parallel signals.

Daher ist, wenn Hochgeschwindigkeitssignale vieler Ka näle kreuzverbunden werden, eine Hochgeschwindigkeits-Spei chervorrichtung erforderlich.Therefore, when high-speed signals of many Ka channels are cross-linked, a high-speed memory Device required.

D.h., eine Speichervorrichtung speichert ein Multiplex signal, das durch Multiplexen von Signalen aller Kanäle er zeugt wurde. Daher ist es schwierig, eine Hochgeschwindig keits-Speichervorrichtung bereit zustellen, die ein Multi plexsignal mit einer solchen hohen Übertragungsgeschwindig keit speichern und aktualisieren kann. Im vorstehend be schriebenen herkömmlichen System werden zwei Speichervor richtungen verwendet. Die Signalfrequenzen sollten in eine Frequenz umgewandelt werden, bei der diese Speichervorrich tung geeignet arbeiten. Wenn in diesem Ball Hochgeschwindig keitssignale vieler Kanäle kreuzverbunden werden, ist eine Hochgeschwindigkeits-Speichervorrichtung erforderlich. Da durch wird der Energie- oder Leistungsverbrauch hoch.That is, a memory device stores a multiplex signal by multiplexing signals from all channels was fathered. Therefore, it is difficult to get a high speed speed storage device to provide a multi plex signal with such a high transmission speed can save and update. In the above be conventional system are two memory directions used. The signal frequencies should be in one Frequency are converted at which this memory device work appropriately. If high-speed in this ball cross signals of many channels is one High speed storage device required. There through the energy or power consumption becomes high.

Daher ist es Aufgabe der vorliegenden Erfindung, eine Kreuzverbindungsvorrichtung bereitzustellen, durch die Si gnale vieler Kanäle mit hoher Geschwindigkeit bei niedrigem Leistungs- oder Energieverbrauch ohne Verwendung einer Hoch geschwindigkeits-Speichervorrichtung kreuzverbunden werden können. Diese Aufgabe wird durch die Merkmale der Patentan sprüche gelöst.It is therefore an object of the present invention to To provide cross-connecting device by which Si many channels at high speed at low speed Power or energy consumption without using a high speed storage device can be cross-connected can. This task is characterized by the features of the patent sayings solved.

Durch die erfindungsgemäße Kreuzverbindungsvorrichtung können Signale vieler Kanäle mit hoher Geschwindigkeit kreuzverbunden werden.Through the cross connection device according to the invention can send signals from many channels at high speed be cross-connected.

Die vorstehende und andere Aufgaben, Merkmale und Vor teile der vorliegenden Erfindung werden anhand der nachste henden ausfuhrlichen Beschreibung bevorzugter Ausführungs formen der Erfindung unter bezug auf die beigefügten Zeich nungen erläutert, es zeigen:The foregoing and other tasks, characteristics and before parts of the present invention are illustrated in the following detailed description of preferred execution forms of the invention with reference to the accompanying drawings The explanations show:

Fig. 1 ein Blockdiagramm zum Darstellen der Struktur einer Ausführungsform einer erfindungsgemäßen Kreuzverbin dungsvorrichtung, Fig. 1 is a block diagram showing the structure of an embodiment of a dung device Kreuzverbin according to the invention,

Fig. 2 ein Blockdiagramm zum Darstellen der Struktur einer anderen Ausführungsform einer erfindungsgemäßen Kreuz verbindungsvorrichtung; und Fig. 2 is a block diagram showing the structure of another embodiment of a cross connection device according to the invention; and

Fig. 3 ein Blockdiagramm zum Erläutern der Struktur ei ner herkömmlichen Kreuzverbindungsvorrichtung. Fig. 3 is a block diagram for explaining the structure ei ner conventional cross-connection apparatus.

Fig. 1 zeigt ein Blockdiagramm zum Darstellen der Struktur einer Ausführungsform einer erfindungsgemäßen Kreuzverbindungsvorrichtung. Gemäß Fig. 1 werden Signale von a Kanälen kreuzverbunden. Fig. 1 is a block diagram showing the structure of an embodiment of a cross-connection apparatus according to the invention. Referring to FIG. 1 signals are cross-connected by a channel.

In Fig. 1 stellt Bezugszeichen 1 m Multiplexschaltungen dar, die Signale von a Kanälen in Signale von m Kanälen mul tiplexen (wobei a < m ist). Bezugszeichen 2 stellt m Trenn schaltungen (Serien-Parallel-Umsetzungsschaltungen) dar, die von den m Multiplexschaltungen 1 empfangene Signale in Si gnale von a Kanälen trennen. Bezugszeichen 3 stellt Spei cherschaltungen zum Speichern der Signale der a Kanäle dar. Bezugszeichen 4 stellt m Auswahlschaltungen dar, die Signale von a Kanälen gemäß Leseadressen der a Speicherschaltungen auswählen und die Signale der a Kanäle in Signale von m Ka nälen multiplexen. Bezugszeichen 5 bezeichnet m Demultiplex schaltungen zum Umwandeln der gemultiplexten oder Multiplex signale von m Kanälen in Signale von a Kanälen.In Fig. 1, reference numeral 1 represents m multiplexing circuits which multiplex signals from a channels into signals from m channels (where a <m). Reference numeral 2 represents m separation circuits (series-parallel conversion circuits) which separate signals received by the m multiplex circuits 1 into signals from a channels. Numeral 3 represents storage circuits for storing the signals of the a channels. Numeral 4 represents m selection circuits which select signals from a channels according to read addresses of the a memory circuits and multiplex the signals of the a channels into signals from m channels. Reference numeral 5 denotes m demultiplexing circuits for converting the multiplexed or multiplexed signals from m channels into signals from a channels.

Ein Schaltungsblock, der aus den m Trennschaltungen 2, den a Speicherschaltungen 3 und den m Auswahlschaltungen 4 betseht, wird als TSW (Zeitschalter)-Abschnitt 100 bezeich net.A circuit block consisting of the m isolating circuits 2 , the a memory circuits 3 and the m selection circuits 4 is referred to as TSW (time switch) section 100 .

Nachstehend wird die Arbeits- oder Funktionsweise die ser Ausführungsform einer erfindungsgemäßen Kreuzverbin dungsvorrichtung beschrieben.Below is how it works Water embodiment of a cross connector according to the invention described device.

Jede der m Multiplexschaltungen 1 multiplext Signale von n Kanälen der insgesamt a Kanäle in gemultiplexte Signa le (wobei a < n ist). Daher wandeln die m Multiplexschaltun gen 1 Signale von a Kanälen in Signale von m Kanälen um. Die In Trennschaltungen 2 wandeln die gemultiplexten oder Multi plexsignale von m Kanälen in Signale von a Kanälen um. Die a Speicherschaltungen 3 speichern die Signale von a Kanälen. Each of the m multiplex circuits 1 multiplexes signals from n channels of the total of a channels into multiplexed signals (where a <n). Therefore, the m multiplex circuits convert 1 signals from a channels into signals from m channels. The in isolation circuits 2 convert the multiplexed or multiplex signals from m channels into signals from a channels. The a memory circuits 3 store the signals from a channels.

Die m Auswahlschaltungen 4 an der Ausgangsseite wählen die Signale von a Kanälen gemäß Leseadressen der a Speicher schaltungen 3 auf einer Zeitmultiplexbasis aus, muitiplexen die Signale von a Kanälen in Multiplexsignale von n Kanälen (wobei jede der m Auswahlschaltungen 4 Signale von n Kanälen in ein Multiplexsignal multiplext), und geben die Multiplex signale von n Kanälen an die m Demultiplexschaltungen 5 aus. Wenn die Multiplexsignale der n Kanäle von den a Auswahl schaltungen 4 gelesen werden, werden diese Signale gemäß ei nem Steuersignal kreuzverbunden, das von einer Steuerschal tung 6 empfangen wird, die durch eine Zentraleinheit (CPU) 7 gemäß einem von einem Bedienungsfeld 8 empfangenen Befehl gesteuert wird. Die m Demultiplexschaltungen 5 wandeln die Multiplexsignale der m Kanäle in Signale von a Kanälen um.The m selection circuits 4 on the output side select the signals from a channels according to read addresses of the a memory circuits 3 on a time-division basis, multiplex the signals from a channels into multiplex signals from n channels (each of the m selection circuits 4 signals from n channels into a multiplex signal multiplexed), and output the multiplex signals from n channels to the m demultiplexing circuits 5 . When the multiplex signals of the n channels are read by the a selection circuits 4 , these signals are cross-connected according to a control signal received by a control circuit 6 controlled by a central processing unit (CPU) 7 according to a command received from an operation panel 8 becomes. The m demultiplexing circuits 5 convert the multiplex signals of the m channels into signals of a channels.

D.h., erfindungsgemäß multiplext jede der m Multiplex schaltungen Signale von n Kanälen der insgesamt a Kanäle in ein gemultiplextes oder Multiplexsignal. Insgesamt multiple xen die m Multiplexschaltungen Signale von a Kanälen in Si gnale von m Kanälen. Dadurch können Hochgeschwindigkeits signale vieler Kanäle mit hoher Geschwindigkeit verarbeitet werden. Jede der m Trennschaltungen trennt ein Multiplexsi gnal in Signale von n Kanälen. Die erhaltenen Signale von a Kanälen werden in a Speichereinrichtungen gespeichert. Da durch können, auch wenn die Speichergeschwindigkeiten der Speicherschaltungen nicht sehr hoch sind, die Signale auf einer Echtzeitbasis gespeichert werden. Außerdem können, weil die Leseseite die gleiche Struktur hat wie die Schreib seite, Hochgeschwindigkeitssignale vieler Kanäle kreuzver bunden werden.That is, according to the invention, each of the m multiplexes is multiplexed circuits signals from n channels out of a total of a channels a multiplexed or multiplexed signal. Total multiple xen the m multiplex circuits signals from a channels in Si signals from m channels. This allows high speed many channel signals processed at high speed become. Each of the m isolation circuits separates a multiplexed si signal in signals from n channels. The signals obtained from a Channels are stored in a storage device. There through, even if the storage speeds of the Memory circuits are not very high, the signals on stored on a real-time basis. In addition, because the read side has the same structure as the write side, high speed signals of many channels cross ver be bound.

Fig. 2 zeigt ein Blockdiagramm zum Darstellen der Struktur einer anderen Ausführungsform einer erfindungsgemä ßen Kreuzverbindungsvorrichtung. Gemäß Fig. 2 stellt die Kreuzverbindungsvorrichtung Kreuzverbindungen von Signalen von 256 Kanälen her. FIG. 2 is a block diagram showing the structure of another embodiment of a cross connection device according to the invention. Referring to FIG. 2 illustrates the cross-connection apparatus cross-connects signals from 256 channels forth.

In Fig. 2 stellt Bezugszeichen 1 64 Multiplexschaltun gen dar. Jede der 64 Multiplexschaltungen 1 multiplext Si gnale von vier Kanälen in ein Signal von einem Kanal. Daher multiplexen die 64 Multiplexschaltungen 1 Signale von 256 Kanälen in Signale von 64 Kanälen. Bezugszeichen 2 stellt 64 Trennschaltungen (Serien-Parallel-Umsetzungsschaltungen) dar. Jede der 64 Trennschaltungen 2 besteht aus einem 8-Bit- Schieberegister. D.h., die 64 Trennschaltungen 2 führen eine Verarbeitung für 256 Kanäle×2 Bit aus. Die 64 Trennschal tungen 2 trennen die Signale von 64 Kanälen in Signale von 256 Kanälen.In Fig. 2, reference numeral 1 represents 64 multiplex circuits. Each of the 64 multiplex circuits 1 multiplexes signals from four channels into one signal from one channel. Therefore, the 64 multiplexing circuits 1 multiplex signals of 256 channels into signals of 64 channels. Reference numeral 2 represents 64 isolator circuits (series-parallel conversion circuits). Each of the 64 isolator circuits 2 consists of an 8-bit shift register. That is, the 64 isolation circuits 2 carry out processing for 256 channels × 2 bits. The 64 isolating circuits 2 separate the signals from 64 channels into signals from 256 channels.

Bezugszeichen 3 stellt 256 Speicherschaltungen dar. Je de der 256 Speicherschaltungen 3 besteht aus einem Register. Bezugszeichen 4 stellt 64 Auswahlschaltungen dar. Jede der 64 Auswahlschaltungen 4 wählt in den 256 Speicherschaltungen 3 Signale gemäß ihren Leseadressen aus, liest diese Signale und handelt diese Signale in Signale von vier Kanälen um. Daher wandeln die 64 Auswahlschaltungen 4 Signale von 256 Kanälen in Signale von 64 Kanälen um. Bezugszeichen 5 stellt 64 Demultiplexschaltungen dar, die von den 64 Auswahlschal tungen 4 empfangene Signale von 64 Kanälen in Signale von 256 Kanälen umwandeln. Bezugszeichen 6 stellt eine CPU- Steuerschaltung dar. Die CPU-Steuerschaltung 6 gibt ein Steuersignal an die 64 Auswahlschaltungen aus. Bezugszeichen 7 stellt ein Bedienungsfeld dar, über das ein Befehl an die CPU-Steuerschaltung 6 übertragen wird.Reference numeral 3 represents 256 memory circuits. Each of the 256 memory circuits 3 consists of a register. Reference numeral 4 represents 64 selection circuits. Each of the 64 selection circuits 4 selects signals in the 256 memory circuits 3 according to their read addresses, reads these signals and converts these signals into signals of four channels. Therefore, the 64 selection circuits convert 4 signals from 256 channels to signals from 64 channels. Reference numeral 5 represents 64 demultiplexing circuits which convert signals of 64 channels received from the 64 selection circuits 4 into signals of 256 channels. Reference numeral 6 represents a CPU control circuit. The CPU control circuit 6 outputs a control signal to the 64 selection circuits. Reference numeral 7 represents a control panel through which a command is transmitted to the CPU control circuit 6 .

Ein aus den 64 Trennschaltungen (8-Bit-Schiebe- Registern) 2, den 256 Speicherschaltungen (Registern) 3 und den 64 Auswahlschaltungen gebildeter Schaltungsblock wird als TSW (Zeitschalter)-Abschnitt 100 bezeichnet. A circuit block formed from the 64 isolating circuits (8-bit shift registers) 2 , the 256 memory circuits (registers) 3 and the 64 selection circuits is referred to as TSW (time switch) section 100 .

Nachstehend wird die Arbeits- oder Funktionsweise der in Fig. 2 dargestellten Ausführungsform einer Kreuzverbin dungsvorrichtung beschrieben.The operation of the embodiment of a cross-connecting device shown in FIG. 2 will now be described.

Die 64 Multiplexschaltungen 1 multiplexen Signale von 256 Kanälen in Signale von 64 Kanälen und übertragen die er haltenen Signale an die 64 8-Bit-Schieberegister 2 des TSW- Abschnitts 100 Die 64 8-Bit-Schieberegister 2 wandeln die Signale von 64 Kanälen in Signale von 256 Kanäle um. Die Si gnale von 256 Kanälen werden in den 256 Bitregistern 3 ge speichert.The 64 multiplex circuits 1 multiplex signals of 256 channels into signals of 64 channels and transmit the received signals to the 64 8-bit shift registers 2 of the TSW section 100. The 64 8-bit shift registers 2 convert the signals from 64 channels into signals of 256 channels around. The signals from 256 channels are stored in the 256 bit registers 3 .

Die 64 Auswahlschaltungen 4 an der Ausgangsseite wählen Signale von 256 Kanälen aus den 256 Bitregistern 3 auf einer Zeitmultiplexbasis gemäß Leseadressen der 256 Bitregister 3 aus, lesen diese Signale, multiplexen die Signale von 256 Kanälen in Signale von 64 Kanälen, und übertragen die erhal tenen Signale an die 64 Demultiplexschaltungen. Wenn die 64 Auswahlschaltungen 4 Signale von den 256 Registern 3 lesen, werden diese Signale kreuzverbunden. Die 64 Demultiplex schaltungen 5 wandeln Signale von 64 Kanälen in Signale von 256 Kanälen um.The 64 selection circuits 4 on the output side select signals of 256 channels from the 256 bit registers 3 on a time-division basis based on read addresses of the 256 bit registers 3 , read these signals, multiplex the signals of 256 channels into signals of 64 channels, and transmit the received signals to the 64 demultiplex circuits. When the 64 selection circuits 4 read signals from the 256 registers 3 , these signals are cross-connected. The 64 demultiplex circuits 5 convert signals from 64 channels into signals from 256 channels.

Der TSW (Zeitschalter)-Abschnitt 100 kann aus einem Mehrport-RAM-Speicher bestehen. Obwohl ein kommerziell er hältlicher Mehrport-RAM-Speicher verwendet werden kann, wird der TSW-Abschnitt 100 in Hinsicht auf die Auswahl der Anzahl von Ports vorzugsweise aus speziell angefertigten LSI- Bausteinen gebildet.The TSW (timer) section 100 can consist of a multi-port RAM memory. Although a commercially available multi-port RAM memory can be used, the TSW section 100 is preferably formed from custom-made LSI devices in view of the selection of the number of ports.

Wie vorstehend beschrieben, können in der erfindungsge mäßen Kreuzverbindungsvorrichtung, weil die Übertragungsge schwindigkeit von den Speichervorrichtungen zugeführten Mul tiplexsignalen vermindert ist, Hochgeschwindigkeitssignale vieler Kanäle mit geringem Energie- oder Leistungsverbrauch kreuzverbunden werden.As described above, in the fiction moderate cross-connecting device because the transmission area speed from Mul supplied to the storage devices tiplex signals is reduced, high-speed signals many channels with low energy or power consumption be cross-connected.

Claims

1. Cross-connecting device for cross-connecting signals of many channels, with a multi-port timer (TSW), the multi-port timer having:
m separation circuits for separating a multiplexed signal from n channels into n parallel signals;
(n × m) memory circuits for storing n signals from m channels obtained from the m isolation circuits; and
m selection circuits for selecting the n signals from m channels stored in the (n × m) memory circuits on a time-division basis according to read addresses of the (n × m) memory circuits, reading the n signals from m channels, multiplexing the n signals from m Channeling and outputting the multiplexed signals to an output port.

2. Cross-connecting device for cross-connecting signals of many channels (a channels), with:
m multiplexing circuits for converting a signal from a channels into m signals from n channels;
a multi-port time switch (TSW) with:
m separation circuits for separating a multiplexed signal from n channels into n parallel signals;
(n × m) memory circuits for storing n signals from m channels obtained from the m isolation circuits; and
m selection circuits for selecting the n signals from m channels stored in the (n × m) memory circuits on a time-division basis according to read addresses of the (n × m) memory circuits, reading the n signals from m channels, multiplexing the n signals from m Channeling and outputting the multiplexed signals to an output port; and
m demultiplexing circuits for demultiplexing the multiplexed signals received from the output port of the multi-port timer (TSW) from n channels into signals from a channels.

3. Device according to claim 1 or 2, wherein the multi-port Time switch (TSW) from a multi-port RAM memory is forming.

4. The apparatus of claim 3, wherein the multi-port RAM Memory from a specially made LSI module is formed.

5. The device according to claim 1, 2, 3 or 4, wherein the m Signals from n channels by the (n × m) memory circuits in the multi-port timer (TSW) received are received according to a from a control panel NEN command supplied to each of the m selection circuits and are output as m selection signals from n channels.