DE19806589A1 - Clock recovery method for PCM transmission network - Google Patents

Clock recovery method for PCM transmission network

Info

Publication number
DE19806589A1
DE19806589A1 DE1998106589 DE19806589A DE19806589A1 DE 19806589 A1 DE19806589 A1 DE 19806589A1 DE 1998106589 DE1998106589 DE 1998106589 DE 19806589 A DE19806589 A DE 19806589A DE 19806589 A1 DE19806589 A1 DE 19806589A1
Authority
DE
Germany
Prior art keywords
clock
input
network element
pll
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1998106589
Other languages
German (de)
Other versions
DE19806589C2 (en
Inventor
Heiko Junker
Thomas Muenzenmaier
Peter Spennemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1998106589 priority Critical patent/DE19806589C2/en
Priority to CN 99102218 priority patent/CN1238621A/en
Publication of DE19806589A1 publication Critical patent/DE19806589A1/en
Application granted granted Critical
Publication of DE19806589C2 publication Critical patent/DE19806589C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0647—Synchronisation among TDM nodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691—Synchronisation in a TDM node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

The method involves extracting the input path clock (est) from the input signal in a network element (NEE). The system clock (syt) is derived from the input path clock using a phase regulator. The input clock is directly fed to the output as the output clock. Preferably, the read out from a flexible memory is carried out at the output using the input clock. The write in to the flexible memory is carried out at the output using the system clock. The write in to the flexible memory at the input is carried out using the input clock ,and the read out is carried out using the system clock.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Weiterrei­ chung des Taktes in einem PCM-Übertragungsnetz, bei welchem in einem Netzelement aus dessen Eingangssignal der Eingangs- Streckentakt extrahiert wird und aus dem extrahierten Ein­ gangs-Streckentakt in einem Phasenregelkreis ein Systemtakt abgeleitet wird.The invention relates to a method for handing over The clock in a PCM transmission network, in which in a network element from the input signal of the input Track clock is extracted and extracted from the A a system clock in a phase locked loop is derived.

Ebenso bezieht sich die Erfindung auf ein Netzelement für ein PCM-Übertragungsnetz, mit einem Eingangsport, einer System- PLL und einem Ausgangsport, bei welchem der Eingangs- Streckentakt zur Ableitung eines Systemtaktes von einem Tak­ textraktor des Eingangsports zu der System-PLL geführt ist.The invention also relates to a network element for a PCM transmission network, with an input port, a system PLL and an output port where the input Line cycle to derive a system clock from a clock extractor of the input port is led to the system PLL.

In Telekommunikationsnetzen wird oft ein sehr genauer Takt benötigt, wobei als Taktquellen beispielsweise Rubidium- oder Cäsium-Normale eingesetzt werden, doch steht alleine schon deren hoher Preis einer breiten Verwendung entgegen. Man ver­ wendet daher ein solches Frequenznormal lediglich an einem hierarchisch höchsten Netzknoten und der Takt wird von hier über das gesamte Netz verteilt, wobei in hierarchisch tiefer liegenden Netzelementen bzw. -knoten beispielsweise Quarzos­ zillatoren verwendet und auf den einlangenden Streckentakt synchronisiert werden. Bezüglich der Anforderungen an die Frequenznormale kann beispielsweise auf ITU-T Rec. G. 811: "Timing requirements at the outputs of primary reference clocks suitable for plesiochronous operation of international digital links" verwiesen werden.A very precise clock is often used in telecommunications networks needed, for example rubidium or Cesium normals are used, but stands alone their high price against wide use. One ver therefore only applies such a frequency standard to one hierarchically highest network node and the clock is from here distributed over the entire network, being hierarchically deeper lying network elements or nodes, for example quartzos zillatoren used and on the incoming route clock be synchronized. Regarding the requirements for the Frequency standards can, for example, on ITU-T Rec. G. 811: "Timing requirements at the outputs of primary reference clocks suitable for plesiochronous operation of international digital links ".

Im Rahmen der Erfindung ist im besonderen von PCM-Übertra­ gungsnetzen die Rede. In PCM-Systemen sind zufolge der ver­ wendeten Codierung Daten und Takt prinzipiell ein einziges Signal, so daß empfangsseitig der Takt mit Hilfe einer ent­ sprechenden Schaltung aus dem Eingangssignal extrahiert wer­ den kann.Within the scope of the invention is in particular PCM transmission networks. According to ver In principle, coding data and clock used a single one Signal, so that the clock side with the help of an ent  speaking circuit extracted from the input signal that can.

Jeder Takt unterliegt auf seiner Übertragungsstrecke Schwan­ kungen, die in Jitter und Wander eingeteilt werden. Unter "Jitter" versteht man relativ rasche Phasenschwankungen, wo­ gegen unter "Wander" Phasenschwankungen sehr langsam ablau­ fende Phasenschwankungen verstanden werden. Jitter liegt im allgemeinen über 10 Hz, wogegen für Wander der mHz und µHz- Bereich typisch ist. Vgl. auch ITU-T Rec. G. 825, wo Jitter und Wander in Zusammenhang mit SDH-Netzwerken behandelt wird.Each cycle is subject to swan on its transmission path that are divided into jitter and wander. Under "Jitter" means relatively rapid phase fluctuations where against blue under "Wander" phase fluctuations very slowly phase fluctuations can be understood. Jitter is in the generally over 10 Hz, whereas for wander the mHz and µHz Area is typical. See also ITU-T Rec. G. 825, where Jitter and Wander in the context of SDH networks.

In PCM-Übertragungsstrecken für den Mobilfunk sollen Basis­ stationen mit einem Takt versorgt werden, der sowohl der Signalaufbereitung z. B. in einem TDMA-Verfahren als auch der Stabilisierung der Trägerfrequenzen dient. So fordert die ET- 51 Recommendation GSM 05.10 für diese Zwecke eine absolute Frequenzgenauigkeit von besser als ± 5.10-8.In PCM transmission links for mobile radio, base stations are to be supplied with a clock which is used both for signal processing and B. is used in a TDMA process and the stabilization of the carrier frequencies. For this purpose, the ET- 51 Recommendation GSM 05.10 requires an absolute frequency accuracy of better than ± 5.10 -8 .

In Fig. 1 ist beispielsweise gezeigt, daß in einem GSM-System ein sogenannter Mobile Switching Center MSC einen hochgenauen Referenztakt fref erhält und nach Aufbereitung in einer Pha­ senregelschleife PLL von hier der Takt zu einem Base Station Controller BSL weitergeleitet wird, welche zur Taktaufberei­ tung gleichfalls eine Phasenregelschleife PLL enthält. Von hier läuft der Takt zu einer ersten Basisstation BTS1, die gleichfalls eine Phasenregelschleife PLL enthält, dann zu ei­ ner zweiten Basisstation BTS2 usf. Die Synchronisation er­ folgt takttransparent über das PCM-System oder über SDH- Systeme. Dabei sind der maximale Jitter und Wander in den ITU-Rec. G 823 und G 824 (März 1994) festgelegt und in Dia­ grammen veranschaulicht. Für PCM 30 ist für Strecken mit Syn­ chronisation nur für Wanderfrequenzen kleiner ca. 8 mHz eine relative Frequenzgenauigkeit von besser 5.10-8 prinzipiell ge­ geben. Den genannten Literaturstellen kann auch entnommen werden, daß man nach Filterung in einer Phasenregelschleife - kurz PLL - mit einer Grenzfrequenz von 1 mHz eine Genauigkeit von 1.10-8 erreichen kann. In der Praxis wird die Grenzfre­ quenz auf 200 µHz gelegt, um noch genügend Raum für die rest­ lichen frequenzbestimmenden Hochfrequenzsysteme einer Basis­ station und für die Regeldynamik der PLL zu erhalten. PLLs für diesen Frequenzbereich sind prinzipiell als digitale PLLs realisiert, die über einen Mikroprozessor gesteuert werden.In Fig. 1 it is shown, for example, that in a GSM system a so-called Mobile Switching Center MSC receives a highly accurate reference clock f ref and after processing in a phase-locked loop PLL from here the clock is forwarded to a base station controller BSL, which is used for clock processing device also contains a phase locked loop PLL. From here, the clock runs to a first base station BTS1, which also contains a phase locked loop PLL, then to a second base station BTS2, etc. The synchronization takes place in a clock-transparent manner via the PCM system or via SDH systems. The maximum jitter and wander in the ITU-Rec. G 823 and G 824 (March 1994) and illustrated in diagrams. For PCM 30, a relative frequency accuracy of better than 5.10 -8 is generally given for routes with synchronization only for traveling frequencies below approx. 8 mHz. From the references mentioned it can also be seen that after filtering in a phase locked loop - PLL for short - an accuracy of 1.10 -8 can be achieved with a cut-off frequency of 1 mHz. In practice, the cut-off frequency is set to 200 µHz in order to provide enough space for the rest of the frequency-determining high-frequency systems of a base station and for the control dynamics of the PLL. In principle, PLLs for this frequency range are implemented as digital PLLs which are controlled by a microprocessor.

Als Folge dieser Grenzfrequenz ergibt sich, daß die PLL be­ einflussende Temperaturänderungen - via D/A-Wandler und/oder Ofenoszillator - nur sehr träge ausgeregelt werden. Die Folge ist ein eigengenerierter Wander, der in jeder Basisstation oder einem vergleichbaren Netzelement auftritt und auch wei­ tergereicht wird. Dazu kommt noch, daß die Übertragungsfunk­ tion der PLL im Bereich der Grenzfrequenz eine Überhöhung von beispielsweise 0,5 dB aufweist, die den Wander noch zusätz­ lich verstärkt. In Fig. 1 ist mit fw der von dem Netzelement MSC stammende Wander bezeichnet und mit Δf1, Δf2, und Δf3 in den Elementen BSC, BTS1 und BTS2 generierte Wander, so daß am Ende des dargestellten Strecken- oder Netzabschnittes ein Wander von fw + Δf1 + Δf2 + Δf3 vorliegt. Es liegt auf der Hand, daß - sofern man nicht zu teuren hochstabilen Fre­ quenznormalen in den Basisstationen greift, - dadurch auch die Streckenlänge bzw. Anzahl der Netzelemente beschränkt wird, wodurch dem Netzbetreiber in seiner Infrastrukturpla­ nung enge Grenzen gesetzt werden.As a result of this cutoff frequency, the temperature changes influencing the PLL - via D / A converter and / or furnace oscillator - are only adjusted very slowly. The result is a self-generated wander that occurs in every base station or a comparable network element and is also passed on. In addition, the transmission function of the PLL in the range of the cutoff frequency has an increase of, for example, 0.5 dB, which reinforces the wander even more Lich. In Fig. 1, f w denotes the wander originating from the network element MSC and with Δf 1 , Δf 2 , and Δf 3 in the elements BSC, BTS1 and BTS2 generated wander, so that at the end of the route or network section shown a wander of f w + Δf 1 + Δf 2 + Δf 3 . It is obvious that - unless one uses expensive, highly stable frequency standards in the base stations - the route length or the number of network elements is also limited, which limits the network operator's infrastructure planning.

Während gemäß ITU Rec. G. 812 nur Forderungen bezüglich des maximalen Zeitintervallfehlers dahingehend gestellt werden, daß die Phase eines Netzknotenausganges gegenüber dem Eingang um nicht mehr als 1 µs differieren darf, und dieser Anforde­ rung mit vergleichsweise "raschen" PLLs mit einer Grenzfre­ quenz von 20 mHz entsprochen werden kann, ist im Mobilfunkbe­ reich eine um einen Faktor 100 niedrigere Grenzfrequenz er­ forderlich, was aber zu dem bereits oben erwähnten Problem führt. While according to ITU Rec. G. 812 only demands regarding the maximum time interval error that the phase of a node output versus the input must not differ by more than 1 µs, and this requirement tion with comparatively "rapid" PLLs with a limit fre frequency of 20 mHz can be met, is in the mobile phone area a cut-off frequency that is lower by a factor of 100 necessary, but what about the problem mentioned above leads.  

Der prinzipielle Aufbau eines Netzelementes nach dem Stand der Technik ist in Fig. 2 gezeigt, wobei dieses Netzelement NEE beispielsweise eines der Elemente nach Fig. 1 sein kann. Ein solches Netzelement NEE besitzt einen Eingangsport POI, dem ein Eingangssignal PCM ein zugeführt ist. Daraus wird mit Hilfe einer PLL der Eingangs-Streckentakt est extrahiert und einer System-PLL zugeführt, die beispielsweise einen Quarzos­ zillator aufweist. Der in dieser PLL erzeugte und auf den Eingangs-Streckentakt synchronisierte Systemtakt syt wird ei­ nerseits zur Steuerung der in dem Netzelement NEE angesiedel­ ten und als strichlierte Kästchen angedeutete Systeme, z. B. ein GSM-Transceiver, eingesetzt und andererseits einem Aus­ gangsport POO so zugeführt, daß das- Ausgangssignal des Netze­ lementes NEE in dem Ausgangssignal PCM aus als neuen Streck­ entakt den Systemtakt syt enthält. Mit dat ein und dat aus sind das eigentliche Daten-Eingangs- bzw. Ausgangssignal be­ zeichnet. Hier und für das folgende sei angemerkt, daß der Einfachheit halber nur eine Datenflußrichtung eingezeichnet ist, wogegen die Daten praktisch in allen Fällen auch in die Gegenrichtung laufen. Der aus der Gegenrichtung kommende Takt wird dagegen in den meisten Fällen nicht berücksichtigt und verworfen.The basic structure of a network element according to the prior art is shown in FIG. 2, wherein this network element NEE can be one of the elements according to FIG. 1, for example. Such a network element NEE has an input port POI, to which an input signal PCM is fed. From this, the input route clock est is extracted with the aid of a PLL and fed to a system PLL which has, for example, a quartz oscillator. The system clock generated in this PLL and synchronized with the input line clock is used on the one hand to control the systems located in the network element NEE and indicated as dashed boxes, for. B. a GSM transceiver, used and on the other hand supplied from an output port POO so that the output signal of the network elements NEE in the output signal PCM from a new stretch includes the system clock syt. With dat in and dat out the actual data input and output signal are designated. Here and for the following it should be noted that, for the sake of simplicity, only one direction of data flow is shown, whereas in virtually all cases the data also run in the opposite direction. In contrast, the clock coming from the opposite direction is in most cases not taken into account and rejected.

Weiters ist für das folgende auch anzumerken, daß z. B. eine sogenannte Multidrop-Konfiguration vorliegen kann, bei wel­ cher über eine "drop-insert" Funktion jedes Netzelement nur die benötigten Zeitschlitze des PCM-Systems belegt, wodurch eine gute Leitungsausnützung möglich ist. Wird in einer sol­ chen Multidrop-Kette das letzte Netzelement, z. B. die Basis­ station BTS2 in Fig. 1 über eine Rückleitung wieder mit dem ersten Netzelement, z. B. dem Element BSC in Fig. 1, verbunden, so liegt eine "Loop"-Konfiguration vor, bei welcher im Falle einer Leitungsunterbrechung die dann "abgerissenen" Netzele­ mente über diese Rückleitung erreicht werden können. It should also be noted for the following that z. B. a so-called multidrop configuration can be present, in which cher uses a "drop-insert" function each network element only occupies the required time slots of the PCM system, whereby a good line utilization is possible. In such a multidrop chain, the last network element, e.g. B. the base station BTS2 in Fig. 1 via a return line with the first network element, for. B. the element BSC in Fig. 1, so there is a "loop" configuration, in which the then "torn" Netzele elements can be reached via this return line in the event of a line break.

Es ist eine Aufgabe der Erfindung, mit einfachen Mitteln eine hohe Taktgenauigkeit zu erreichen, wie sie z. B. für TDMA- Mobilfunksysteme erforderlich ist.It is an object of the invention to use simple means to achieve high clock accuracy, as z. B. for TDMA Mobile radio systems is required.

Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art gelöst, bei welchem erfindungsgemäß der Eingangs­ streckentakt als Auslesetakt unmittelbar dem Ausgangstakt zu­ geführt wird.This task is carried out using a method of the type mentioned at the beginning Kind solved, according to which the input Track clock as readout clock directly to the output clock to be led.

Dank der Erfindung wird eine Jitter- oder Wanderüberhöhung einfach und ohne den Einsatz z. B. teurer Ofenquarze vermie­ den, da zum Senden auf einer PCM-Strecke in Richtung des nächsten Netzelementes, z. B. Basisstation nicht der von der trägen System-PLL erzeugte hochgenaue Systemtakt verwendet wird, sondern direkt der von der Empfangsstrecke abgeleitete Streckentakt.Thanks to the invention, a jitter or wandering exaggeration simply and without the use of e.g. B. miss expensive oven crystals the, since for sending on a PCM route towards the next network element, e.g. B. base station not that of the sluggish system PLL generated high-precision system clock used is, but directly the one derived from the reception path Track clock.

Zweckmäßig ist es, wenn das Auslesen aus einem elastischen Speicher am Ausgang mit dem Eingangs-Streckentakt erfolgt, wogegen das Einschreiben in den elastischen Speicher am Aus­ gang mit dem Systemtakt erfolgt. Dadurch wird auf einfache Weise die Trennung von System- und Streckentakt möglich.It is useful if the reading from an elastic Memory at the output is done with the input route clock, whereas writing in the elastic memory on the off with the system clock. This will make it easy Way the separation of system and track clock possible.

Auch empfiehlt es sich, wenn das Einschreiben in einen ela­ stischen Speicher am Eingang mit dem Eingangs-Streckentakt und das Auslesen mit dem Systemtakt durchgeführt wird. Ela­ stische Speicher sind in erhältlichen Bausteinen bereits vor­ handen oder leicht integrierbar, so daß hierdurch keine zu­ sätzlichen Kosten entstehen. Sie gleichen vorhandene Phasen­ differenzen der Takte aus, so daß kein Datenverlust eintreten kann.It is also recommended that you enroll in an ela static memory at the input with the input route clock and the reading is carried out with the system clock. Ela Static memories are already available in available modules hand or easy to integrate, so that no additional costs arise. They are like existing phases differences of the clocks, so that no data loss occurs can.

Die gestellte Aufgabe wird weiters mit einem Netzelement der oben zitierten Art gelöst, bei welchem gemäß der Erfindung der Eingangs-Streckentakt als Auslesetakt unmittelbar den Ausgangsport zugeführt ist, wobei die damit erzielbaren Vor­ teile bereits im Zusammenhang mit dem Verfahren genannt wur­ den.The task is also carried out with a network element Solved above type, in which according to the invention the input route clock as the read clock directly Output port is supplied, the achievable before  parts have already been mentioned in connection with the process the.

Bei einer empfehlenswerten Variante der Erfindung ist vorge­ sehen, daß der Ausgangsport einen elastischen Speicher auf­ weist, dem als Auslesetakt der Eingangs-Streckentakt zuge­ führt ist. Dabei kann der Systemtakt dem elastischen Speicher des Ausgangsports als Einschreibetakt zugeführt sein.In a recommended variant of the invention is pre see that the output port has an elastic memory points to the input distance clock as the read clock leads is. The system clock can use the elastic memory of the output port to be supplied as a registration clock.

Zweckmäßig ist es auch, wenn der Eingangsport einen elasti­ schen Speicher aufweist, dem als Einschreibetakt der Ein­ gangs-Streckentakt und als Auslesetakt der Systemtakt zuge­ führt ist.It is also useful if the input port has an elastic has memory, the one as the enrollment cycle gangs route clock and as the read clock the system clock leads is.

Die im Zusammenhang mit dem Aus- und Einlesen in elastische Speicher zum Verfahren genannten Vorteile sind hier sinngemäß anzutreffen.That in connection with reading and reading in elastic Memory advantages to the method are analogous here to be found.

Falls der Taktextraktor von einer Port-PLL gebildet ist, kann durch geeignete Wahl ihrer Grenzfrequenz eine zusätzliche Ad­ dition von Wander längs des Übertragungsweges vermieden wer­ den. Dabei ist es zweckmäßig, falls die Port-PLL eine Grenz­ frequenz in der Größenordnung von 10 Hz aufweist.If the clock extractor is formed by a port PLL, can by an appropriate choice of their cutoff frequency an additional ad dition of hiking along the transmission path avoided the. It is useful if the port PLL is a limit frequency in the order of 10 Hz.

Andererseits ist es aus den bereits weiter oben genannten Gründen vorteilhaft, falls die System-PLL eine Grenzfrequenz in der Größenordnung von 200 µHz aufweist.On the other hand, it is from those already mentioned above Reasonable if the system PLL has a cutoff frequency in the order of 200 µHz.

Ein Netzelement nach der Erfindung bringt seine Vorteile be­ sonders zur Geltung, falls es als Basisstation in einer Kette oder Schleife von Mobilfunk-Netzelementen ausgebildet ist:.A network element according to the invention has its advantages especially useful if it is used as a base station in a chain or loop of cellular network elements is formed:

Die Erfindung samt weiterer Vorteile ist im folgenden an Hand beispielsweiser Ausführungsformen näher erläutert, die unter Zuhilfenahme der Zeichnungen näher beschrieben sind. In die­ ser zeigen The invention together with further advantages is shown below exemplary embodiments explained in more detail below Using the drawings are described in more detail. In the show  

Fig. 1 eine Kette von Netzelementen schematisch dargestellt, nach dem Stand der Technik,A chain of network elements shown FIG. 1, schematically, according to the prior art,

Fig. 2 den prinzipiellen Aufbau eines Netzelementes nach dem Stand der Technik, Fig. 2 shows the basic structure of a network element according to the prior art,

Fig. 3 den prinzipiellen Aufbau eines Netzelementes nach der Erfindung und Fig. 3 shows the basic structure of a network element according to the invention and

Fig. 4 in einem Blockschaltbild näher dargestellt ein Netzele­ ment nach der Erfindung, nämlich eine Basisstation eines Mo­ bilfunknetzes. Fig. 4 in a block diagram shows a Netzele element according to the invention, namely a base station of a mobile radio network.

Eingangs wurde unter Bezugnahme auf die Fig. 1 und 2 der prin­ zipielle Aufbau einer Übertragungsstrecke bzw. eines Netzele­ mentes gezeigt. Nun wird im Zusammenhangs mit der Erfindung auf Fig. 3 verwiesen, die zunächst fast gleiches zeigt wie Fig. 2, jedoch auch den wesentlichen Unterschied zum Stand der Technik. Der mittels der PLL des Eingangsports POI extrahier­ te Streckentakt est wird nämlich unverändert an den Ausgangs­ port POO weitergegeben und von diesem als neuer (= alter) Streckentakt mit dem Ausgangssignal PCM aus weitergeleitet.Input was shown with reference to FIGS . 1 and 2, the principle structure of a transmission link or a Netzele element. Reference is now made in connection with the invention to FIG. 3, which initially shows almost the same as FIG. 2, but also the essential difference from the prior art. The route clock est extracted by means of the PLL of the input port POI is in fact passed unchanged to the output port POO and from there forwarded as a new (= old) route clock with the output signal PCM.

Im Detail zeigt Fig. 4 ein als Basisstation z. B. eines GSM- Mobilfunksystems ausgeführtes Netzelement NEE, das in seinem Eingangsport POI einen elastischen Speicher EMI sowie eine Port-PLL PPL enthält. Das Einlesen der Daten über den Port POI bzw. den Speicher EMI erfolgt mit dem durch die Port-PLL PPL extrahierten Eingangs-Streckentakt est, das Auslesen mit dem Systemtakt syt, welches in einer System-PLL SPL erzeugt und auf den Eingangs-Streckentakt est synchronisiert ist. Die den Systemtakt führenden Leitungen sind in Fig. 4 stärker ge­ zeichnet als die restlichen Leitungen.In detail, Fig. 4 shows an example as a base station. B. a GSM mobile radio system executed network element NEE, which contains in its input port POI an elastic memory EMI and a port PLL PPL. The data is read in via the port POI or the memory EMI using the input route clock est extracted by the port PLL PPL, the read out using the system clock syt which is generated in a system PLL SPL and on the input route clock est is synchronized. The lines leading the system clock are drawn in FIG. 4 more strongly than the remaining lines.

Im vorliegenden Fall werden die Eingangsdatensignale dat ein über eine Eingangs-Datenverarbeitung DAI einem HF-Teil HFT zugeführt und von diesem ausgehende Daten über eine Ausgangs- Datenverarbeitung DAO als Ausgangs-Datensignale dat aus, ei­ nem elastischen Speicher EMO des Ausgangsports POO zugeführt. Das Einlesen in den elastischen Speicher EMO erfolgt mit dem Systemtakt und das Auslesen aus diesem Speicher als Ausgangs­ signal PCM aus wird mittels des ursprünglichen Eingangs- Streckentaktes est durchgeführt. Der HF-Teil HFT steht über eine Antenne ANT und eine nicht näher gezeigte Funkschnitt­ stelle mit anderen Teilnehmern, insbesondere Mobilteilen, in Verbindung.In the present case, the input data signals dat are on via an input data processing DAI an HF part HFT supplied and outgoing data from this via an output  Data processing DAO as output data signals dat aus, ei nem elastic memory EMO of the output port POO supplied. The reading into the elastic memory EMO takes place with the System clock and reading from this memory as an output signal PCM off is determined using the original input Route clock est carried out. The HF part HFT is protruding an antenna ANT and a radio cut, not shown place with other participants, especially handsets, in Connection.

Wesentlich ist nun, daß zwar die Datenverarbeitung und die Steuerung und Synchronisierung des HF-Teils, insbesondere hinsichtlich seiner Trägerfrequenzen, mit Hilfe des System­ takts syt erfolgt, daß jedoch der Eingangs-Streckentakt est praktisch unverändert zu dem Ausgang gelangt und in dem Aus­ gangssignal PCM aus enthalten ist. Dabei ist die Port-PLL PPL mit einer Grenzfrequenz von ca. 10 Hz ausgelegt, die System- PPL SPL hingegen mit einer Grenzfrequenz von beispielsweise 200 µHz.It is now essential that data processing and Control and synchronization of the HF part, in particular in terms of its carrier frequencies, using the system clock syt takes place, however, that the input line clock est reaches the exit practically unchanged and in the out output signal PCM from is included. The port PLL is PPL designed with a cut-off frequency of approx. 10 Hz, the system PPL SPL, however, with a cutoff frequency of, for example 200 µHz.

Natürlich ist auch der Eingangs-Streckentakt est nach Extrak­ tion durch die Port-PLL PPL nicht "unverändert", da er im Zu­ ge der Rückgewinnung von seinem Jitter befreit wird, nicht jedoch von Wander. Die elastischen Speicher gleichen vorhan­ dene Phasendifferenzen der verschiedenen Takte aus, so daß es zu keinem Datenverlust kommt. Übliche Verzögerungszeiten sol­ cher Speicher liegen bei dem betrachteten Anwendungsfall bei z. B. 125 µs.Of course, the input route clock is est after Extrak tion by the port PLL PPL not "unchanged", since it is in the Zu released from recovery from its jitter, not however from Wander. The elastic stores are the same phase differences of the different clocks, so that it there is no data loss. Usual delay times sol memory is included in the considered application e.g. B. 125 µs.

Der Aufbau einer Phasenregelschleife PPL ist dem Fachmann wohl bekannt und es ist im Zusammenhang mit der Erfindung an­ zumerken, daß diese in Netzelementen, insbesondere in Basis­ stationen den Einsatz verhältnismäßig billiger Oszillatoren ermöglicht. Da Temperaturschwankungen die analogen Bauteile einer digitalen PPL, insbesondere den Digital/Analog-Wandler und den Oszillator beeinflussen, stellen sie zusätzliche Störsignale dar. Wenn der Regler sehr träge ist, d. h. eine große Integrationszeit aufweist, so wirken sich solche Stö­ rungen sofort auf die Ausgangsfrequenz aus, da der Regler eben nur träge gegensteuert. Bei einem Ausführungsbeispiel für GSM-Systeme besitzt ein in Zusammenhang mit der Erfindung verwendbarer Oszillator einen Temperaturkoeffizienten von. ±1.10-8 im Bereich von -10°C bis 75°C. Ohne Verwendung der Erfindung wären Oszillatoren mit einem besseren Temperatur­ koeffizienten, z. B. kleiner als 10-9 notwendig, doch sind solche Oszillatoren sehr teuer und auch in ihren Abmessungen für viele Anwendungsfälle zu groß.The construction of a phase locked loop PPL is well known to the person skilled in the art and it is to be noted in connection with the invention that this enables the use of relatively cheap oscillators in network elements, in particular in base stations. Since temperature fluctuations affect the analog components of a digital PPL, in particular the digital / analog converter and the oscillator, they represent additional interference signals. If the controller is very slow, ie has a long integration time, such errors have an immediate effect on the output frequency off, because the controller only takes slow countermeasures. In one exemplary embodiment for GSM systems, an oscillator which can be used in connection with the invention has a temperature coefficient of. ± 1.10 -8 in the range from -10 ° C to 75 ° C. Without using the invention, oscillators with a better temperature would be coefficient, e.g. B. less than 10 -9 necessary, but such oscillators are very expensive and too large in size for many applications.

Claims (12)

1. Verfahren zur Weiterreichung des Taktes in einem PCM- Übertragungsnetz, bei welchem in einem Netzelement aus dessen Eingangssignal der Eingangs-Streckentakt extrahiert wird und aus dem extrahierten Eingangs-Streckentakt in einem Phasenre­ gelkreis ein Systemtakt abgeleitet wird, dadurch gekennzeichnet, daß der Eingangs-Streckentakt als Auslesetakt unmittelbar dem Ausgang als Ausgangstakt zugeführt wird.1. A method for forwarding the clock in a PCM transmission network, in which in a network element from the input signal of the input line clock is extracted and a system clock is derived from the extracted input line clock in a phase control circuit, characterized in that the input Line clock as readout clock is fed directly to the output as output clock. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Auslesen aus einem elastischen Speicher am Ausgang mit dem Eingangs-Streckentakt erfolgt.2. The method according to claim 1, characterized, that reading from an elastic memory at the output with the input route clock. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Einschreiben in den elastischen Speicher am Ausgang mit dem Systemtakt erfolgt.3. The method according to claim 2, characterized, that the letter in the elastic memory at the exit done with the system clock. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Einschreiben in einen elastischen Speicher am Eingang mit dem Eingangs-Streckentakt und das Auslesen mit dem Sy­ stemtakt durchgeführt wird.4. The method according to any one of claims 1 to 3, characterized, that the letter in an elastic memory at the entrance with the input route clock and reading out with the Sy is carried out. 5. Netzelement (NEE) für ein PCM-Übertragungsnetz, mit einem Eingangsport (POI), einer System-PLL (SPL) und einem Aus­ gangsport (POO), bei welchem der Eingangs-Streckentakt (est) zur Ableitung eines Systemtaktes (syt) von einem Taktextrak­ tor (PPL) des Eingangsports zu der System-PLL geführt ist, dadurch gekennzeichnet, daß der Eingangs-Streckentakt (est) als Auslesetakt unmittel­ bar dem Ausgangsport (POO) zugeführt ist.5. Network element (NEE) for a PCM transmission network, with one Input port (POI), a system PLL (SPL) and an off gangsport (POO), in which the input route clock (est) to derive a system clock (syt) from a clock extract port (PPL) of the input port is routed to the system PLL, characterized, that the input route clock (est) as readout clock immediately bar is fed to the output port (POO). 6. Netzelement nach Anspruch 5, dadurch gekennzeichnet, daß der Ausgangsport (POO) einen elastischen Speicher (EMO) aufweist, dem als Auslesetakt der Eingangs-Streckentakt (est) zugeführt ist.6. network element according to claim 5,  characterized, that the output port (POO) has an elastic memory (EMO) has the input route clock (est) is fed. 7. Netzelement nach Anspruch 6, dadurch gekennzeichnet, daß der Systemtakt (syt) dem elastischen Speicher (EMO) des Ausgangsports (POO) als Einschreibetakt zugeführt ist.7. network element according to claim 6, characterized, that the system clock (syt) the elastic memory (EMO) of the Output ports (POO) is supplied as a registration clock. 8. Netzelement nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der Eingangsport (POI) einen elastischen Speicher (EMI) aufweist, dem als Einschreibetakt der Eingangs-Streckentakt (est) und als Auslesetakt der Systemtakt (syt) zugeführt ist.8. Network element according to one of claims 5 to 7, characterized, that the input port (POI) has an elastic memory (EMI) has the input route clock as the registration clock (est) and the system clock (syt) is supplied as the read clock. 9. Netzelement nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß der Taktextraktor von einer Port-PLL (PLL) gebildet ist.9. Network element according to one of claims 5 to 8, characterized, that the clock extractor is formed by a port PLL (PLL). 10. Netzelement nach Anspruch 9, dadurch gekennzeichnet, daß die Port-PLL (PPL) eine Grenzfrequenz in der Größenord­ nung von 10 Hz aufweist.10. network element according to claim 9, characterized, that the port PLL (PPL) has a cutoff frequency in the order of magnitude voltage of 10 Hz. 11. Netzelement nach Anspruch 5 bis 10, dadurch gekennzeichnet, daß die System-PLL (SPL) eine Grenzfrequenz in der Größenord­ nung von 200 µHz aufweist.11. Network element according to claim 5 to 10, characterized, that the system PLL (SPL) has a cutoff frequency in the order of magnitude voltage of 200 µHz. 12. Netzelement (NEE) nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet, daß es als Basisstation in einer Kette oder Schleife von Mo­ bilfunk-Netzelementen ausgebildet ist.12. network element (NEE) according to one of claims 5 to 11, characterized, that it acts as a base station in a chain or loop from Mo bilfunk network elements is formed.
DE1998106589 1998-02-17 1998-02-17 Method and network element for forwarding the clock in PCM transmission networks Expired - Fee Related DE19806589C2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1998106589 DE19806589C2 (en) 1998-02-17 1998-02-17 Method and network element for forwarding the clock in PCM transmission networks
CN 99102218 CN1238621A (en) 1998-02-17 1999-02-14 Method for clock further to reaching pulse code modem transport network and network unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998106589 DE19806589C2 (en) 1998-02-17 1998-02-17 Method and network element for forwarding the clock in PCM transmission networks

Publications (2)

Publication Number Publication Date
DE19806589A1 true DE19806589A1 (en) 1999-08-19
DE19806589C2 DE19806589C2 (en) 2000-05-25

Family

ID=7858046

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998106589 Expired - Fee Related DE19806589C2 (en) 1998-02-17 1998-02-17 Method and network element for forwarding the clock in PCM transmission networks

Country Status (2)

Country Link
CN (1) CN1238621A (en)
DE (1) DE19806589C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052860A1 (en) * 1999-03-02 2000-09-08 Headroom Videotechnik Gmbh Method for synchronising a transmitting appliance used in telecommunications technology

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10032934A1 (en) * 2000-07-06 2002-01-24 Siemens Ag Base station synchronisation system for micro cells uses mobile phone chip set does not need line
DE10121461A1 (en) * 2001-05-02 2002-11-14 Infineon Technologies Ag Method of compensating for clock shift between bluetooth communications subscriber and transmitting module, has transmitting module communicating with subscriber/host

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2071372A (en) * 1980-03-04 1981-09-16 Western Electric Co Elastic store
EP0456903A1 (en) * 1990-05-09 1991-11-21 ANT Nachrichtentechnik GmbH Method and arrangement for reduction of waiting time jitter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2071372A (en) * 1980-03-04 1981-09-16 Western Electric Co Elastic store
EP0456903A1 (en) * 1990-05-09 1991-11-21 ANT Nachrichtentechnik GmbH Method and arrangement for reduction of waiting time jitter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Manfred Weber: Beitrag zur Synchronisierung eines Breitband-ISDN, BDI-Verlag Düsseldorf, 1990, S. 12-21 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052860A1 (en) * 1999-03-02 2000-09-08 Headroom Videotechnik Gmbh Method for synchronising a transmitting appliance used in telecommunications technology

Also Published As

Publication number Publication date
DE19806589C2 (en) 2000-05-25
CN1238621A (en) 1999-12-15

Similar Documents

Publication Publication Date Title
DE2319569C3 (en) Cable television system
EP0650259B1 (en) Clock signal generator circuit
DE2854430A1 (en) OSCILLATOR CIRCUIT ADJUSTABLE FREQUENCY AT A STABLE BASE FREQUENCY
DE3927681C2 (en)
DE2641156C3 (en) Method for the transmission of messages in a satellite communication system
DE2149911C3 (en) Circuit arrangement for the mutual synchronization of the exchange clock oscillators provided in the exchanges of a PCM time division multiplex telecommunications network
DE60114438T2 (en) CALIBRATION OF THE BANDWIDTH OF A FREQUENCY RULE LOOP
EP1211824B1 (en) Method of synchronization of a plurality of base stations of a mobile radio network coupled to exchanges
DE19806589C2 (en) Method and network element for forwarding the clock in PCM transmission networks
DE60035373T2 (en) DEVICE AND METHOD IN A SEMICONDUCTOR SWITCHING
EP0363513A1 (en) Method and apparatus for receiving a binary digital signal
DE19820572A1 (en) Desynchronisation device for synchronous digital transmission system
EP0631407B1 (en) Method and device for phase-exact commutation of homogeneous pulses with different phase relation
DE102004044815A1 (en) Data processing device with clock recovery from different sources
DE69735714T2 (en) ARRANGEMENT AND METHOD FOR MAINTAINING SYNCHRONIZATION AND FREQUENCY STABILIZATION IN A WIRELESS TELECOMMUNICATIONS SYSTEM
DE19630048C1 (en) Operating method for TDMA radio communication system
EP0827277B1 (en) Base station with tuneable oscillator and method for tuning of this oscillator
DE10032934A1 (en) Base station synchronisation system for micro cells uses mobile phone chip set does not need line
EP0901242A2 (en) TDMA digital telecommunication system
EP0915578B1 (en) Digital mobile telecommunication system and TDMA method.
DE10159911B4 (en) Method for the targeted acceptance of data sections
DE102008039793A1 (en) Method for clock synchronization in a communication network and communication network
DE3543826C2 (en)
DE1957321A1 (en) Circuit for inserting telephone channels in intermediate frequency nodes for relay radio stations
EP0898371A2 (en) Process and apparatus for adjusting the frequency of an oscillator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee