DE19803575A1 - Interprozessor-Verbindungen in einer ATM-Einrichtung - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren und ein System zur Ermöglichung einer Intrasystem-Übertragung (intra-system communication) zwischen einem ersten Prozessor und einem zweiten Prozessor eines Systems. Solche Systeme enthalten mehr als einen Mikroprozessor und ermöglichen eine Übertra­ gung zwischen zwei Prozessoren innerhalb des Systems (intra­ system communication).

Viele Systeme verwenden mehr als einen Mikroprozessor, um wirkungsvoll zu arbeiten. Jeder der Prozessoren kann eine andere Aufgabe (task) ausführen, so daß die Aufgaben gleich­ zeitig statt nacheinander durchgeführt werden. Intra­ system-Übertragungen zwischen Prozessoren ermöglichen ein Zusammen­ wirken bei der Durchführung von Operationen in wesentlich kürzerer Zeit, als es erforderlich wäre, wenn ein einzelner Prozessor verwendet werden würde. Die Architektur ändert sich in Abhängigkeit von der Anwendung.

Zwei Arten von Architektur, die in den Systemen mit mehr als einem Mikroprozessor angewendet werden, können als Multipro­ zessor-Architektur mit Speicherteilung (shared memory) und als Multiprozessor-Architektur mit aufgeteilten Speichern (distributed memory) bezeichnet werden. Interprozessor-Über­ tragungen (inter-processor communications) in der Architektur mit Speicherteilung werden mittels anteilig verwendeter Speichereinrichtungen mit mehreren Zugängen erreicht. Eine Speichereinrichtung wird in getrennte Moduln aufgeteilt, welche den verschiedenen Prozessoren einen gleichzeitigen Zugriff zum Speicher gestatten. Für Interprozessor-Übertra­ gungen kann ein Sendeprozessor eine Nachricht im Speicher speichern und einen Bestimmungsprozessor der Speicheradresse der Nachricht kennzeichnen. Der Bestimmungsprozessor kann sodann die unter dieser Adresse gespeicherte Nachricht abho­ len. Die Nachricht kann aus Daten oder einem Befehl bestehen. Ein Nachteil dieser Art von Architektur besteht darin, daß die Speichereinrichtungen, welche die Interprozessor-Übertra­ gungen ermöglichen, wesentlich zu den Kosten des Systems beitragen. Ein weiterer Nachteil besteht darin, daß die Architektur die Platzerfordernisse für die Hardware auf dem Schaltungsniveau des Systems erhöht.

Innerhalb der Multiprozessor-Architektur mit verteiltem Speicher werden Interprozessor-Übertragungen durch Weiterlei­ ten von Botschaften durchgeführt. Jeder Prozessor ist mit seinem eigenen lokalen Speicher ausgestattet. Die Botschaften werden von einem Prozessor zum lokalen Speicher des Bestim­ mungsprozessors gesendet. Der Bestimmungsprozessor ergreift dann die Nachricht durch Zugriff auf einen eigenen Speicher. Der Austausch von Nachrichten erfordert wenigstens ein Daten­ übertragungs-Interface, wie ein Hochlevel-Datenlinksteuer (HDLC)-Interface (high-level data link control interface). Dieses kann die Kosten, die Anforderungen an den Platzbedarf der Schaltung und den Leistungsverbrauch des Systems be­ trächtlich erhöhen. US 5 550 978 beschreibt ein Multiprozes­ sorsystem mit Interfaces, die Übertragungen zwischen zahlrei­ chen Prozessoren ermöglichen. Jeder Prozessor des Systems hat ein Interface zum Anschließen parallel zu jedem einer Anzahl von Asynchron-Übertragungsmodus(ATM)-Schaltern. Jedes Inter­ face spaltet einen Übertragungsdatenblock in eine Reihe von Bitdatenblocks auf. Das Interface wandelt die Bitdatenblocks (z. B. Nachrichten) durch Hinzufügen eines Vorsatzes in Zellen auf, welcher die Laufinformation zu einem Bestimmungsprozes­ sor enthält. Das Interface sendet sodann die Zellen parallel zu einer Reihe von ATM-Schaltern. Die Zellen werden parallel auf den Bestimmungsprozessor oder die Bestimmungsprozessoren durch die ATM-Schalter übertragen. Die Zellen werden sodann zu dem ursprünglichen Datenblock am Interface des Bestim­ mungsprozessors wieder zusammengefügt.

Das Multiprozessorsystem nach US 5 550 978 arbeitet für seinen beabsichtigten Zweck zufriedenstellend. Die Interpro­ zessor-Übertragungstechnik erfordert jedoch eine Eins-Eins- Entsprechung zwischen den Prozessoren und den Interfaces. Ferner wird eine Reihe von ATM-Schaltern erfordert. Die Anzahl von ATM-Schaltern entspricht der Bitbreite der inter­ nen Busleitungen der Prozessoren. Wie oben erwähnt, erhöhen die erforderlichen Komponenten Kosten, Größe und Leistungs­ verbrauch des Systems beträchtlich.

Es besteht das Bedürfnis für ein System und ein Verfahren, welche eine Intrasystemübertragung zwischen zwei oder mehreren Prozessoren ohne nachteilige Beeinflussung anderer Merkmale des Systemaufbaus ermöglichen, wie der Schaffung eines Multiprozessorsystems mit niedrigem Leistungsverbrauch und niedrigen Kosten.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale der Ansprüche 1 hinsichtlich des Verfahrens und des Anspruchs 8 hinsichtlich des Systems gelöst.

Die Unteransprüche betreffen vorteilhafte Ausgestaltungen der Erfindung.

Die Erfindung schafft ein Verfahren zur Ermöglichung einer Intrasystemübertragung zwischen einem ersten und zweiten Prozessor eines Systems, welches dem ersten Prozessor ermög­ licht, eine Asynchron-Übertragungsmodus(ATM)-Segmentierung abgehender Nachrichten zu ATM-Zellen, die zum zweiten Prozes­ sor gerichtet sind, und zur Durchführung einer ATM-Wiederzu­ sammenfügung von Zellen zu einer ankommenden Nachricht, die vom zweiten Prozessor empfangen wird, durchzuführen. Bei einer bevorzugten Ausführungsform enthält das System eine ATM-Schaltung, die vom zweiten Prozessor zugegriffen werden kann, um ATM-Übertragungen mit einer entfernten Einrichtung oder einem entfernten System zu stützen. Bezüglich einer Nachricht, die vom ersten Prozessor zum zweiten Prozessor gerichtet ist, führt der erste Prozessor eine ATM-Segmentie­ rung der Nachricht durch, um Zellen mit der Nachricht ent­ sprechenden Nutzladungen zu bilden. Eine ATM-kompatible Vorsatzinformation wird jeder Zelle angefügt. Die Zellen werden sodann auf die ATM-Schaltung übertragen, die vom zweiten Prozessor zugegriffen werden kann. Zellen werden wieder zusammengefügt und auf den zweiten Prozessor in einer auf dem Gebiet der ATM-Schaltungen bekannten Weise übertra­ gen. So weist die mit dem zweiten Prozessor verbundene ATM-Schaltung vorzugsweise eine übliche Segmentierungs- und Wiederzusammenfügungs(SAR)Einrichtung auf.

Bezüglich Nachrichten, die vom zweiten Prozessor zum ersten Prozessor gerichtet sind, segmentiert die ATM-Schaltung die Nachricht, um Zellen mit der Nachricht entsprechenden Nutz­ ladungen zu bilden. Wiederum kann die Verarbeitung in der ATM-Schaltung in üblicher Weise unter Verwendung einer übli­ chen ATM-Schaltung einschließlich einer SAR-Einrichtung durchgeführt werden. Die geeignete Vorsatzinformation wird jeder Zelle angefügt und auf den ersten Prozessor übertragen. Der erste Prozessor führt die ATM-Wiederzusammenfügung durch, um die erste Nachricht zu bilden.

Bei der bevorzugten Ausführungsform stützt das System ATM-Übertragungen zu entfernten Systemen. Solche Übertragungen werden über den zweiten Prozessor und die mit dem zweiten Prozessor verbundene Schaltung vorgenommen. Dementsprechend wird die Interprozessor-Übertragung unter Anwendung bereits existierender Schaltung erreicht.

Anhand der Figuren werden vorteilhafte Ausführungsformen der Erfindung näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild eines ATM-Systems mit zwei Prozessoren, welche so angeschlossen sind, daß eine Inter- Prozessor-Übertragung gemäß der Erfindung möglich ist,

Fig. 2 ein Blockschaltbild des Software/Hardware-Proto­ kollstapels (protocol stack) für Interprozessor-Übertragung gemäß Fig. 1,

Fig. 3 den Prozeßablauf einer Interprozessor-Übertragung (IPC) von dem in den Fig. 1 und 2 gezeigten ersten Prozes­ sor zum zweiten Prozessor,

Fig. 4 die Zellenstruktur einer der während des in Fig. 3 dargestellten Verfahrens gebildeten Zellen,

Fig. 5 eine schematische Darstellung einer Durchführung der ATM-Segmentierung, die vom ersten Prozessor bei der Durchführung des Verfahrens gemäß Fig. 3 durchgeführt wird,

Fig. 6 eine schematische Darstellung der Wiederzusammen­ fügung einer Nachricht, die gemäß Fig. 5 segmentiert wurde,

Fig. 7 einen Verfahrensablauf von Schritten, welche bei Durchführung einer IPC vom zweiten Prozessor zum ersten Prozessor gemäß Fig. 1 ausgeführt werden,

Fig. 8 eine schematische Darstellung der Segmentierung einer Nachricht während der Durchführung des Verfahrens gemäß Fig. 7, und

Fig. 9 eine schematische Darstellung der SAR-Wiederzusam­ menfügung der Nachricht gemäß Fig. 8.

In Fig. 1 ist ein System 10 dargestellt, das sowohl ATM-Über­ tragungen innerhalb des Systems als auch ATM-Übertragungen zwischen den Systemen stützt und viele bekannte Komponenten zur Ausführung der Funktionen der drei Schichten des ATM-Standards enthält, d. h. die ATM-Adaptionsschicht (AAL), die ATM-Schicht und die physische Schicht. Wie im Stand der Technik bekannt, ist AAL die höchste Schicht in der Systemar­ chitektur. Die AAL teilt abgehende Botschaften in Pakete von 48 Bytes Länge auf. Vorsatzinformation wird an den Paketen angebracht, so daß Zellen fester Länge von 53 Bytes gebildet werden. Die meisten der 48 Bytes enthalten die Nachricht, jedoch kann ein Teil zusätzlich zu der Vorsatzinformation von 5 Bytes Verarbeitungsinformation sein. Beispielsweise kann das Paket mit 48 Bytes den Längenindikator (LI) mit 6 Bytes umfassen. Die AAL stellt außerdem Nachrichten aus ankommenden Zellen von 53 Bytes wieder zusammen. Die Funktionen der AAL für Intersystemübertragungen können innerhalb einer Segmen­ tier- und Zusammenstellungseinrichtung 12 (segmentation and reassembly-SAR), oder sie können in einer Kombination der SAR-Einrichtung und einem Paar von Verarbeitungseinheiten 14 und 16 durchgeführt werden.

Die ATM-Schicht ist die zweite Schicht des Protokollstapelmo­ dells. Die Hauptfunktion der zweiten Schicht besteht in der Verarbeitung der ATM-Zellen, aber die Schicht arbeitet auch so, daß sie die Klassen der Servicequalität (Qos) stützt. Bei einer Ausführungsform des Systems 10 der Fig. 1 werden die Funktionen der ATM-Schicht für Intersystem-Übertragungen in den Verarbeitungseinheiten 14 und 16 durchgeführt. Bei einer anderen Ausführungsform werden die Funktionen der AAL und der ATM-Schicht alle in der SAR-Einrichtung 12 durchgeführt.

Die physische Schicht befindet sich am Boden des Protokoll­ stapelmodells. Die physische Schicht liefert die Zellenüber­ tragung über die physischen Interfaces, die ATM-Systeme verbinden. Bezüglich der Erfindung ist die physische Schicht die am wenigsten bedeutende der drei Schichten.

Bei der bevorzugten Ausführungsform des Verfahrens zur Erzie­ lung einer Interprozessor-Übertragung sind die SAR-Einrich­ tung 12 und die Verarbeitungseinheiten 14 und 16 vorgeformte Komponenten auf Schaltungsniveau zum Stützen der ATM-Übertra­ gungen zu und von einem zweiten Prozessor 20. Der erste und zweite Prozessor 20 bzw. 22 arbeiten in Koordination zur Steuerung der ATM-Verarbeitung. Die Komponenten des Systems 10 können Komponenten auf einem Schaltungsplättchen eines größeren Systems mit einer Reihe von solchen Schaltungsplättchen sein. Beispielsweise kann das System ein Inter­ face-Plättchen eines ATM-Schalters sein, wobei die Verarbei­ tungseinheiten 14 und 16 über ein ATM-Schalter-Interface 18 verwendet werden. Ein äußeres Interface 21 bildet eine Ein­ richtung zur Verbindung mit nicht gezeigten entfernten Ein­ richtungen und Systemen. Bei dieser Ausführungsform wird der Austausch von Nachrichten zwischen dem zweiten Prozessor 20 und einem ersten Prozessor 22 erreicht, ohne daß zusätzliche Hardware erforderlich ist. Statt dessen ist der erste Prozes­ sor 22 mit einem Software-Treiber "ausgestattet", der verwen­ det wird, um eine ATM-Segmentierung einer abgehenden Nach­ richt in Zellen und ein Wiederzusammensetzen ankommender Zellen zu einer Nachricht anzustreben, wie weiter unten näher erläutert.

Wenn die Komponenten der Fig. 1 auf einem üblichen Inter­ face-Plättchen (d. h. einem I/O Modul) eines ATM-Systems enthalten sind, kann der Prozessor 20 ein i960 RISC-Prozessor sein, jedoch ist dies nicht kritisch. Der i960-Prozessor hat eine Arbeitsgeschwindigkeit von 33 MHz. Ähnlich wie beim zweiten Prozessor 20 ist der für den ersten Prozessor 22 verwendete besondere Prozessor nicht kritisch. Eine annehmbare Anordnung ist ein 386EX mit einer Verarbeitungsgeschwindigkeit von 16 MHz. Die Art der zwischen den Prozessoren 20 und 22 ausge­ tauschten Nachrichten sind für die Erfindung nicht kritisch. Beispielsweise können die Nachrichten im Austausch von Daten oder Befehlen bestehen. Eine Botschaft vom ersten Prozessor zum zweiten Prozessor kann aus Konfigurationsdaten für einen Rahmenrelay(FR)-Stapel, aus Verbindungsherstellungsdaten oder aus einer Codeladung bestehen, wenn das System sich off-line befindet. Beispiele für Nachrichten vom zweiten Prozessor 20 zum ersten Prozessor 22 umfassen Management-Informationsba­ sis(MIB)-Aktualisierungsdaten, statistische Daten bezüglich eines FR-Links, das FR-Link betreffende Fehlerdaten und in beiden Richtungen gesendete Signalnachrichten, um geschaltete virtuelle Verbindungen (switched virtual connections - SVC) zu stützen.

Bezüglich des Austausches von Nachrichten zwischen dem zwei­ ten Prozessor 20 und einem ATM-Schalter oder einem entfernten System besteht kein Unterschied zwischen dem System 10 und bekannten Systemen. Daher werden die Intersystem-Übertragun­ gen nicht beschrieben. Andererseits werden die Inter­ system-Übertragungen mit Bezugnahme auf die Fig. 1 und 2 darge­ stellt. Eine ausführlichere Beschreibung einer Ausführungs­ form der Intrasystem-Übertragungen folgt dann mit Bezugnahme auf die Fig. 3 bis 9.

Mit Bezugnahme auf die Fig. 1 und 2 sendet, um eine Nach­ richt vom ersten Prozessor 22 zum zweiten Prozessor 20 zu senden, ein Verarbeitungstask im ersten Prozessor die Nach­ richt auf einen Interprozessor-Verbindungs(Tpc)-Übertragungs­ task 24. In Fig. 2 stellt der Bereich innerhalb der gestri­ chelten Linie 26 die in der Software durchgeführte Verarbei­ tung dar. Die Interprozessor-Übertragung kann ohne Hinzufü­ gung jeglicher extra Hardware durchgeführt werden. Nur ein zusätzlicher Software-Treiber ist erforderlich, um die Inter­ prozessor-Übertragungen zu schalten. Der Software-treiber ermöglicht die Nachahmung einer ATM-Segmentierung und Wieder­ zusammensetzung von Nachrichten aus dem und in den ersten Prozessor 22. Der IPC-Übertragungstask 24 gibt die Nachricht auf den Segmentorteil 28 des Softwaretreibers. In der Ausfüh­ rungsform der Fig. 2 ist der Segmentorteil als ein AAL-Segmen­ tor vom Typ 5 gekennzeichnet. Es können jedoch erfindungsge­ mäß auch andere Arten von AAL verwendet werden.

Die übliche Segmentierung wird in der Software durch den AAL5-Segmentor 28 ausgeführt. ATM-Vorsatzinformation mit einer vorbestimmten Kombination von VPI/VCI (d. h. Virtual Path Identifier/Virtual Channel Identifier) wird sodann jeder Zelle hinzugefügt, um die Bestimmung der Zelle im zweiten Prozessor 20 zu kennzeichnen.

Der IPC-Übertragungstask 24 sendet die einzelnen Zellen mit 53 Bytes auf einen Zellenpuffer 30 der Verarbeitungseinheit 14. In Fig. 2 sind die zwei Verarbeitungseinheiten 14 und 16 als einzige Sende-/Empfangseinrichtung 32 dargestellt. Wenn die Zellen in der Verarbeitungseinheit 14 empfangen werden, werden die Zellen in eine innere Zelle RAM 34 zur Weitergabe an eine abgehende Warteschlange 36 kopiert, welche die Zellen zur SAR-Einrichtung 12 überträgt. Üblicherweise haben Zellen innerhalb des Zellenpuffers 30 die geringste Priorität bezüg­ lich eines Schreibens in den Internzellen-RAM 34. Mit jedem Internzellenzyklus (z. B. 2,4691 µs) erfolgen normalerweise vier Schreibzugriffe zum Internzellen-RAM. Zur ersten Priori­ tät gehören Schreibzugriffe vom Schaltinterface 18, vom Internzellen-RAM selbst und von der anderen Verarbeitungsein­ heit 16 über einen Querkanal 38. Die zweite Priorität besteht im Abtastalgorithmus der Verarbeitungseinheit 14. Der Abtast­ algorithmus bestimmt, ob irgendwelche Operations- und Manage­ ment(OAM)-Zellen darauf warten, daß sie in den abgehenden Datenstrom aus der Verarbeitungseinheit 14 eingesetzt werden. Die niedrigste Priorität hat das Schreiben aus dem Zellenpuf­ fer 30. Da jedoch keine Zellen von der zweiten Verarbeitungs­ einheit 16 zur ersten Verarbeitungseinheit 14 über den Quer­ kanal 38 gesendet werden, und da keine OAM-Zellen von der ersten Verarbeitungseinheit für das Senden zum Schaltinter­ face 18 eingefügt werden, wird das Schreiben aus dem Zellen­ puffer 30 zur höchsten verfügbaren Priorität. Das ermöglicht die Sendung einer Zelle zum internen RAM 34 innerhalb jedes Internzellenzyklus.

Nach der Übergabe der einzelnen Zellen aus der abgehenden Warteschlange 36 zur SAR-Einrichtung 12 wird die Nachricht wieder in ihr ursprüngliches Nachrichtenformat zusammenge­ fügt. Der Betrieb der SAR-Einrichtung ist in der Technik bekannt. Ein Treiber 40 der SAR-Einrichtung 12 sendet die wieder zusammengefügte Nachricht zum zweiten Prozessor 20.

Wie insbesondere aus Fig. 2 zu ersehen, enthält der zweite Prozessor 20 in der umgekehrten Richtung einen zweiten IPC-Übertragungstask 42 zum Leiten von Nachrichten aus dem zwei­ ten Prozessor zum ersten Prozessor 22. Die Nachricht wird in einen SAR-Segmentierungs-Ringeingang der SAR-Einrichtung 12 kopiert. Die SAR-Einrichtung verwendet bekannte Mittel zum Segmentieren der Nachricht in Zellen mit 53 Bytes und einer Vorsatzinformation, welche den ersten Prozessor als Bestim­ mung kennzeichnet. In Fig. 2 sind die Zellen AAL5-Zellen.

Wie in Fig. 1 gezeigt, sendet ein Treiber 41 der SAR-Einrich­ tung 12 die Zellen mit dem vorbestimmten VPI/VCI zur zweiten Verarbeitungseinheit 16. Ein interner RAM 44 leitet die Zellen zu einem Zellenpuffer 46. Die zweite Verarbeitungsein­ heit 16 ist so programmiert, daß sie alle ankommenden Zellen mit dem vorbestimmten VPI/VCI festhält. Der Zellenpuffer 46 kann jedoch begrenzte Kapazität besitzen, z. B. kann der Zellenpuffer nur zur Aufnahme von zwei Zellen geeignet sein. Dementsprechend wird ein Stauregler 48 verwendet, um die Geschwindigkeit des Zellenaustausches zu regulieren. Dies ist besonders wichtig, wenn der erste Prozessor 22 eine Arbeits­ geschwindigkeit besitzt, die anders ist als beim zweiten Prozessor 20. Beispielsweise kann ein i960-Prozessor als zweiter Prozessor und ein 386EX als erster Prozessor 22 verwendet werden. Der i960 hat eine Arbeitsgeschwindigkeit von 33 MHz, während der 386EX eine Arbeitsgeschwindigkeit von 16 MHz besitzt. Im Fall einer verhältnismäßig langen IPC-Nachricht (z. B. 10 Zellen lang) kann der Zellenpuffer 46 seine Kapazitätsgrenze erreichen, während der Treiber 41 weiterhin Zellen sendet. Dieser Überlaufvorgang kann vermie­ den werden, indem der Stauregler 48 verwendet wird, um die Segmentierungsgeschwindigkeit der IPC-Nachricht zu regulie­ ren. Beispielsweise kann mit einem 386EX, der Zellen mit einer Geschwindigkeit von 2 Mb/s verarbeiten kann, die Seg­ mentierungsgeschwindigkeit der SAR-Einrichtung 12 auf 2 Mb/s oder darunter durch den Stauregler 48 eingestellt werden. Wahlweise kann der Stauregler eine eingebaute Stauformungs­ einrichtung der SAR-Einrichtung sein.

Wie wiederum aus Fig. 1 ersichtlich, bewirkt nach dem Einfan­ gen der Zellen der segmentierten Nachricht im Zellenpuffer 46 der Softwaretreiber ein Wiederzusammenfügen der ATM-Zelle. In Fig. 2 ist die Wiederzusammenfügungseinrichtung 50 als AAL5-Zu­ sammenfügungseinrichtung dargestellt, aber es können auch andere AAL-Arten verwendet werden. Das Wiederzusammensetzen bringt die Nachricht in ihr ursprüngliches Format und gibt die Nachricht auf einen geeigneten Verarbeitungstask des ersten Prozessors 22.

Das Verfahren zur Übertragung einer Nachricht vom ersten Prozessor 22 zum zweiten Prozessor 20 wird ausführlicher mit Bezugnahme auf die Fig. 3 bis 6 beschrieben. In Fig. 3 gibt Schritt 52 die Nachricht auf eine empfangene Nachrichtenwar­ teschlange des IPC-Übertragungstasks 24, der in Verbindung mit Fig. 2 beschrieben wurde. Der IPC-Übertragungstask ist so programmiert, daß er seine empfangene Nachrichtenwarteschlan­ ge periodisch abtastet. Wenn eine Nachricht festgestellt wird, wird die Nachricht auf den AAL5-Segmentor 28 der Fig. 2 gegeben. Dieser Schritt ist als Schritt 54 in Fig. 3 darge­ stellt. Der Inhalt der Nachricht ist für die Erfindung nicht kritisch. Die Nachricht kann aus einem Befehl oder aus Daten bestehen. Beispielsweise kann die Nachricht aus Konfigura­ tionsdaten für einen Rahmenrelaystapel, aus Verbindungsher­ stellungsdaten oder einer Codeladung bestehen, wenn das System off-line arbeitet.

Im Schritt 56 erzeugt der Segmentor 28 eine ATM-Segmentie­ rung. Das heißt, die Nachricht wird in Pakete von 48 Bytes aufgeteilt. Die 48 Bytes eines Pakets enthalten eine Nach­ richt und eine bestimmte Vorsatzinformation, die sich von der ATM-Vorsatzinformation unterscheidet, die jedem Paket beige­ geben ist, um Zellen von 53 Bytes zu bilden. Wie oben er­ wähnt, kann die Erfindung unter Anwendung der AAL5-Technik durchgeführt werden. Eine AAL5-Zelle 58 ist in Fig. 4 gezeigt. Die Zelle enthält einen Standard-Vorsatz 60 von 5 Bytes, eine Nutzladung (payload) 62, ein Pad 64 und einen Common-Part- Convergence-Sublayer(CPCS)-Nachsatz 66. Das Paket von 48 Bytes, das zur Bildung der Zelle mit 53 Bytes verwendet wird, ist als 68 in Fig. 4 dargestellt. Die Information innerhalb des Pad 64 ist genormt und ist in der Technik bekannt. Die CPCS-PDU (Protocol Date Unit) stellt die Nachricht dar. Ebenso in Fig. 4 ist die CPCS-Nachsatzinformation 70 darge­ stellt. Die Nachsatzinformation enthält eine Standard-CPCS-UU 72, ein CPI 74 (d. h. einen Common Part Indikator), der die Anzahl von Bits anzeigt, die ein Pufferzuordnungs-Größenfeld einnimmt, einen Längenindikator 76, welcher die Anzahl von Bytes der in der CPCS-Information enthaltenen PDU kennzeich­ net, und eine CRC 78 (Cyclic Redundancy Check).

Wiederum auf die Fig. 3 und 4 Bezug nehmend, berechnet im Schritt 56 in der Ausarbeitung der ATM-Segmentierung der Segmentor die Anzahl von Bytes im Pad 64 und den Wert des CRC 78. Der Segmentor überträgt dann den ATM-Vorsatz 60 und ein Paket mit 48 Bytes auf den Zellenpuffer 30 der ersten Verar­ beitungseinheit 14 in Fig. 1. Die Zellen mit 53 Bytes werden auf den Zellenpuffer einzeln übertragen, bis die ganze CPCS-PDU gesendet ist. Dies ist als Schritt 80 in Fig. 3 darge­ stellt.

Die Durchführung der Schritte 52,54,56 und 80 ist schematisch in Fig. 5 dargestellt. Der erste Prozessor gibt eine Nachricht 82 in eine Nachrichtenwarteschlange 84 des oben beschriebenen IPC-Übertragungstasks. Die Nachrichtenwarteschlange kann eine Anzahl von Nachrichten umfassen, die auf Übertragung zum zweiten Prozessor 20 warten. Wenn eine Nachricht zum Segmen­ tor 28 gegeben wird, wird die Nachricht mit einem IPC-Nach­ richtenvorsatz 86 weitergeleitet, der den Bestimmungstask ID enthält.

In Fig. 5 bilden der Nachrichtenvorsatz 86, die Nachricht 82 und ein AAL5-Nachsatz 88 drei Pakete 90, 92 und 94 mit 48 Bytes. Ein ATM-Vorsatz wird an jedem der Pakete angebracht, um drei Zellen 96, 98 und 100 mit 53 Bytes zu bilden. Die drei Zellen werden auf den Zellenpuffer 30 jeweils einzeln über­ tragen.

Eine übliche erste Verarbeitungseinheit 14 gemäß Fig. 1 er­ zeugt keine Unterbrechung, nachdem alle Zellen einer ersten Nachricht übertragen worden sind. Daher fragt der Segmentor des IPC-Übertragungstasks gemäß der Erfindung die erste Verarbeitungseinheit ab, um festzustellen, ob die Verarbei­ tungseinheit in der Lage ist, die nächste Zelle zu übertra­ gen. Der Segmentor wartet bis die ganze CPCS-PDU übertragen worden ist. Wie oben erwähnt, hat die erste Verarbeitungsein­ heit eine Möglichkeit, eine Zelle in jedem internen Zellen­ zyklus zu übertragen, so daß die längste Zeit, die der Seg­ mentor wartet bevor die nächste Zelle übertragen wird, ein interner Zellenzyklus ist (z. B. 2,4691 µs).

In Fig. 3 ist Schritt 102 der Verarbeitungsschritt der Weiter­ leitung der Zellen durch die erste Verarbeitungseinheit 14 gemäß Fig. 1. Im Schritt 104 werden die Zellen an die SAR-Ein­ richtung 12 der Fig. 1 und 2 übergeben. Im Schritt 106 wird die Nachricht aus den Zellen wieder zusammengefügt. Nachdem der letzte Teil der Nachricht wieder zusammengefügt worden ist, wird eine Unterbrechung hervorgerufen, um das Ende der Nachrichtenzusammensetzung anzuzeigen. Die Nachricht wird sodann im Schritt 108 zu einem Task für die Verarbeitung unter Anwendung bekannter Verfahren auf dem ATM-Gebiet wei­ tergeleitet.

Der Vorgang der Nachrichtenzusammenfügung ist schematisch in Fig. 6 dargestellt. Da jede der in Fig. 5 beschriebenen Zellen mit 53 Bytes in der SAR-Einrichtung empfangen wird, wird der ATM-Vorsatz mit 5 Bytes von der Nutzladung abgestreift. In Fig. 6 wird die letzte der drei in Fig. 5 beschriebenen ATM-Zellen 100 empfangen, und der ATM-Vorsatz 110 wird entfernt, um das dritte Paket 94 mit 48 Bytes gemäß Fig. 5 wieder her­ zustellen. Dieses dritte Paket ist dasjenige, das den letzten Teil der Botschaft und den ganzen AAL5-Nachsatz 88 enthält. Dieses letzte Paket wird mit den zwei vorher empfangenen Paketen innerhalb eines IPC-Nachrichtenpuffers 112 zusammen­ gesetzt. Der IPC-Nachrichtenpuffer ist in Fig. 1 dargestellt, ist jedoch für die Erfindung nicht kritisch.

Nachdem die Zellen wieder zusammengefügt wurden, werden der AAL5-Nachsatz 88 und der Nachrichtenvorsatz 86 von der Nach­ richt 82 entfernt. Der SAR-Treiber 40 leitet sodann die Nachricht zum geeigneten Task.

Die Übertragung einer Nachricht vom zweiten Prozessor 20 zum ersten Prozessor 22 wird im einzelnen mit Bezugnahme auf die Fig. 7 bis 9 beschrieben. Ein erster Schritt 114 ist gleich dem Eingangsschritt 52 der Fig. 3. Das heißt, der Prozessor gibt eine Nachricht in eine Nachrichtenwarteschlan­ ge des zugehörigen IPC-Übertragungstasks. In Fig. 8 wird eine Nachricht 116 in die Nachrichtenwarteschlange 118 des IPC-Tasks 42 gegeben, der in Verbindung mit Fig. 2 beschrieben wurde. Ein Nachrichtenvorsatz 120 wird mit der Nachricht vor der Weitergabe der Nachricht an die SAR-Einrichtung verbun­ den. Der Nachrichtenvorsatz umfaßt den Bestimmungstask ID im ersten Prozessor. In Fig. 7 wird der Nachrichtenvorsatz im Schritt 122 geformt.

Die Nachricht und der Vorsatz werden sodann im Schritt 124 auf die SAR-Einrichtung gegeben und in einen SAR-Segmentie­ rungsringeingang 126 kopiert, wie in Fig. 8 dargestellt. Die SAR-Einrichtung segmentiert die Nachricht in AAL-Zellen mit einem vorprogrammierten ATM-Vorsatz. Die ATM-Segmentierung des Schritts 128 wird unter Verwendung bekannter Verfahren durchgeführt.

Die Zellen werden sodann zur zweiten Verarbeitungseinheit 16 gemäß Fig. 1 übertragen. Dies ist im Schritt 130 in Fig. 7 gezeigt. Die zweite Verarbeitungseinheit ist so programmiert, daß sie die ankommenden Zellen mit dem vorbestimmten ATM-Vorsatz festhält. Daher werden alle Zellen mit dem geeigneten VPI/VCI auf den Zellenpuffer 46 der zweiten Verarbeitungsein­ heit übertragen. Wie oben bemerkt, kann der erste Prozessor 22 eine Arbeitsgeschwindigkeit besitzen, die kleiner ist als die Arbeitsgeschwindigkeit des zweiten Prozessors 20, so daß ein Stauregler 48 notwendig sein kann, um irgendwelche Über­ laufprobleme in dem Zellenpuffer 46 zu vermeiden. So umfaßt der Schritt 130 der Übertragung von Zellen auf die Verarbei­ tungseinheit einen Unterschritt der Regulierung der Übertra­ gungsgeschwindigkeit. Nachdem die ganze IPC-Nachricht segmen­ tiert und auf die Verarbeitungseinheit übertragen worden ist, wird eine Unterbrechung durch die SAR-Einrichtung hervorge­ rufen, um das Ende der Nachrichtsegmentierung anzuzeigen.

Die Zellen werden sodann zur Zusammenfügungseinrichtung 50 der Fig. 2 weitergeleitet. Dieser Schritt ist als Schritt 132 in Fig. 7 dargestellt. Eine Unterbrechung wird hervorgerufen, wenn eine Zelle vom Zellenpuffer der zweiten Verarbeitungs­ einheit festgehalten worden ist. Die Zusammenfügungseinrich­ tung arbeitet mit einer Unterbrechungsroutine, um das AUU-Bit des ATM-Vorsatzes zu prüfen, während die Zelle aus dem Zel­ lenpuffer gelesen wird. Wenn das AUU-Bit Null ist, wird die Nutzladung in einen IPC-Nachrichtenpuffer kopiert. Wenn andererseits das AUU-Bit Eins ist, wird die ganze Nutzladung anders als der CPCS-Nachsatz in den Nachrichtenpuffer verket­ tet. Der CPCS-Nachsatz wird in eine CPCS-Nachsatzeinrichtung kopiert. Wenn der Längenindikator und die CRC-Prüfung korrekt ausfallen, wird die ganze Nachricht in die Datenübertragungs­ schicht zur Verarbeitung geleitet. Sonst wird die Nachricht verworfen. Infolge des in der Datenübertragungsschicht ver­ wendeten Sperrzeitmechanismus wird die verworfene Nachricht nochmals übertragen.

Die ATM-Wiederzusammenfügung wird im Schritt 134 in Fig. 7 durchgeführt. Dieser Schritt bringt die IPC-Nachricht in ihr ursprüngliches Format zur Weiterleitung im Schritt 136 auf den geeigneten Task. Die Schritte 132, 134 und 136 sind schematisch in Fig. 9 gezeigt. Eine letzte Zelle 138 mit 53 Bytes aus dem Zellenpuffer 46 wird auf die IPC-Zusammenfü­ gungseinrichtung 50 zur Durchführung der ATM-Wiederzusammen­ fügung gegeben. Der ATM-Vorsatz 140 wird von der Nutzladung der letzten Zelle abgestreift, und die Nutzladung wird mit den Nutzladungen der vorher empfangenen Zellen zur Wiederher­ stellung des Nachrichtenvorsatzes 120 und der Nachricht 116 kombiniert, wie in Verbindung mit Fig. 8 beschrieben. Die Nachricht wird sodann auf den geeigneten Task gegeben.

Die Erfindung ist zwar mit Verwendung der jeweils in den Fig. 1 und 2 dargestellten Komponenten beschrieben worden, dies ist jedoch für die Verwirklichung des erfindungsgemäßen Systems und des Verfahrens nicht kritisch. Beispielsweise kann ein dritter Prozessor mit einem Softwaretreiber, der die Durchführung der SAR-Verarbeitung ermöglicht, eingeschlossen sein. Als weiteres Beispiel kann ein bekanntes Universal Test and Operation Physical Interface (UTOPIA) zwischen dem zwei­ ten Prozessor 20 und der SAR-Einrichtung 12 eingeschlossen sein.

So beschreibt die Erfindung ein Verfahren und ein System 10, welche eine Intrasystem-Übertragung zwischen einem ersten und zweiten Mikroprozessor 22 bzw. 20 in einem asynchronen Über­ tragungsmodus (ATM) ermöglichen und eine Durchführung einer ATM-Segmentierung 56 und einer Wiederzusammenfügung 134 im ersten Mikroprozessor umfassen. Der zweite Mikroprozessor ist mit einer Schaltung 18 und 21 zum Stützen von ATM-Übertragun­ gen mit anderen Systemen verbunden. Bezüglich einer Inter- Prozessor-Übertragung (IPC) 82 vom ersten Mikroprozessor zum zweiten Mikroprozessor wird eine übliche ATM-Segmentierung im ersten Mikroprozessor durchgeführt, wodurch Zellen 90, 92 und 94 mit fester Länge gebildet werden, die der IPC entsprechen­ de Nutzladungen enthalten. Eine ATM-kompatible Vorsatzinfor­ mation 110 wird an einer der Zellen angebracht und auf die Schaltung übertragen, die normalerweise eine Segmentier- und Zusammenfügungs(SAR)-Einrichtung 12 umfaßt. Die Schaltung fügt die Nachricht wieder zusammen und gibt die IPC auf den zweiten Mikroprozessor. Bezüglich einer vom zweiten Mikropro­ zessor auf den ersten Mikroprozessor geleiteten IPC 116 wird die Nachricht in der Schaltung segmentiert, um Zellen fester Länge zu bilden, die der Nachricht entsprechende Nutzladungen 138 enthalten. Den ersten Mikroprozessor als Bestimmung kennzeichnende ATM-kompatible Vorsatzinformation 140 wird an jede der Zellen angefügt. Die Zellen werden sodann auf den ersten Mikroprozessor übertragen, wo eine übliche ATM-Wieder­ zusammenfügung der Nachricht ausgearbeitet wird.

Claims (10)

1. Verfahren zur Ermöglichung einer Intrasystem-Übertragung (intra-system communication) zwischen einem ersten Prozessor (22) und einem zweiten Prozessor (20) eines Systems (10) mit einer Schaltung (12,14 und 16), die mit dem zweiten Prozessor betriebsmäßig verbunden ist, um eine Segmentierung und Wiederzusammenfügung im asynchro­ nen Übertragungsmodus (ATM) für den zweiten Prozessor zu stützen, wobei das Verfahren folgende Schritte umfaßt:

• (a) bezüglich einer ersten, vom ersten Prozessor zum zweiten Prozessor gerichteten Nachricht (82),
  • (a1) Durchführung einer ATM-Segmentierung (56) im ersten Prozessor und dadurch Ausbilden einer Anzahl von ersten Zellen (90, 92 und 94) mit der ersten Nach­ richt entsprechenden Nutzladungen;
  • (a2) Anbringen einer ATM-kompatiblen Vorsatz­ information (110) an jeder der Zeilen;
  • (a3) Übertragen jeder ersten Zelle (80) auf die mit dem zweiten Prozessor betriebsmäßig verbundene Schaltung;
  • (a4) Wiederzusammenfügen der ersten Nachricht (106) einschließlich Verwendung der Schaltung zum Ver­ ketten der Nutzladungen und Übertragen der ersten Nach­ richt auf den zweiten Prozessor (108);
• (b) bezüglich einer zweiten, vom zweiten Prozessor zum ersten Prozessor gerichteten Nachricht (116)
  • (b1) Segmentieren der zweiten Nachricht (128) in der Schaltung, um zweite Zellen mit Nutzladungen (138) zu bilden, welche der zweiten Nachricht entspre­ chen;
  • (b2) Anbringen einer ATM-kompatiblen Vorsatzin­ formation (140) an jeder der zweiten Zellen;
  • (b3) Übertragen jeder zweiten Zelle zum ersten Prozessor (136) ; und
  • (b4) Durchführung einer ATM-Wiederzusammenfügung (134) der zweiten Zellen im ersten Prozessor, um dadurch die zweite Nachricht zu bilden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt (a1) der Durchführung der ATM-Segmentierung (56) die Durchführung eines Segmentierungstasks durch den ersten Prozessor (22) derart umfaßt, daß die ersten Zellen (90, 92 und 94) gebildet werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Schritt (b4) der Durchführung der ATM-Wiederzusam­ menfügung (134) die Durchführung eines Wiederzusammen­ fügungstasks durch den ersten Prozessor (22) derart umfaßt, daß die zweite Nachricht (116) zugänglich ist.

4. Verfahren nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß der Schritt (a4) der Wieder­ zusammenfügung (106) der ersten Nachricht (82) und der Schritt (b1) des Segmentierens (128) der zweiten Nach­ richt (116) jeweils in einer Segmentierungs- und Wieder­ zusammenfügungs(SAR)-Einrichtung (12) durchgeführt werden, wobei durch die Schritte (a2) und (b2) des Anfügens einer ATM-kompatiblen Vorsatzinformation (110 und 140) Zellen fester Länge mit 53 Bytes gebildet werden.

5. Verfahren nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß es einen Schritt der Regelung der Übertragungsgeschwindigkeit (48) während der Durch­ führung eines der Schritte (a3) oder (b3) zur Übertra­ gung (80 und 136) derart umfaßt, daß eine Differenz in den Verarbeitungsgeschwindigkeiten des ersten und zwei­ ten Prozessors (20 bzw. 22) ausgeglichen wird.

6. Verfahren nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß die Schritte (a1) und (b4) der Durchführung der ATM-Segmentierung (56) und des Wieder­ zusammenfügens (134) unter Anwendung von Computersoft­ wareroutinen (28 und 50) durchgeführt werden.

7. Verfahren nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß es einen Schritt der Ausbil­ dung aller ersten und zweiten Nachrichten (82 und 116) aufweist, so daß diese einen Nachrichtenvorsatz (86 und 120) mit einem Task-ID zur Anzeige der Durchführung der Nachrichtenverarbeitung nach den Schritten (a4) und (b4) zur Wiederzusammenfügung (106 und 134) der Zellen ent­ halten.

8. System (10), welches ATM-Übertragung stützt und auf­ weist:
einen ersten Mikroprozessor (22) zur Durchführung einer ATM-Segmentierung und Wiederzusammenfügung von Nachrichten;
eine ATM-Schaltung, die eine Nachrichtensegmentie­ rung und Wiederzusammenfügungs(SAR)-Einrichtung (12) zur Bildung einer Anzahl von Zellen (138) in Abhängigkeit vom Empfang einer abgehenden Nachricht (116) oder zur Bildung einer Nachricht (82) in Abhängigkeit vom Empfang einer Anzahl von ankommenden Zellen (90, 92 und 94) enthält, wobei der erste Mikroprozessor mit der ATM-Schaltung zum Austausch von Nachrichten in Form von Zellen verbunden ist; und
einen zweiten Mikroprozessor (20), der mit der ATM-Schaltung verbunden ist, um abgehende Nachrichten zu der SAR-Einrichtung für das Segmentieren und für das Empfan­ gen von durch die SAR-Einrichtung in Abhängigkeit vom Empfang einer Anzahl von ankommenden Zellen zusammenge­ fügten Nachrichten zu leiten.

9. System nach Anspruch 8, dadurch gekennzeichnet, daß ein Weg zwischen dem ersten und zweiten Mikroprozessor (22 bzw. 20) nur die eine SAR-Einrichtung (12) enthält, wobei die ATM- Segmentierung- und Wiederzusammenfügung Computersoftware (28 und 50) gesteuert und für die SAR-Einrichtung erkennbar ist.

10. System nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die ATM-Schaltung (12) mit einer Eingabe-/Aus­ gabe-Schaltung (18 und 21) zum Austausch von ATM-Zellen mit entfernten Einrichtungen verbunden ist.