DE19801247A1 - Verfahren und Vorrichtung zum präzisen Ausrichten von Halbleiter-Chips auf einem Substrat - Google Patents

Verfahren und Vorrichtung zum präzisen Ausrichten von Halbleiter-Chips auf einem Substrat

Info

Publication number
DE19801247A1
DE19801247A1 DE19801247A DE19801247A DE19801247A1 DE 19801247 A1 DE19801247 A1 DE 19801247A1 DE 19801247 A DE19801247 A DE 19801247A DE 19801247 A DE19801247 A DE 19801247A DE 19801247 A1 DE19801247 A1 DE 19801247A1
Authority
DE
Germany
Prior art keywords
substrate
chip
stop
precise alignment
controlled collapse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19801247A
Other languages
English (en)
Other versions
DE19801247B4 (de
Inventor
Ulrich Dipl Ing Diebold
Otto Dipl Ing Torreiter
Hans Wiedemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to DE19801247A priority Critical patent/DE19801247B4/de
Priority to US09/189,427 priority patent/US6127254A/en
Publication of DE19801247A1 publication Critical patent/DE19801247A1/de
Application granted granted Critical
Publication of DE19801247B4 publication Critical patent/DE19801247B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8014—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Verfahren zum präzisen Ausrichten von Halbleiter-Chips auf einem Substrat. Speziell betrifft sie ein solches Verfahren für das Ausrichten von Halbleiterchips mit controlled collapse chip connection (C4)-Lötkugeln. Die Erfindung betrifft außerdem eine Vorrichtung zur Durchführung des Verfahrens.
Hintergrund der Erfindung
Beim Testen der heutigen Halbleiter-Chips tritt die Notwendigkeit auf, teilweise weit über 1000 Signal-Pins kontaktieren zu müssen. Dieses Problem kann auf Chip- bzw. Waferlevel nur durch sehr aufwendige und teure Kontaktoren durchgeführt werden.
Bei der Fehleranalyse von defekten Chips, die einem sog. Multi-Chip-Carrier entnommen wurden, hat man zusätzlich das Problem, ein solches Einzelchip wieder an den Tester zu bringen, d. h., es müssen zunächst die Chip-C4-Kontakte wiederhergestellt werden, um dann den zu testenden Chip auf einem Chipträger positionieren und auflöten zu können. Erst danach kann der Test auf dem Testsystem durchgeführt werden.
Bei solchen Testvorgängen werden die zu testenden Chips auf einen zugehörigen Chip-Träger (Substrat) aufgebracht, auf dem die Chips für den Testvorgang fixiert werden. Das Substrat trägt entsprechende Kontaktstellen (Pads), die nach dem Anpressen des Chips auf das Substrat mit den Kontakten des Chips elektrisch verbunden werden.
Eine Möglichkeit, die elektrischen Kontakte des Chips auszubilden, sind die sog. controlled collapse chip connections (C4). Bei dieser Kontaktierungsart sind alle elektrischen Anschlüsse des Chips (Signale und Spannungsversorgung) auf der aktiven Chipseite an die Chipoberfläche geführt und mit je einem C4-Pad (die aus PbSn-Kügelchen bestehen) versehen. Nach Positionierung des Chips auf dem Substrat wird das Chip zusammen mit dem Substrat in einem Durchlaufofen verlötet, d. h., die Chip-C4-Pads werden aufgeschmolzen und mit dem entsprechenden Substratpad verlötet.
Bei der Vielzahl der heutigen Kontaktelemente auf einem einzelnen Chip ist es sehr wichtig, die zu testenden Chips präzise auf dem Substrat auszurichten. Dabei ist zu bemerken, daß eine derart präzise Ausrichtung solcher C4-Chips unter Verwendung der Chipkante nicht möglich ist, da der Sägespalt (Zerteilung des Wafers in einzelne Chips-Waferdicing) zu große Toleranzen aufweist.
Stand der Technik
Es ist bekannt, die einzelnen Chips bzgl. ihrer Lage zu dem Substrat mit Hilfe einer sog. Splitfield-Optik auf einer Chip-Alignment-Vorrichtung auszurichten (vgl. "The Fineplacer Technical Manual", The Fineplacer System, Finetech Electronics International, Juni 1992).
Diese optischen Alignment-Systeme beruhen auf dem Prinzip der gleichzeitigen Darstellung von zwei Bildern unter Zuhilfenahme eines stationären Strahlteilers. Ein Bild zeigt dabei die Unterseite des zu testenden Bauteils und wird von dem zweiten Bild überlagert, das das Zielgebiet auf dem Substrat zeigt. Betrachtet man beide Bilder zusammen, so erlauben diese einen Vergleich der entsprechenden Kontaktpositionen von Chip und Substrat auf einen Blick.
Solche Systeme haben den Nachteil, daß sie sehr aufwendig und teuer sind. Des weiteren können sie nicht ohne weiteres in ein bestehendes Testsystem integriert werden, was bedeutet, daß die Substrate zur Chippositionierung immer aus dem Testsystem herausgenommen werden müssen.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zur präzisen Ausrichtung von Halbleiter-Chips auf einem Substrat zur Verfügung zu stellen, das es erlaubt, auf einfache und kostengünstige Art und Weise ein genaues Ausrichten der einzelnen Chips auf den Substraten zu gewährleisten.
Diese und weitere Aufgaben werden durch das Verfahren nach Anspruch 1 gelöst.
Weitere vorteilhafte Ausführungsformen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen dargelegt.
Das erfindungsgemäße Verfahren wird im folgenden anhand der Zeichnungen näher beschrieben.
Es zeigt
Fig. 1 eine Aufsicht auf das Substrat mit zwei darauf angebrachten Folienstücken;
Fig. 2 eine Seitenansicht der Anordnung aus Fig. 1;
Fig. 3 eine zweite Ausführungsform der Erfindung; und
Fig. 4 die Seitenansicht der Anordnung aus Fig. 3.
Beschreibung der Erfindung
Das vorliegende Verfahren verwendet in einer vorteilhaften Ausführungsform dünne Polyimid-Folienstücke, deren Kanten als Anschlag für die C4-Lötkugeln dienen. Bevorzugt wird dabei Poly-(diphenyloxid-paramellithimid) (Kapton®) verwendet. Die Folie weist eine Dicke im Bereich von 40 bis 60 µm, bevorzugt 50 µm auf. Allgemein erscheint es sinnvoll, eine Foliendicke von ca. 60 bis 75% der C4-Pad-Höhe zu wählen. Falls die Folie zu dünn ist, können die abgerundeten C4-Pads über die Folienkante rutschen; es kommt dadurch zu keinem Anschlag. Wird die Folie zu dick gewählt, erfaßt sie außerdem die Chip-Kante, was unerwünscht ist, da der Sägespalt zwischen den einzelnen aus einem Wafer geschnittenen Chips zu große Toleranzen aufweist.
Pro Substrat werden zwei gleiche Folienstücke zurechtgeschnitten. Die Form der Folienstücke richtet sich dabei nach der Chipgröße des zu positionierenden Chips, und damit nach der Anzahl der C4-Pads pro Chipseite, die die Folienkante berühren sollen. Ein stumpfer Winkel der Folienecken (< 90°) verhindert dabei, daß sich ein C4-Pad beim Entlanggleiten an der Folienecke einhakt. Die Kanten der Folienstücke, an die die C4-Kontakte angeschlagen werden sollen, muß dabei absolut gerade sein.
Mit Hilfe eines Inspektionstools, mit dem man die einzelnen Substrat-Pads deutlich erkennen kann (bspw. unter einem Stereo-Mikroskop) werden die beiden Folienstücke entsprechend der späteren Chip-Plazierung auf dem Substrat positioniert und festgeklebt. Dazu wird bevorzugt ein 2-Komponenten-Epoxy-Kleber verwendet. Dies hat den Vorteil, daß die Folienstücke jederzeit durch Erwärmen des Substrats/Klebers wieder entfernt werden können. Falls notwendig kann die Position der Folie in erwärmtem Zustand noch korrigiert/verändert werden. Fig. 1 zeigt eine Aufsicht auf das Substrat mit zwei aufgeklebten Folienstücken. Das Substrat 1 trägt entsprechende Kontaktstellen (Pads) 2, die nach dem späteren Anpressen des Chips 3 (in Fig. 1 nur andeutungsweise gezeigt) auf das Substrat mit den Kontakten des Chips elektrisch verbunden werden. Die beiden aufgeklebten Folienstücke 4 liegen im rechten Winkel zueinander und sind entlang des äußeren Randes der Kontaktstellen des Substrats angebracht.
Auf diese Weise bilden die Folienstücke auf dem Substrat eine Anschlagkante, die in der Höhe der Dicke der gewählten Folie entspricht.
Die C4-Anschlagkanten müssen dabei frei von überschüssigem Kleber sein, damit eine genaue Positionierung gewährleistet ist. Dies kann u. a. dadurch erreicht werden, daß mit Hilfe einer Wärmeplatte ein kontrolliertes Aushärten des Klebers durchgeführt wird.
Das auf diese Weise mit den C4-Anschlagsfolien versehene Substrat stellt die Kontaktiervorrichtung für das zu testende Chip dar.
In einem ersten Schritt wird zunächst das zu testende Chip (mit der korrekten Chip-Rotation) lose auf das Substrat in der Nähe der beiden Anschlagfolien aufgelegt. Anschließend wird es planparallel gegen die Anschlagfolien verschoben.
Sobald die C4-Chip-Kontakte die beiden Anschlagfolien gleichzeitig tangential berühren, ist die exakte Chipposition erreicht.
Fig. 2 zeigt die Anordnung Substrat-Anschlagfolie-Chip. Die Anschlagfolie 4 liegt entlang des äußeren Randes der Kontaktstellen 2 des Substrates.
Das Chip wird nun, bspw. mit einem druckluftbetriebenen Andruckstempel, mit einem definierten Druck gegen die Kontaktpads des Substrats gepreßt und damit ein elektrischer Kontakt aller C4-Chip-Kontakte mit dem Substrat hergestellt. Anschließend kann die normale Testsequenz durchgeführt werden.
In einer anderen bevorzugten Ausführungsform kann die Anschlagseinrichtung beweglich ausgeführt sein, um damit verschiedene Chip-Größen abdecken zu können. Fig. 3 zeigt eine solche Einrichtung in der Aufsicht. Auf dem Substrat 1 ist eine Anschlagschiene 5 aus elektrisch nicht leitendem wärmefesten Material, bspw. DELRIN® oder ein anderes keramisches Material verschiebbar und justierbar angebracht. Je nach Größe des Chips 6 kann diese Schiene nun bewegt werden. Fig. 4 zeigt die Seitenansicht dieser Ausführungsform.
Die Erfindung ist jedoch nicht auf die genannten Ausführungsbeispiele begrenzt, sondern umfaßt auch solche Ausführungen, die sich dem Fachmann beim Lesen ohne weiteres erschließen.

Claims (10)

1. Verfahren zum präzisen Ausrichten eines Halbleiterplättchens (Chip) (3) mit controlled collapse chip connection (C4)-Lötkugeln (Pads) (2) auf einem Substrat (1), dadurch gekennzeichnet, daß auf das Substrat (1) eine Anschlagseinrichtung (4) aufgebracht wird, die als Anschlag für die C4-Lötkugeln dient.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Anschlagseinrichtung zwei dünne Polyimid-Folien­ stücke umfaßt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die dünne Folie aus Poly-(diphenyloxid-pyromellithimid) besteht.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die dünne Folie wiederentfernbar auf dem Substrat aufgebracht wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die dünne Folie mittels eines Epoxy-Klebers auf dem Substrat fixiert wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die dünne Folie eine Dicke im Bereich von 40 bis 60 µm, vorzugsweise 50 µm aufweist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Anschlageinrichtung verstellbar angeordnet ist.
8. Vorrichtung zum präzisen Ausrichten eines Halbleiterplättchens (Chip) (3) mit controlled collapse chip connection (C4)-Lötkugeln (Pads) (2), umfassend ein Substrat (1) und eine auf diesem angeordneten Anschlagseinrichtung (4).
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Anschlagseinrichtung eine dünne Polyimid-Folie umfaßt.
10. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Anschlageinrichtung als verschiebbare und justierbare Anschlagschiene ausgebildet ist.
DE19801247A 1998-01-15 1998-01-15 Verfahren und Vorrichtung zum präzisen Ausrichten von Halbleiter-Chips auf einem Substrat Expired - Lifetime DE19801247B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19801247A DE19801247B4 (de) 1998-01-15 1998-01-15 Verfahren und Vorrichtung zum präzisen Ausrichten von Halbleiter-Chips auf einem Substrat
US09/189,427 US6127254A (en) 1998-01-15 1998-11-10 Method and device for precise alignment of semiconductor chips on a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19801247A DE19801247B4 (de) 1998-01-15 1998-01-15 Verfahren und Vorrichtung zum präzisen Ausrichten von Halbleiter-Chips auf einem Substrat

Publications (2)

Publication Number Publication Date
DE19801247A1 true DE19801247A1 (de) 1999-07-29
DE19801247B4 DE19801247B4 (de) 2005-06-30

Family

ID=7854663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19801247A Expired - Lifetime DE19801247B4 (de) 1998-01-15 1998-01-15 Verfahren und Vorrichtung zum präzisen Ausrichten von Halbleiter-Chips auf einem Substrat

Country Status (2)

Country Link
US (1) US6127254A (de)
DE (1) DE19801247B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009042029A1 (de) * 2009-09-17 2011-03-24 Mtu Aero Engines Gmbh Schaufelkranz für eine Strömungsmaschine

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850675B1 (en) 2002-02-04 2005-02-01 Siwave, Inc. Base, payload and connecting structure and methods of making the same
US6674585B1 (en) 2002-02-04 2004-01-06 Siwave, Inc. Flexure assemblies and methods of making the same
US6661955B1 (en) 2002-02-04 2003-12-09 Siwave, Inc. Kinematic and non-kinematic passive alignment assemblies and methods of making the same
US7813634B2 (en) 2005-02-28 2010-10-12 Tessera MEMS Technologies, Inc. Autofocus camera
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
US20070187844A1 (en) * 2006-02-10 2007-08-16 Wintec Industries, Inc. Electronic assembly with detachable components
US20110222252A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110223695A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110222253A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US8535956B2 (en) * 2012-02-14 2013-09-17 International Business Machines Corporation Chip attach frame
US11262381B2 (en) * 2020-01-10 2022-03-01 International Business Machines Corporation Device for positioning a semiconductor die in a wafer prober

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19500655A1 (de) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
DE19608710A1 (de) * 1996-03-06 1997-09-11 Mci Computer Gmbh Vorrichtung und Verfahren zum Ausrichten und Positionieren eines Halbleiterchips in einer Meßvorrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786260A (en) * 1996-12-16 1998-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing
US5924623A (en) * 1997-06-30 1999-07-20 Honeywell Inc. Diffusion patterned C4 bump pads
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19500655A1 (de) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
DE19608710A1 (de) * 1996-03-06 1997-09-11 Mci Computer Gmbh Vorrichtung und Verfahren zum Ausrichten und Positionieren eines Halbleiterchips in einer Meßvorrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009042029A1 (de) * 2009-09-17 2011-03-24 Mtu Aero Engines Gmbh Schaufelkranz für eine Strömungsmaschine

Also Published As

Publication number Publication date
DE19801247B4 (de) 2005-06-30
US6127254A (en) 2000-10-03

Similar Documents

Publication Publication Date Title
DE69534124T2 (de) Verfahren und Vorrichtung zum automatischen Positionieren elektronischer Würfel in Bauteilverpackungen
DE2540431C2 (de) Verfahren zum Ausrichten eines Halbleiterplättchens
DE10349847B3 (de) Positionierungsvorrichtung und -Verfahren für die Übertragung elektronischer Bauteile
DE69030647T2 (de) Vorrichtung und Verfahren zur Untersuchung eines Halbleiters
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE2315402C2 (de)
DE102015112518B3 (de) Bestückmaschine und Verfahren zum Bestücken eines Trägers mit ungehäusten Chips
DE19801247A1 (de) Verfahren und Vorrichtung zum präzisen Ausrichten von Halbleiter-Chips auf einem Substrat
DE19515154A1 (de) Tastkopf-Meßhantiergerät, Verfahren zum Prüfen integrierter Schaltungen und integrierter Schaltungsbaustein
DE69502276T3 (de) Leiterplattenprüfanordnung mit Testadapter und Verfahren zum Ausrichten desselben
DE10013067A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen von dieser durch Chipvereinzelung
EP2115767B1 (de) Vorrichtung für die montage eines flipchips auf einem substrat
DE3507778A1 (de) Vorrichtung und verfahren zur eichung eines mikroskopischen bearbeitungssystems mit hilfe einer justierplatte
EP0140126A1 (de) Verfahren zur Mikropackherstellung
DE102010025760A1 (de) Vorrichtung zum Testen einer integrierten Schaltung
DE19850873A1 (de) Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik
EP1315975A2 (de) Verfahren und vorrichtung zum prüfen von leiterplatten mit einem paralleltester
DE10101090B4 (de) Verfahren des Schneidens von CSP-Substraten
EP0133879A1 (de) Einrichtung zur Oberflächenprüfung plattenförmiger Werkstücke
DE4105874C1 (de)
DE69423288T2 (de) Verfahren zur Ankopplung einer Prüfanordnung an einen elektrischen Baustein
US5736279A (en) Accurate drilling of probe holes in the insulating plate of an electrical test head
DE10311821B4 (de) Verfahren und Vorrichtung zum Ausrichten von Substrat und Druckschablone beim Lotpastendruck
DE102013113580B4 (de) Verfahren zum Positionieren eines Trägers mit einer Vielzahl elektronischer Bauteile in einer Einrichtung zum Prüfen der elektronischen Bauteile
DE102022124300A1 (de) Verfahren und vorrichtung zum elektrischen kontaktieren von elektronischen bauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right