DE19782075C2 - Eine Schaltung und ein Verfahren zum Sichern der Verbindungssicherheit innerhalb eines Mehr-Chip-Gehäuses einer integrierten Schaltung - Google Patents
Eine Schaltung und ein Verfahren zum Sichern der Verbindungssicherheit innerhalb eines Mehr-Chip-Gehäuses einer integrierten SchaltungInfo
- Publication number
- DE19782075C2 DE19782075C2 DE19782075A DE19782075A DE19782075C2 DE 19782075 C2 DE19782075 C2 DE 19782075C2 DE 19782075 A DE19782075 A DE 19782075A DE 19782075 A DE19782075 A DE 19782075A DE 19782075 C2 DE19782075 C2 DE 19782075C2
- Authority
- DE
- Germany
- Prior art keywords
- integrated circuit
- circuit chip
- key
- chip
- digital information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
- H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
- H04L9/0822—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using key encryption key
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Description
Die Erfindung bezieht sich auf ein Mehr-Chip-Modul nach
dem Oberbegriff des Anspruchs 1 bzw. auf ein Verfahren zum
Übertragen digitaler Informationen zwischen einem ersten und
einem zweiten integrierten Schaltungschip über diese verbin
dende Leitungen innerhalb eines Mehr-Chip-Moduls.
Gegenwärtig verwenden viele Firmen Personalcomputer und
zentralisierte Großrechner, um empfindliche Informationen
(z. B. vertrauliche, gesetzlich geschützte usw.) Informatio
nen in digitaler Form zu speichern und unter Verwendung die
ser Informationen logische Operationen durchzuführen. Diese
Operationen können beispielsweise die Einstellung von Kre
ditkartenkontenguthaben, Bankkontenguthaben, das Messen
elektronischer Inhaltsverwendungen, das Anwenden digitaler
Unterschriften auf elektronische Dokumente oder Verträge
usw. umfassen. Infolge der empfindlichen Natur dieser Infor
mationen wurde es notwendig zu sichern, daß ihre Integrität
geschützt wird, wenn sie außerhalb der physischen Grenzen
des Computergehäuses ebenso wie innerhalb des Gehäuses über
tragen werden. Die Verschlüsselungen von Informationen vor
ihrer Übertragung zwischen elektronischen Geräten ist bei
spielsweise aus der Patentschrift DE 36 31 797 C2 bekannt.
Zur Verschlüsselung werden dort u. a. Chips in den Geräten
verwendet, die bekannte Algorithmen, wie z. B. RSA oder DES,
implementieren.
Idealerweise können digitale Informationen innerhalb des
Computers geschützt werden, indem die Daten verschlüsselt
werden, bevor sie über die Busleitungen übertragen werden,
die den Nachrichtenaustausch zwischen elektronischen Kompo
nenten unterstützen, die jeweils ein Chip einer integrierten
Schaltung (IC) enhalten. Um die Rückgewinnung digitaler Informationen
zu verhindern, die auf dem Chip gespeichert oder
verarbeitet werden, was normalerweise durch Entfernen eines
Teils einer die Oberfläche des IC-Chip bedeckenden Ein
zelchipverkapselung und durch direktes Überprüfen des IC-
Chips selbst durchgeführt wird, kann die Verkapselung zu
sätzlich aus einem speziellen Verkapselungsmaterial gefer
tigt werden oder die integrierte Schaltung kann mit einem
speziellen Material innerhalb der Verkapselung bedeckt wer
den. Diese Techniken waren in eingeschränkter Verwendung für
eine Reihe von Jahren, um integrierte Schaltungen, die auf
den Militärmarkt abzielen, zu schützen, indem die Schwierig
keiten zum Freilegen der integrierten Schaltung durch Ätzen,
Auflösen oder Abschleifen ohne Zerstörung der Oberfläche des
IC-Chips erhöht wurden.
Für Mehr-Chip-Verkapselungen jedoch, die eine Mehrzahl
von IC-Chips und zur Übertragung von Informationen in einem
nicht-verschlüsselten Format zwischen diesen IC-Chips ver
wendete Verbindungen enthalten, sichert dieses spezielle
Verkapselungsmaterial nicht mit einem hohen Grad von Wahr
scheinlichkeit, daß ein physischer Angriff auf die Verbin
dungen erfolglos sein wird. Ein "physischer Angriff" ist de
finiert als ein Versuch zur Wiedergewinnung sensitiver In
formationen in einem nicht-verschlüsselten Format direkt aus
der internen Schaltungsanordnung der integrierten Schaltung.
Der Grund dafür, daß das Mehr-Chip-Gehäuse besonders em
pfindlich gegenüber einem physischen Angriff ist, liegt
darin, daß der Zugriff auf sensitive Daten direkt an den
Verbindungsleitungen anstelle auf dem IC-Chip selbst er
reicht werden kann.
In den letzten wenigen Jahren hat sich die Verwendung
von Mehr-Chip-Gehäusen dramatisch erhöht, um einen Vorteil
aus Halbleiterherstellungsprozessen zu ziehen, die für un
terschiedliche Arten von Schaltungen (z. B. Speicher- und
Logikschaltungen) optimiert sind. Beispielsweise ist ein Lo
gikprozeß üblicherweise für eine hohe Leistungsfähigkeit,
eine hohe Transistordichte und einen geringen Energieverbrauch
bei unterschiedlichen Prioritäten in Abhängigkeit von
dem speziellen Zielmarkt optimiert. Andererseits ist ein
Speicher-Prozeß üblicherweise für eine hohe Speicherdichte
bei geringer Betonung der logischen Transistordichte oder
Leistungsfähigkeit optimiert. Jedoch sind zwischen den IC-
Chips innerhalb eines Mehr-Chip-Gehäuses übertragene Infor
mationen anfällig für betrügerische Modifikationen oder il
legale Beobachtungen, da das Gehäusematerial in der Nähe der
Verbindungen entfernt werden kann, ohne einen der IC-Chips
zu schädigen. Somit sind ein Mehr-Chip-Modul verwendende Sy
steme gegenüber Betrügereien durch nicht autorisierte Per
sonen anfällig, solange nicht ein zusätzlicher Schutzmecha
nismus implementiert wird. Es wäre somit vorteilhaft, ein
Mehr-Chip-Gehäuse für eine integrierte Schaltung (allgemein
als "Mehr-Chip-Modul" bezeichnet) zu entwickeln, das so kon
struiert ist, daß es die Wahrscheinlichkeit eines erfolgrei
chen physischen Angriffs beträchtlich mindert.
Diese Aufgabe wird erfindungsgemäß durch ein Mehr-Chip-
Modul mit den Merkmalen des Anspruchs 1 bzw. ein Verfahren
mit den Merkmalen des Anspruchs 19 gelöst. Eine vorteilhafte
Verwendung des erfindungsgemäßen Mehr-Chip-Moduls stellt das
Computersystem gemäß Anspruch 10 dar.
Die vorliegende Erfindung bezieht sich auf eine Schal
tung und ein Verfahren zum Schützen digitaler Informationen,
die zwischen Chips integrierter Schaltungen eines Mehr-Chip-
Moduls übertragen werden. Die Vorrichtung weist ein erstes
Chip einer integrierten Schaltung und ein zweiten Chip einer
integrierten Schaltung auf, die miteinander über Verbin
dungsleitungen gekoppelt sind. Sowohl das erste als auch das
zweite Chip integrierter Schaltungen enthalten kryptogra
phische Maschinen, die mit den Verbindungsleitungen gekop
pelt sind, zum Zwecke der Verschlüsselung hinausgehender In
formationen, die über die Verbindungsleitungen ausgegeben
werden, und zum Entschlüsseln eingehender Informationen, die
von den Verbindungsleitungen empfangen werden.
Vorteilhafte Weiterbildungen der Erfindung sind in den
Unteransprüchen gekennzeichnet.
Die Merkmale und Vorteile der vorliegenden Erfindung
werden aus der folgenden detaillierten Beschreibung der Er
findung klar, in welcher:
Fig. 1 eine veranschaulichende Blockdarstellung eines
elektronischen Systems ist, daß ein als Brückenelement be
nutztes Mehr-Chip-Modul enthält.
Fig. 2 ist ein Blockschaltbild eines bevorzugten Aus
führungsbeispiels des Mehr-Chip-Moduls, das optimal als das
Brückenelement gemäß Fig. 1 gezeigt ist.
Fig. 3 ist ein veranschaulichendes Ablaufdiagramm der
Initialisierungsprozedur, die durch das Mehr-Chip-Modul ge
mäß Fig. 2 durchgeführt wird.
Fig. 4 ist ein veranschaulichendes Ablaufdiagramm der
normalen Operationen des Mehr-Chip-Moduls gemäß Fig. 2.
Die vorliegende Erfindung bezieht sich auf eine Schal
tung und eine Technik zum Sichern, daß digitale Informatio
nen, die über Verbindungsleitungen zwischen einzelnen IC-
Chips eines Mehr-Chip-Moduls übertragen werden, vor phy
sischen Angriffen geschützt werden. In der folgenden Be
schreibung wird eine Terminologie benutzt, um bestimmte gut
bekannte kryptographische Funktionen zu erörtern. Beispiels
weise sind "Informationen" ein oder mehrere Bits von Daten,
Adressen und/oder Steuerinformationen. Ein "Schlüssel" ist
ein Kodier- und/oder Dekodierparameter, der von herkömm
lichen kryptographischen Algorithmen verwendet wird, wie
beispielsweise Rivest, Shamir und Adleman (RSA), einem Da
tenverschlüsselungsalgorithmus, wie er im Datenverschlüsse
lungsstandard (DES; Data Encryption Standard) spezifiziert
ist, und dergleichen. Ein "kryptographischer Algorithmus"
(herkömmlich als Chiffre bezeichnet) ist eine mathematische
Funktion, die zum Verschlüsseln und zum Entschlüsseln verwendet
wird. Eine "digitale Unterschrift" oder "digitale Si
gnatur" ist eine Sequenz von Informationen, die üblicher
weise zu Authentisierungszwecken verwendet werden. Die digi
tale Signatur wird erzeugt, indem eine Chiffre auf die In
formationen unter Verwendung eines Schlüssels angewendet
wird, um eine verschlüsselte Sequenz von Informationen zu
erzeugen.
Es wird auf Fig. 1 Bezug genommen, in der ein veran
schaulichendes Ausführungsbeispiels eines die vorliegende
Erfindung benutzenden Computersystems 100 gezeigt ist. Das
Computersystem 100 weist eine zentrale Verarbeitungseinheit
(CPU) 105 und ein Hauptspeicherelement 110 (z. B. einen
Speicher mit wahlfreiem Zugriff "RAM", Cache, etc.) auf, die
mit einem Systembus 115 gekoppelt sind. Ein Brückenelement
120 arbeitet als Schnittstelle zwischen dem Systembus 115
und einem Eingabe/Ausgabe(I/O)-Bus 125, an den zumindest ei
ne Peripherieeinrichtung 130 gekoppelt ist. Der I/O-Bus 125
kann einen Peripheriekomponentenverbindungs(PCI)-Bus, einen
Industriestandardarchitektur(ISA)-Bus und dergleichen ent
halten. Zusätzlich kann die Peripherieeinrichtung 130 bei
spielsweise eine Massenspeichereinrichtung (z. B. eine Fest
platte, eine CD-ROM, eine Netzwerkschnittstellenkarte und
dergleichen) enthalten. Im Ergebnis schafft das Brückenele
ment 120 einen Kommunikationspfad für zwischen der Periphe
rieeinrichtung 130 und der CPU 105 oder dem Hauptspeichere
lement 110, die mit dem Systembus 115 gekoppelt sind, auszu
tauschende Informationen.
Es ist vorgesehen, daß das Brückenelement 120 als Mehr-
Chip-Modul konfiguriert sein kann, das sowohl Logikschal
tungen als auch Speicher als getrennte integrierte Schal
tungen enthält, die miteinander über Verbindungsleitungen
gekoppelt sind. Beispiele des Brückenelements umfassen einen
Triton IITM-Chipsatz, der von der Intel Corporation in Santa
Clara, Californien, hergestellt wird. Jedoch kann die vor
liegende Erfindung von einem beliebigen elektronischen Bau
element benutzt werden, das innerhalb eines Mehr-Chip-Moduls
implementiert ist. Beispielsweise kann die CPU 105 als Mehr-
Chip-Modul implementiert sein, bei welchem der Prozessorkern
und der chip-eigene Cache-Speicher separate IC-Chips sind,
die Logikschaltungen, bzw. Speicher darstellen.
Es wird jetzt auf Fig. 2 Bezug genommen, in der ein be
vorzugtes Ausführungsbeispiel eines Mehr-Chip-Moduls 200 ge
zeigt ist, das zwischen zwei Chips integrierter Schaltungen
ausgetauschte digitale Informationen schützt. Das Mehr-Chip-
Modul 200 enthält ein erstes Chip 205 einer integrierten
Schaltung und ein zweites Chip 210 einer integrierten Schal
tung, die miteinander über Verbindungsleitungen 215 gekop
pelt sind. Die Verbindung 215 umfaßt eine Mehrzahl von Kom
munikationssignalleitungen, die eine bidirektionale (oder
unidirektionale) Kommunikation zwischen dem ersten und dem
zweiten Chip 205 und 210 integrierter Schaltungen zur Verfü
gung stellen. Das Mehr-Chip-Modul 200 enthält ferner eine
erste Mehrzahl von I/O-Ports 220 und optional eine zweite
Mehrzahl von I/O-Ports 225. Die erste Mehrzahl von I/O-Ports
220 wird verwendet, um Informationen dem ersten Chip 205 der
integrierten Schaltung zur Verfügung zu stellen und von die
sem zu empfangen, während die zweite Mehrzahl von I/O-Ports
225, sofern sie implementiert ist, verwendet wird, um Infor
mationen dem zweiten Chip 210 der integrierten Schaltung zur
Verfügung zu stellen und von ihm zu empfangen.
Bei einem Ausführungsbeispiel des Mehr-Chip-Moduls 200
ist das zweite integrierte Schaltungschip 210 als Speicher
230 mit einem geringen Anteil einer Unterstützungslogik aus
gebildet. Die Unterstützungslogik umfaßt eine kryptogra
phische Maschine 235, die so konstruiert ist, daß sie
kryptographische Operationen nach einer ausgewählten Strom
chiffre durchführt, wie beispielsweise "RC4", die von der
RSA Data Security, Inc. aus Redwood City, Californien zur
Verfügung gestellt wird, obwohl auch andere Stromchiffres
verwendet werden können. Die kryptographische Maschine 235
ist primär dem Zweck des (i) Verschlüsselns von Informatio
nen innerhalb des zweiten integrierten Schaltungschips 210
vor der Übertragung über die Verbindungsleitungen 215 und
des (ii) Entschlüsseln von über die Verbindungsleitungen 215
empfangenen Informationen gewidmet.
Der Speicher 230 kann ein nicht-flüchtiger Speicher, wie
beispielsweise ein löschbarer programmierbarer Nur-Lese-
Speicher (EPROM), ein elektrisch löschbarer und programmier
barer Nur-Lese-Speicher (EEPROM) und einer von zahlreichen
anderen Arten von Flash-Speichern sein. In dem Speicher 230
enthalten sind Schlüsselinformationen (als
"Sicherheitsschlüssel" bezeichnet) 240, welche in dem nicht-
flüchtigen Speicher des Mehr-Chip-Moduls 200, normalerweise
bei der Herstellung, erzeugt und gespeichert werden. Es ist
vorgesehen, daß der Sicherheitsschlüssel 240 nach der Her
stellung des Mehr-Chip-Moduls 200 durch einen ursprünglichen
Ausrüstungshersteller (OEM) oder eine Vertrauensbehörde (z. B.
Handelsvereinigung, Regierungsbehörde, etc.) erzeugt wer
den kann. Der Sicherheitsschlüssel 240 kann als symme
trischer Schlüssel sowohl für die erste als auch die zweite
integrierte Schaltung 205 und 210, nämlich für ihre krypto
graphischen Maschinen, verwendet werden, um die Informatio
nen zu verschlüsseln und zu entschlüsseln oder um einen
"Sitzungs"-Schlüssel einzurichten, der für diese Zwecke ver
wendet wird.
Es wird noch auf Fig. 2 Bezug genommen. Das erste inte
grierte Schaltungschip 205 ist eine Logikschaltung (z. B.
ein Prozessorkern etc.), die eine geringe Menge eines nicht-
flüchtigen Speichers, enthält. Die Logikschaltung umfaßt eine
kryptographische Maschine 245, welche ebenfalls für die Ver
schlüsselung von hinausgehenden Informationen innerhalb der
ersten integrierten Schaltung 205 vor der Übertragung über
die Verbindungsleitungen 215 und die Entschlüsselung einge
hender Informationen, die über die Verbindungsleitungen 215
empfangen wurden, verwendet wird. Die geringe Menge des
nicht-flüchtigen Speichers 250 wird verwendet, um den Si
cherheitsschlüssel 240 aufzunehmen, der ebenfalls bei der
Herstellung hineinversetzt wird. Es ist jedoch vorgesehen,
daß die Logikschaltung darüber hinaus einen Zufallszahlenge
nerator (nicht gezeigt) enthalten kann, um den Sicherheits
schlüssel oder möglicherweise den Sitzungsschlüssel während
der Initialisierung zu erzeugen.
Während der Kommunikation zwischen den beiden integrier
ten Schaltungschips 205 und 210 wird in dem Bemühen, digita
le Informationen sicher zu übertragen, eine der kryptogra
phischen Maschinen bei der Quelle (z. B. die kryptogra
phische Maschine 245 in dem ersten integrierten Schaltungs
chip 205) verwendet, um einen pseudo-zufälligen Strom auf
der Grundlage des in seinem nicht-flüchtigen Speicher ent
haltenen Sicherheitsschlüssels zu erzeugen. Der pseudo-zu
fällige Strom wird logisch mit den digitalen Informationen
in deren nicht-verschlüsselter Form vor der Übertragung zur
kryptographischen Maschine am Ziel (z. B. der kryptogra
phischen Maschine 235) exklusiv-oder-veknüpft. Diese Exklu
siv-oder-Verknüpfung kann in einer seriellen, bit-weisen Art
und Weise oder paralell an einer beliebigen Anzahl von Bits
durchgeführt werden, um die digitalen Informationen zu ver
schlüsseln. Am Ziel wird die kryptographische Maschine ver
wendet, um die eingehenden Informationen zu entschlüsseln,
indem wiederum die digitalen Informationen mit Abschnitten
des auf ähnliche Weise erzeugten pseudo-zufälligen Stroms
exklusiv-oder-verknüpft werden, um die Informationen in ei
ner nicht-verschlüsselten Form zu erlangen. Dieser Mechanis
mus erfordert, daß die Erzeugung der beiden pseudo-zufälli
gen Ströme in Synchronisation bleibt, was üblicherweise ge
sichert wird, indem stets die gleiche Menge von Informatio
nen bei sowohl der Ziel- als auch der Quelleinrichtung ver
arbeitet wird. Dies sichert, daß der pseudo-zufällige Strom
bei einer übereinstimmenden Rate von beiden intergrierten
Schaltungschips "konsumiert" wird. Man beachte, daß die obi
gen Prozeduren auf die Verwendung der "RC4"-Chiffre gerich
tet sind, aber es wird angenommen, daß andere Stromchiffren
verwendet werden können, die nicht pseudo-zufällige Ströme
benutzen könnten.
Es wird jetzt auf Fig. 3 Bezug genommen, in der ein Ab
laufdiagramm gezeigt ist, daß die Initialisierungsprozedur
des bevorzugten Ausführungsbeispiels veranschaulicht, die
bei der Herstellung durchgeführt wird, um den Sicherheits
schlüssel in sowohl das erste als auch das zweite inte
grierte Schaltungschip des Mehr-Chip-Moduls zu laden. Wenn
das erste und zweite integrierte Schaltungschip als einzelne
Chips hergestellt werden, wie beispielsweise als ein Flash-
Chip und ein Logik-Chip, wird ein Einrichtschlüssel in ihre
Masken implementiert (Schritt 300). Der Einrichtschlüssel
ist eine fest vorgegebene Nummer und von statischer Natur.
Als nächstes werden das Flash- und das Logik-Chip verkap
selt, um ein Mehr-Chip-Modul zu erzeugen (Schritt 305).
Diese Chips werden eingeschaltet (mit Strom versorgt), was
eines der Chips, wie beispielsweise das Logik-Chip, veran
laßt, anfänglich eine Zufallsnummer intern zu erzeugen oder
eine Zufallsnummer extern zu erlangen, die als Sicherheits
schlüssel verwendet werden soll (Schritt 310). Das Logik-
Chip verschlüsselt den Sicherheitsschlüssel mit dem Ein
richtschlüssel, um eine verschlüsselte
"Schlüsseleinrichtnachricht" zu erzeugen, und lädt den Si
cherheitsschlüssel in seinen nicht-flüchtigen Speicher
(Schritt 315). Anschließend übermittelt das Logik-Chip die
Schlüsseleinrichtnachricht an das Flash-Chip (Schritt 320).
Als nächstes entschlüsselt das Flash-Chip die Schlüssel
einrichtnachricht mit seiner Kopie des Einrichtschlüssels,
um den Sicherheitsschlüssel zu erlangen, und speichert den
Sicherheitsschlüssel in seinem nicht-flüchtigen Speicher
(Schritt 325). Anschließend kann der Sicherheitsschlüssel
als symmetrischer Schlüssel zum Austauschen eines Sitzungs
schlüssels verwendet werden, um eine kryptographische Hoch
geschwindigkeitskommunikation zwischen den beiden integrier
ten Schaltungschips durchzuführen.
Es wird jetzt auf Fig. 4 Bezug genommen, in der ein Ab
laufdiagramm gezeigt ist, das den normalen Betrieb des Mehr-
Chip-Moduls veranschaulicht, um über die Verbindungslei
tungen ausgetauschte digitale Informationen zu schützen. Als
erstes wird das Mehr-Chip-Modul eingeschaltet (Schritt 400).
Anschließend beginnt das erste integrierte Schaltungschip
anfänglich die Ausführung von Befehlen in seinem eigenen ROM
und erzeugt während dieses Prozesses einen zufälligen Sit
zungsschlüssel (Schritt 405). Als nächstes verschlüsselt das
erste integrierte Schaltungschip den Sitzungsschlüssel mit
dem Sicherheitsschlüssel, welcher im nicht-flüchtigen Spei
cher sowohl des ersten als auch des zweiten integrierten
Schaltungschips gespeichert ist (Schritt 410). Dann übermit
telt das erste integrierte Schaltungschip den Sitzungs
schlüssel, der mit dem Sicherheitsschlüssel verschlüsselt
ist, an das zweite integrierte Schaltungschip (Schritt 415).
Das zweite integrierte Schaltungschip entschlüsselt den ver
schlüsselten Sitzungsschlüssel, um den Sitzungsschlüssel in
einer nicht-verschlüsselten Form wiederzugewinnen, und spei
chert den Sitzungsschlüssel innerhalb irgendeiner Speicher
möglichkeit (z. B. in einem nicht-flüchtigen Speicher, RAM,
Registern, etc.) des zweiten integrierten Schaltungschips
(Schritte 420-425). Von diesem Punkt an benutzten die
kryptographischen Maschinen den Sitzungsschlüssel, um den
pseudo-zufälligen Strom zu erzeugen, welcher verwendet wird,
um entweder über die Verbindungsleitungen übermittelte digi
tale Informationen zu verschlüsseln oder um bei Empfang ver
schlüsselter digitaler Informationen über die Verbindungs
leitungen die digitalen Informationen zu entschlüsseln
(Schritt 430).
Während bestimmte Ausführungsbeispiele beschrieben wor
den sind und in den begleitenden Zeichnungen gezeigt sind,
ist es klar, daß derartige Ausführungsbeispiele bloß von
veranschaulichender Natur sind und die breitere Erfindung
nicht einschränken und daß diese Erfindung nicht auf die
speziellen Konstruktionen und Anordnungen, die gezeigt und
beschrieben wurden, eingeschränkt ist, da verschiedene ande
re Modifikationen dem Durchschnittsfachmann klar werden.
Claims (20)
1. Mehr-Chip-Modul (200) mit wenigstens einem ersten und
einem zweiten integrierten Schaltungschip (205, 210), die in
einer Verkapselung des Mehr-Chip-Moduls (200) angeordnet und
miteinander über Verbindungsleitungen (215) gekoppelt sind,
wobei über die Verbindungsleitungen (215) Informationen zwi
schen den Schaltungschips übermittelt werden können, wobei
die Verbindungsleitungen (215) von der Verkapselung umgeben
sind,
dadurch gekennzeichnet,
daß das erste und das zweite Schaltungschip (205, 210) jeweils eine kryptographische Maschine (235, 245) aufweisen, und
daß die kryptographischen Maschinen (235, 245) mit den Verbindungsleitungen (215) gekoppelt sind und die auf die Verbindungsleitungen (215) ausgegebenen Informationen ver schlüsseln bzw. die von den Verbindungsleitungen (215) emp fangenen Informationen entschlüsseln.
dadurch gekennzeichnet,
daß das erste und das zweite Schaltungschip (205, 210) jeweils eine kryptographische Maschine (235, 245) aufweisen, und
daß die kryptographischen Maschinen (235, 245) mit den Verbindungsleitungen (215) gekoppelt sind und die auf die Verbindungsleitungen (215) ausgegebenen Informationen ver schlüsseln bzw. die von den Verbindungsleitungen (215) emp fangenen Informationen entschlüsseln.
2. Mehr-Chip-Modul nach Anspruch 1, dadurch gekennzeich
net, daß das erste integrierte Schaltungschip (205) ein
nicht-flüchtiges Speicherelement (250) enthält, wobei das
nicht-flüchtige Speicherelement (250) Schlüsselinformationen
(240) enthält, die von der ersten kryptographischen Maschine
(245) zum Verschlüsseln von hinausgehenden digitalen Infor
mationen vor deren Übertragung über die Verbindungsleitungen
(215) und zum Entschlüsseln eingehender digitaler Informa
tionen, die von der ersten kryptographischen Maschine (245)
über die Verbindungsleitungen (215) empfangen worden sind,
verwendet werden.
3. Mehr-Chip-Modul nach Anspruch 1 oder 2, dadurch ge
kennzeichnet, daß das zweite integrierte Schaltungschip
(210) ein nicht-flüchtiges Speicherelement (230) enthält,
wobei das nicht-flüchtige Speicherelement (230) Schlüsselinformationen
(240) enthält, die von der zweiten kryptographi
schen Maschine (235) zum Verschlüsseln hinausgehender digi
taler Informationen vor deren Übertragung über die Verbin
dungsleitungen (215) und zum Entschlüsseln eingehender digi
taler Informationen, die von der zweiten kryptographischen
Maschine (235) über die Verbindungsleitungen (215) empfangen
worden sind, verwendet werden.
4. Mehr-Chip-Modul nach einem der Ansprüche 1-3, dadurch
gekennzeichnet, daß das erste integrierte Schaltungschip in
der Lage ist, einen Stromchiffrealgorithmus ausführt, um die
hinausgehenden digitalen Informationen zu verschlüsseln und
um alternativ die eingehenden digitalen Informationen zu
entschlüsseln.
5. Mehr-Chip-Modul nach einem der Ansprüche 1-4, dadurch
gekennzeichnet, daß die erste kryptographische Maschine der
Durchführung kryptographischer Operationen an den hinausge
henden digitalen Informationen vor deren Übertragung über
die Verbindungsleitungen und alternativ an den eingehenden
digitalen Informationen nach deren Empfang über die Verbin
dungsleitungen gewidmet ist.
6. Mehr-Chip-Modul nach einem der Ansprüche 1-5, dadurch
gekennzeichnet, daß das erste integrierte Schaltungschip lo
gische Schaltungen und ein chipeigenes, nicht-flüchtiges
Speicherelement enthält, wobei das nicht-flüchtige Speicher
element Schlüsselinformationen enthält, die von der ersten
kryptographischen Maschine verwendet werden sollen, um einen
Sitzungsschlüssel zu erzeugen, der zum Verschlüsseln digita
ler Informationen vor deren Übertragung an das zweite inte
grierte Schaltungschip über die Verbindungsleitungen und zum
Entschlüsseln eingehender digitaler Informationen, die von
der ersten kryptographischen Maschine über die Verbindungs
leitungen empfangen worden sind, verwendet wird.
7. Mehr-Chip-Modul nach Anspruch 6, dadurch gekennzeich
net, daß es einen Zufallszahlengenerator enthält.
8. Mehr-Chip-Modul nach Anspruch 7, dadurch gekennzeich
net, daß der Zufallszahlengenerator in der Lage ist, ein Si
gnal zu erzeugen, das verwendet wird, um wenigstens die
Schlüsselinformationen erzeugen.
9. Mehr-Chip-Modul nach Anspruch 6, dadurch gekennzeich
net, daß das zweite integrierte Schaltungschip Speicher und
unterstützende Logik enthält.
10. Computersystem, aufweisend:
einen Bus;
ein mit dem Bus gekoppeltes Speicherelement und;
eine mit dem Bus gekoppelte und als Mehr-Chip-Modul ver kapselte zentrale Verarbeitungseinheit, wobei das Mehr-Chip- Modul nach Patentanspruch 1 ausgebildet ist.
einen Bus;
ein mit dem Bus gekoppeltes Speicherelement und;
eine mit dem Bus gekoppelte und als Mehr-Chip-Modul ver kapselte zentrale Verarbeitungseinheit, wobei das Mehr-Chip- Modul nach Patentanspruch 1 ausgebildet ist.
11. Computersystem nach Anspruch 10, dadurch gekenn
zeichnet, daß das erste integrierte Schaltungschip einen
chipeigenen Cache-Speicher aufweist, der Schlüsselinforma
tionen enthält, die von der ersten kryptographischen Maschi
ne zum Verschlüsseln hinausgehender digitaler Informationen
zur Übertragung über die Verbindungsleitungen und zum Ent
schlüsseln hineinkommender digitaler Informationen, die von
der ersten kryptographischen Maschine über die Verbindungs
leitungen empfangen worden sind, verwendet werden.
12. Computersystem nach Anspruch 10 oder 11, dadurch ge
kennzeichnet, daß das zweite integrierte Schaltungschip ein
nicht-flüchtiges Speicherelement aufweist, wobei das nicht-
flüchtige Speicherelement Schlüsselinformationen enthält,
die von der zweiten kryptographischen Maschine zum Ver
schlüsseln hinausgehender digitaler Informationen vor Über
tragung über die Verbindungsleitungen und zum Entschlüsseln
hineinkommender digitaler Informationen, die von der zweiten
kryptographischen Maschine über die Verbindungsleitungen
empfangen worden sind, verwendet werden.
13. Computersystem nach Anspruch 12, dadurch gekenn
zeichnet, daß das zweite integrierte Schaltungschip einen
Cache-Speicher aufweist.
14. Computersystem nach einem der Ansprüche 10-13, da
durch gekennzeichnet, daß das erste integrierte Schaltungs
chip der zentralen Verarbeitungseinheit in der Lage ist, ei
nen Stromchiffrealgorithmus auszuführen, um hinausgehende
digitale Informationen zu verschlüsseln und um alternativ
eingehende digitale Informationen zu entschlüsseln.
15. Computersystem nach Anspruch 13, dadurch gekenn
zeichnet, daß das erste integrierte Schaltungschip einen (i)
die erste kryptographische Maschine und (ii) ein erstes in
ternes Speicherelement enthaltenden Prozessorkern aufweist,
wobei das erste interne Speicherelement Schlüsselinformatio
nen enthält, die von der ersten kryptographischen Maschine
verwendet werden sollen, um einen Sitzungsschlüssel zu er
zeugen, der zum Verschlüsseln hinausgehender digitaler In
formationen vor der Übertragung an das zweite integrierte
Schaltungschip über die Verbindungsleitungen und zum Ent
schlüsseln hineinkommender digitaler Informationen, die von
der ersten kryptographischen Maschine über die Verbindungs
leitungen empfangen worden sind, verwendet wird.
16. Computersystem nach Anspruch 15, dadurch gekenn
zeichnet, daß das erste integrierte Schaltungschip einen Zu
fallszahlengenerator enthält.
17. Computersystem nach Anspruch 16, dadurch gekenn
zeichnet, daß der Zufallszahlengenerator in der Lage ist,
Signale zu erzeugen, die verwendet werden, um zumindest die
Schlüsselinformationen zu erzeugen.
18. Verfahren zum Übertragen digitaler Informationen
zwischen einem ersten und einem zweiten integrierten Schal
tungschip, die durch Verbindungsleitungen miteinander ver
bunden sind und innerhalb der Verkapselung eines Mehr-Chip-
Moduls implementiert sind, wobei das Verfahren aufweist:
Verschlüsseln eines ersten Schlüssels mit einem in einem nicht-flüchtigen Speicherelement des ersten integrierten Schaltungschips bei dessen Herstellung gespeicherten zweiten Schlüssel, um eine Nachricht zu erzeugen;
Übertragen der Nachricht über die Verbindungsleitungen;
Entschlüsseln der Nachricht mit dem in einem nicht- flüchtigen Speicherelement des zweiten integrierten Schal tungschips gespeicherten zweiten Schlüssel, um den ersten Schlüssel wiederzugewinnen, und
Verwenden des ersten Schlüssels zum Nachrichtenaustausch zwischen dem ersten integrierten Schaltungschip und dem zweiten integrierten Schaltungschip des Mehr-Chip-Moduls.
Verschlüsseln eines ersten Schlüssels mit einem in einem nicht-flüchtigen Speicherelement des ersten integrierten Schaltungschips bei dessen Herstellung gespeicherten zweiten Schlüssel, um eine Nachricht zu erzeugen;
Übertragen der Nachricht über die Verbindungsleitungen;
Entschlüsseln der Nachricht mit dem in einem nicht- flüchtigen Speicherelement des zweiten integrierten Schal tungschips gespeicherten zweiten Schlüssel, um den ersten Schlüssel wiederzugewinnen, und
Verwenden des ersten Schlüssels zum Nachrichtenaustausch zwischen dem ersten integrierten Schaltungschip und dem zweiten integrierten Schaltungschip des Mehr-Chip-Moduls.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet,
daß vor dem Verschlüsseln des ersten Schlüssels das Verfah
ren ferner das Erzeugen des ersten Schlüssels innerhalb des
ersten integrierten Schaltungschips umfaßt, wobei der erste
Schlüssel als Sitzungsschlüssel verwendet wird.
20. Verfahren nach Anspruch 18 oder 19, dadurch gekenn
zeichnet, daß vor dem Übertragen digitaler Informationen
zwischen dem ersten und dem zweiten integrierten Schaltungs
chip das Mehr-Chip-Modul initialisiert wird, indem:
ein statischer Schlüssel in Masken eines ersten inte grierten Schaltungschips und eines zweiten integrierten Schaltungschips implementiert wird;
das erste integrierte Schaltungschip und das zweite in tegrierte Schaltungschip in dem Mehr-Chip-Modul verkapselt werden;
das erste integrierte Schaltungschip und das zweite in tegrierte Schaltungschip derart eingeschaltet werden, daß ein zufällig erzeugter Schlüssel in das erste integrierte Schaltungschip geladen wird;
der zufällig erzeugte Schlüssel mit dem statischen Schlüssel verschlüsselt wird, um eine Nachricht zu erzeugen;
die Nachricht an das zweite integrierte Schaltungschip übertragen wird;
die Nachricht entschlüsselt wird, um den zufällig er zeugten Schlüssel wiederzugewinnen; und
der zufällig erzeugte Schlüssel durch sowohl das erste integrierte Schaltungschip als auch das zweite integrierte Schaltungschip verwendet wird, um Sitzungsschlüssel für eine gesicherte Kommunikation über die Verbindungsleitungen aus zutauschen.
ein statischer Schlüssel in Masken eines ersten inte grierten Schaltungschips und eines zweiten integrierten Schaltungschips implementiert wird;
das erste integrierte Schaltungschip und das zweite in tegrierte Schaltungschip in dem Mehr-Chip-Modul verkapselt werden;
das erste integrierte Schaltungschip und das zweite in tegrierte Schaltungschip derart eingeschaltet werden, daß ein zufällig erzeugter Schlüssel in das erste integrierte Schaltungschip geladen wird;
der zufällig erzeugte Schlüssel mit dem statischen Schlüssel verschlüsselt wird, um eine Nachricht zu erzeugen;
die Nachricht an das zweite integrierte Schaltungschip übertragen wird;
die Nachricht entschlüsselt wird, um den zufällig er zeugten Schlüssel wiederzugewinnen; und
der zufällig erzeugte Schlüssel durch sowohl das erste integrierte Schaltungschip als auch das zweite integrierte Schaltungschip verwendet wird, um Sitzungsschlüssel für eine gesicherte Kommunikation über die Verbindungsleitungen aus zutauschen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/735,976 US5828753A (en) | 1996-10-25 | 1996-10-25 | Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
PCT/US1997/014442 WO1998019420A1 (en) | 1996-10-25 | 1997-08-15 | A circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19782075C2 true DE19782075C2 (de) | 2001-11-08 |
Family
ID=24957957
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782075A Expired - Lifetime DE19782075C2 (de) | 1996-10-25 | 1997-08-15 | Eine Schaltung und ein Verfahren zum Sichern der Verbindungssicherheit innerhalb eines Mehr-Chip-Gehäuses einer integrierten Schaltung |
DE19782075T Granted DE19782075T1 (de) | 1996-10-25 | 1997-08-15 | Eine Schaltung und ein Verfahren zum Sichern der Verbindungssicherheit innerhalb eines Mehr-Chip-Gehäuses einer integrierten Schaltung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782075T Granted DE19782075T1 (de) | 1996-10-25 | 1997-08-15 | Eine Schaltung und ein Verfahren zum Sichern der Verbindungssicherheit innerhalb eines Mehr-Chip-Gehäuses einer integrierten Schaltung |
Country Status (9)
Country | Link |
---|---|
US (2) | US5828753A (de) |
KR (1) | KR20000052797A (de) |
CN (1) | CN1118982C (de) |
AU (1) | AU4231397A (de) |
DE (2) | DE19782075C2 (de) |
GB (1) | GB2334416B (de) |
MY (1) | MY114467A (de) |
TW (1) | TW367569B (de) |
WO (1) | WO1998019420A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006021297A1 (de) * | 2006-05-08 | 2008-01-10 | Mühlbach, Sascha | Verfahren für eine volltransparente, verschlüsselte, multimasterfähige Kommunikation auf Bussystemen |
DE102005013830B4 (de) * | 2005-03-24 | 2008-11-20 | Infineon Technologies Ag | Vorrichtung und Verfahren zum verschlüsselten Übertragen von Daten |
DE102005063482B4 (de) * | 2005-03-24 | 2012-09-06 | Infineon Technologies Ag | Vorrichtung und Verfahren zum verschlüsselten Übertragen von Daten |
Families Citing this family (135)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5828753A (en) * | 1996-10-25 | 1998-10-27 | Intel Corporation | Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
US6542610B2 (en) | 1997-01-30 | 2003-04-01 | Intel Corporation | Content protection for digital transmission systems |
US6151678A (en) * | 1997-09-09 | 2000-11-21 | Intel Corporation | Anti-theft mechanism for mobile computers |
EP0905657B1 (de) * | 1997-09-23 | 2003-05-28 | STMicroelectronics S.r.l. | Banknote mit einer integrierten Schaltung |
US6357004B1 (en) | 1997-09-30 | 2002-03-12 | Intel Corporation | System and method for ensuring integrity throughout post-processing |
EP0994599A4 (de) * | 1998-04-01 | 2009-06-03 | Panasonic Corp | Verfahren zum senden/empfangen von daten, datensender, datenempfänger, einrichtung zum senden/empfangen von daten, verfahren zum senden eines audiovisuellen inhalts, verfahren zum empfangen eines audiovisuellen inhalts, sender und empfänger eines audiovisuellen inhalts, und programmaufzeichungsmedium |
GB2339121B (en) * | 1998-06-30 | 2003-03-05 | Chantilley Corp Ltd | Encryption and decryption key arrangements |
US6401208B2 (en) | 1998-07-17 | 2002-06-04 | Intel Corporation | Method for BIOS authentication prior to BIOS execution |
US6320964B1 (en) | 1998-08-26 | 2001-11-20 | Intel Corporation | Cryptographic accelerator |
US6389533B1 (en) | 1999-02-05 | 2002-05-14 | Intel Corporation | Anonymity server |
US7730300B2 (en) * | 1999-03-30 | 2010-06-01 | Sony Corporation | Method and apparatus for protecting the transfer of data |
US6697489B1 (en) * | 1999-03-30 | 2004-02-24 | Sony Corporation | Method and apparatus for securing control words |
US6795837B1 (en) | 1999-03-31 | 2004-09-21 | Intel Corporation | Programmable random bit source |
US6643374B1 (en) | 1999-03-31 | 2003-11-04 | Intel Corporation | Duty cycle corrector for a random number generator |
US6571335B1 (en) | 1999-04-01 | 2003-05-27 | Intel Corporation | System and method for authentication of off-chip processor firmware code |
US6516415B1 (en) * | 1999-04-23 | 2003-02-04 | Geneticware Co., Ltd | Device and method of maintaining a secret code within an integrated circuit package |
US6647494B1 (en) | 1999-06-14 | 2003-11-11 | Intel Corporation | System and method for checking authorization of remote configuration operations |
US6912513B1 (en) | 1999-10-29 | 2005-06-28 | Sony Corporation | Copy-protecting management using a user scrambling key |
US7039614B1 (en) | 1999-11-09 | 2006-05-02 | Sony Corporation | Method for simulcrypting scrambled data to a plurality of conditional access devices |
UA72944C2 (uk) * | 1999-12-02 | 2005-05-16 | Інфінеон Текнолоджіз Аг | Мікропроцесорний пристрій з кодуванням |
JP3848573B2 (ja) * | 2000-01-18 | 2006-11-22 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | マイクロプロセッサシステム |
JP2001273194A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | インタフェース・セキュリティシステム |
US6687721B1 (en) | 2000-03-31 | 2004-02-03 | Intel Corporation | Random number generator with entropy accumulation |
US6792438B1 (en) | 2000-03-31 | 2004-09-14 | Intel Corporation | Secure hardware random number generator |
WO2001084490A1 (en) * | 2000-04-28 | 2001-11-08 | Hitachi,Ltd | Ic card |
US6990387B1 (en) * | 2000-05-18 | 2006-01-24 | Intel Corporation | Test system for identification and sorting of integrated circuit devices |
FR2810138B1 (fr) * | 2000-06-08 | 2005-02-11 | Bull Cp8 | Procede de stockage securise d'une donnee sensible dans une memoire d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede |
US6895502B1 (en) | 2000-06-08 | 2005-05-17 | Curriculum Corporation | Method and system for securely displaying and confirming request to perform operation on host computer |
US20040205812A1 (en) * | 2000-06-22 | 2004-10-14 | Candelore Brant L. | Method and apparatus for routing program data in a program viewing unit |
US20030206631A1 (en) * | 2000-06-22 | 2003-11-06 | Candelore Brant L. | Method and apparatus for scrambling program data for furture viewing |
US6678833B1 (en) * | 2000-06-30 | 2004-01-13 | Intel Corporation | Protection of boot block data and accurate reporting of boot block contents |
US7484081B1 (en) | 2000-10-10 | 2009-01-27 | Altera Corporation | Method and apparatus for protecting designs in SRAM-based programmable logic devices |
US7350083B2 (en) | 2000-12-29 | 2008-03-25 | Intel Corporation | Integrated circuit chip having firmware and hardware security primitive device(s) |
JP2002229861A (ja) * | 2001-02-07 | 2002-08-16 | Hitachi Ltd | 著作権保護機能つき記録装置 |
DE10113829A1 (de) * | 2001-03-21 | 2002-09-26 | Infineon Technologies Ag | Prozessoranordnung für sicherheitsrelevante Anwendungen und Verfahren zum Ausführen von sicherheitsrelevanten Anwendungen |
JP3719654B2 (ja) * | 2001-05-10 | 2005-11-24 | 松下電器産業株式会社 | Lsiテスト方法 |
US7747853B2 (en) | 2001-06-06 | 2010-06-29 | Sony Corporation | IP delivery of secure digital content |
US7350082B2 (en) * | 2001-06-06 | 2008-03-25 | Sony Corporation | Upgrading of encryption |
US7139398B2 (en) * | 2001-06-06 | 2006-11-21 | Sony Corporation | Time division partial encryption |
US7895616B2 (en) * | 2001-06-06 | 2011-02-22 | Sony Corporation | Reconstitution of program streams split across multiple packet identifiers |
US7546453B2 (en) * | 2001-06-12 | 2009-06-09 | Research In Motion Limited | Certificate management and transfer system and method |
AU2002311039A1 (en) | 2001-06-12 | 2002-12-23 | Research In Motion Limited | System and method for compressing secure e-mail for exchange with a mobile data communication device |
AU2002317062A1 (en) | 2001-06-12 | 2002-12-23 | Research In Motion Limited | Method for processing encoded messages for exchange with a mobile data communication device |
US20030009676A1 (en) * | 2001-07-09 | 2003-01-09 | Cole Terry L. | Peripheral device with secure driver |
US9628269B2 (en) * | 2001-07-10 | 2017-04-18 | Blackberry Limited | System and method for secure message key caching in a mobile communication device |
TWI222609B (en) * | 2001-07-25 | 2004-10-21 | Matsushita Electric Ind Co Ltd | A method of producing a decrypting apparatus having a cryptographic device and cryptographic information, a system for providing such device and information, and the decrypting apparatus produced by the production method |
CN101232504B (zh) | 2001-08-06 | 2012-09-19 | 捷讯研究有限公司 | 用于处理已编码消息的系统和方法 |
WO2003021863A1 (en) * | 2001-08-31 | 2003-03-13 | Hamilton Jon W | Non-algebraic method of encryption and decryption |
JP2003108949A (ja) * | 2001-09-28 | 2003-04-11 | Rohm Co Ltd | 認証システム及び半導体装置 |
US7248585B2 (en) * | 2001-10-22 | 2007-07-24 | Sun Microsystems, Inc. | Method and apparatus for a packet classifier |
EP1359550A1 (de) * | 2001-11-30 | 2003-11-05 | STMicroelectronics S.A. | Wiederherstellung einer Geheimzahl mittels der Kennzahl einer integrierten Schaltung |
EP1391853A1 (de) * | 2001-11-30 | 2004-02-25 | STMicroelectronics S.A. | Diversifikation der Kennzahl einer integrierten Schaltung |
DE10162310A1 (de) * | 2001-12-19 | 2003-07-03 | Philips Intellectual Property | Verfahren und Anordnung zur Übertragung von Signalen von erzeugenden Funktionseinheiten an verarbeitende Funktionseinheiten elektrischer Schaltungen |
US7215770B2 (en) * | 2002-01-02 | 2007-05-08 | Sony Corporation | System and method for partially encrypted multimedia stream |
US7233669B2 (en) * | 2002-01-02 | 2007-06-19 | Sony Corporation | Selective encryption to enable multiple decryption keys |
US7039938B2 (en) * | 2002-01-02 | 2006-05-02 | Sony Corporation | Selective encryption for video on demand |
US7823174B2 (en) * | 2002-01-02 | 2010-10-26 | Sony Corporation | Macro-block based content replacement by PID mapping |
US7376233B2 (en) * | 2002-01-02 | 2008-05-20 | Sony Corporation | Video slice and active region based multiple partial encryption |
US7242773B2 (en) * | 2002-09-09 | 2007-07-10 | Sony Corporation | Multiple partial encryption using retuning |
US7765567B2 (en) * | 2002-01-02 | 2010-07-27 | Sony Corporation | Content replacement by PID mapping |
US7155012B2 (en) * | 2002-01-02 | 2006-12-26 | Sony Corporation | Slice mask and moat pattern partial encryption |
US7302059B2 (en) * | 2002-01-02 | 2007-11-27 | Sony Corporation | Star pattern partial encryption |
US7218738B2 (en) * | 2002-01-02 | 2007-05-15 | Sony Corporation | Encryption and content control in a digital broadcast system |
KR100420555B1 (ko) * | 2002-04-19 | 2004-03-02 | 한국전자통신연구원 | 고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법 |
US20090180025A1 (en) * | 2002-05-28 | 2009-07-16 | Sony Corporation | Method and apparatus for overlaying graphics on video |
US20030226029A1 (en) * | 2002-05-29 | 2003-12-04 | Porter Allen J.C. | System for protecting security registers and method thereof |
US8818896B2 (en) * | 2002-09-09 | 2014-08-26 | Sony Corporation | Selective encryption with coverage encryption |
US8572408B2 (en) * | 2002-11-05 | 2013-10-29 | Sony Corporation | Digital rights management of a digital device |
US7724907B2 (en) * | 2002-11-05 | 2010-05-25 | Sony Corporation | Mechanism for protecting the transfer of digital content |
US8645988B2 (en) * | 2002-12-13 | 2014-02-04 | Sony Corporation | Content personalization for digital content |
US8667525B2 (en) * | 2002-12-13 | 2014-03-04 | Sony Corporation | Targeted advertisement selection from a digital stream |
US7409702B2 (en) * | 2003-03-20 | 2008-08-05 | Sony Corporation | Auxiliary program association table |
US8234504B2 (en) * | 2003-04-15 | 2012-07-31 | Broadcom Corporation | Method and system for data encryption and decryption |
US7392399B2 (en) * | 2003-05-05 | 2008-06-24 | Sun Microsystems, Inc. | Methods and systems for efficiently integrating a cryptographic co-processor |
FR2857534B1 (fr) * | 2003-07-09 | 2005-10-28 | Innova Card | Circuit integre comportant un module ordinaire et un module securise raccordes par une liaison protegee |
US7177888B2 (en) * | 2003-08-01 | 2007-02-13 | Intel Corporation | Programmable random bit source |
US20050036067A1 (en) * | 2003-08-05 | 2005-02-17 | Ryal Kim Annon | Variable perspective view of video images |
US7530108B1 (en) | 2003-09-15 | 2009-05-05 | The Directv Group, Inc. | Multiprocessor conditional access module and method for using the same |
US20050066357A1 (en) * | 2003-09-22 | 2005-03-24 | Ryal Kim Annon | Modifying content rating |
US7263187B2 (en) * | 2003-10-31 | 2007-08-28 | Sony Corporation | Batch mode session-based encryption of video on demand content |
US7853980B2 (en) * | 2003-10-31 | 2010-12-14 | Sony Corporation | Bi-directional indices for trick mode video-on-demand |
US20050097596A1 (en) * | 2003-10-31 | 2005-05-05 | Pedlow Leo M.Jr. | Re-encrypted delivery of video-on-demand content |
US20050097597A1 (en) * | 2003-10-31 | 2005-05-05 | Pedlow Leo M.Jr. | Hybrid storage of video on demand content |
US7620180B2 (en) * | 2003-11-03 | 2009-11-17 | Sony Corporation | Preparation of content for multiple conditional access methods in video on demand |
US7346163B2 (en) * | 2003-10-31 | 2008-03-18 | Sony Corporation | Dynamic composition of pre-encrypted video on demand content |
US7343013B2 (en) * | 2003-12-16 | 2008-03-11 | Sony Corporation | Composite session-based encryption of video on demand content |
US20050102702A1 (en) * | 2003-11-12 | 2005-05-12 | Candelore Brant L. | Cablecard with content manipulation |
CN1332522C (zh) * | 2003-12-25 | 2007-08-15 | 电子科技大学 | 具有安全保护功能的密码芯片的制备方法 |
US20050169473A1 (en) * | 2004-02-03 | 2005-08-04 | Candelore Brant L. | Multiple selective encryption with DRM |
DE102004014435A1 (de) * | 2004-03-24 | 2005-11-17 | Siemens Ag | Anordnung mit einem integrierten Schaltkreis |
EP1605359A1 (de) * | 2004-06-11 | 2005-12-14 | Axalto SA | Verbergen von Informationen, die auf einem Datenbus übertragen werden |
US7348887B1 (en) | 2004-06-15 | 2008-03-25 | Eigent Technologies, Llc | RFIDs embedded into semiconductors |
US20060036849A1 (en) * | 2004-08-09 | 2006-02-16 | Research In Motion Limited | System and method for certificate searching and retrieval |
US9094429B2 (en) * | 2004-08-10 | 2015-07-28 | Blackberry Limited | Server verification of secure electronic messages |
US7631183B2 (en) | 2004-09-01 | 2009-12-08 | Research In Motion Limited | System and method for retrieving related certificates |
US7549043B2 (en) | 2004-09-01 | 2009-06-16 | Research In Motion Limited | Providing certificate matching in a system and method for searching and retrieving certificates |
US7640428B2 (en) | 2004-09-02 | 2009-12-29 | Research In Motion Limited | System and method for searching and retrieving certificates |
US8612772B1 (en) | 2004-09-10 | 2013-12-17 | Altera Corporation | Security core using soft key |
US8566616B1 (en) | 2004-09-10 | 2013-10-22 | Altera Corporation | Method and apparatus for protecting designs in SRAM-based programmable logic devices and the like |
US8074082B2 (en) * | 2004-10-08 | 2011-12-06 | Aprolase Development Co., Llc | Anti-tamper module |
US8281132B2 (en) * | 2004-11-29 | 2012-10-02 | Broadcom Corporation | Method and apparatus for security over multiple interfaces |
US7895617B2 (en) * | 2004-12-15 | 2011-02-22 | Sony Corporation | Content substitution editor |
US8041190B2 (en) | 2004-12-15 | 2011-10-18 | Sony Corporation | System and method for the creation, synchronization and delivery of alternate content |
US8276185B2 (en) * | 2005-01-19 | 2012-09-25 | Micron Technology, Inc. | Enhanced security memory access method and architecture |
KR100666328B1 (ko) * | 2005-02-11 | 2007-01-09 | 삼성전자주식회사 | 온 칩 메모리를 이용한 기밀 정보 보안 장치 및 보안 방법 |
US7712674B1 (en) | 2005-02-22 | 2010-05-11 | Eigent Technologies Llc | RFID devices for verification of correctness, reliability, functionality and security |
JP2006279868A (ja) * | 2005-03-30 | 2006-10-12 | Sharp Corp | 半導体装置、および、それを備えるicカード |
US9171187B2 (en) * | 2005-05-13 | 2015-10-27 | Nokia Technologies Oy | Implementation of an integrity-protected secure storage |
CN101061662B (zh) * | 2005-10-14 | 2011-08-17 | 捷讯研究有限公司 | 用于保护主加密密钥的系统和方法 |
US20070157030A1 (en) * | 2005-12-30 | 2007-07-05 | Feghali Wajdi K | Cryptographic system component |
US7900022B2 (en) * | 2005-12-30 | 2011-03-01 | Intel Corporation | Programmable processing unit with an input buffer and output buffer configured to exclusively exchange data with either a shared memory logic or a multiplier based upon a mode instruction |
US8185921B2 (en) | 2006-02-28 | 2012-05-22 | Sony Corporation | Parental control of displayed content using closed captioning |
US7555464B2 (en) * | 2006-03-01 | 2009-06-30 | Sony Corporation | Multiple DRM management |
US7814161B2 (en) | 2006-06-23 | 2010-10-12 | Research In Motion Limited | System and method for handling electronic mail mismatches |
KR100773057B1 (ko) * | 2006-09-06 | 2007-11-02 | 삼성전자주식회사 | 슬롯을 구비한 휴대용 단말기에서의 근거리 무선통신 방법및 장치 |
US8255988B2 (en) * | 2007-03-28 | 2012-08-28 | Microsoft Corporation | Direct peripheral communication for restricted mode operation |
US7506176B1 (en) * | 2008-03-10 | 2009-03-17 | International Business Machines Corporation | Encryption mechanism on multi-core processor |
KR101496975B1 (ko) | 2008-05-28 | 2015-03-02 | 삼성전자주식회사 | 고체 상태 디스크 및 이에 대한 입출력방법 |
JP2012080295A (ja) * | 2010-09-30 | 2012-04-19 | Toshiba Corp | 情報記憶装置、情報記憶方法、及び電子機器 |
ES2737426T3 (es) * | 2010-12-03 | 2020-01-14 | Novomatic Ag | Dispositivo y método de manejo de datos confidenciales |
KR20130139604A (ko) | 2012-06-13 | 2013-12-23 | 삼성전자주식회사 | 복수의 메모리 칩을 구비한 메모리 장치, 그 인증 시스템 및 인증 방법 |
JP5954030B2 (ja) * | 2012-08-02 | 2016-07-20 | 富士通株式会社 | 暗号処理装置および方法 |
US10103872B2 (en) | 2014-09-26 | 2018-10-16 | Intel Corporation | Securing audio communications |
US10726162B2 (en) * | 2014-12-19 | 2020-07-28 | Intel Corporation | Security plugin for a system-on-a-chip platform |
US9674162B1 (en) | 2015-03-13 | 2017-06-06 | Amazon Technologies, Inc. | Updating encrypted cryptographic key pair |
US9479340B1 (en) | 2015-03-30 | 2016-10-25 | Amazon Technologies, Inc. | Controlling use of encryption keys |
CN105528548A (zh) * | 2015-12-09 | 2016-04-27 | 乐鑫信息科技(上海)有限公司 | 对芯片OutNvMem中代码批量加密并自动解密的方法 |
US10382410B2 (en) * | 2016-01-12 | 2019-08-13 | Advanced Micro Devices, Inc. | Memory operation encryption |
DE102016123178A1 (de) * | 2016-11-30 | 2018-05-30 | genua GmbH | Verschlüsselungsvorrichtung zum Verschlüsseln eines Datenpakets |
US10614232B2 (en) * | 2018-09-10 | 2020-04-07 | John Almeida | Storing and using multipurpose secret data |
US10892895B2 (en) * | 2018-09-10 | 2021-01-12 | Atense, Inc. | Storing and using multipurpose secret data |
CN110365480A (zh) * | 2019-07-19 | 2019-10-22 | 中安云科科技发展(山东)有限公司 | 一种多芯片密钥同步方法、系统及密码设备 |
CN113675097B (zh) * | 2021-08-16 | 2024-02-20 | 深圳市国微电子有限公司 | 一种三维芯片的制造方法以及三维芯片 |
TWI809741B (zh) * | 2022-03-02 | 2023-07-21 | 大陸商星宸科技股份有限公司 | 具有命令轉發機制的多晶片系統及地址產生方法 |
CN115694813B (zh) * | 2022-12-30 | 2023-03-17 | 三未信安科技股份有限公司 | 一种多芯片密钥管理系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3631797C2 (de) * | 1986-09-18 | 1992-10-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
DE4125812A1 (de) * | 1991-08-01 | 1993-02-04 | Siemens Ag | Verfahren zur signaltechnisch sicheren datenuebertragung |
DE4215955C1 (de) * | 1992-05-14 | 1993-12-09 | Siemens Ag | Informationsübertragungssystem, bestehend aus einer Schreib/Leseeinheit und einer tragbaren Datenträgeranordnung |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2311360A1 (fr) | 1975-05-13 | 1976-12-10 | Innovation Ste Int | Systeme pour memoriser des donnees de maniere confidentielle au moyen d'objets portatifs electroniques comportant un circuit de memorisation des erreurs de code confidentiel |
FR2392447A1 (fr) | 1977-05-26 | 1978-12-22 | Cii Honeywell Bull | Systeme de traitement d'informations protegeant le secret d'informations confidentielles |
US4310720A (en) | 1978-03-31 | 1982-01-12 | Pitney Bowes Inc. | Computer accessing system |
FR2469760A1 (fr) | 1979-11-09 | 1981-05-22 | Cii Honeywell Bull | Procede et systeme d'identification de personnes demandant l'acces a certains milieux |
FR2477344B1 (fr) | 1980-03-03 | 1986-09-19 | Bull Sa | Procede et systeme de transmission d'informations confidentielles |
FR2480539B1 (fr) | 1980-04-09 | 1985-09-13 | Cii Honeywell Bull | Procede et systeme de transmission de messages signes |
FR2514593B1 (fr) | 1981-10-09 | 1986-12-26 | Bull Sa | Procede et dispositif pour authentifier la signature d'un message signe |
FR2526977B1 (fr) | 1982-05-14 | 1988-06-10 | Cii Honeywell Bull | Procede et dispositif pour authentifier ou certifier au moins une information contenue dans une memoire d'un support electronique notamment amovible et portatif tel qu'une carte |
FR2530053B1 (fr) | 1982-07-08 | 1986-04-25 | Bull Sa | Procede pour certifier la provenance d'au moins une information enregistree dans une memoire d'un premier dispositif electronique et transmise a un deuxieme dispositif electronique, et systeme pour la mise en oeuvre d'un tel procede |
FR2539897B1 (fr) | 1983-01-20 | 1988-12-30 | Cii Honeywell Bull | Procede et dispositif pour habiliter le detenteur d'un objet portatif tel qu'une carte, a acceder par cette carte a au moins un service dispense par au moins un organisme habilitant |
FR2601535B1 (fr) | 1986-07-11 | 1988-10-21 | Bull Cp8 | Procede pour certifier l'authenticite d'une donnee echangee entre deux dispositifs connectes en local ou a distance par une ligne de transmission |
FR2601476B1 (fr) | 1986-07-11 | 1988-10-21 | Bull Cp8 | Procede pour authentifier une donnee d'habilitation externe par un objet portatif tel qu'une carte a memoire |
FR2618002B1 (fr) | 1987-07-10 | 1991-07-05 | Schlumberger Ind Sa | Procede et systeme d'authentification de cartes a memoire electronique |
DE3901457A1 (de) * | 1989-01-19 | 1990-08-02 | Strahlen Umweltforsch Gmbh | Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit |
FR2651347A1 (fr) | 1989-08-22 | 1991-03-01 | Trt Telecom Radio Electr | Procede de generation de nombre unique pour carte a microcircuit et application a la cooperation de la carte avec un systeme hote. |
WO2004077300A1 (ja) * | 1992-01-22 | 2004-09-10 | Yoshimasa Kadooka | Icメモリカード及びそのデータ保護方法 |
US5596718A (en) * | 1992-07-10 | 1997-01-21 | Secure Computing Corporation | Secure computer network using trusted path subsystem which encrypts/decrypts and communicates with user through local workstation user I/O devices without utilizing workstation processor |
US5559883A (en) * | 1993-08-19 | 1996-09-24 | Chipcom Corporation | Method and apparatus for secure data packet bus communication |
US5377264A (en) * | 1993-12-09 | 1994-12-27 | Pitney Bowes Inc. | Memory access protection circuit with encryption key |
US5483596A (en) * | 1994-01-24 | 1996-01-09 | Paralon Technologies, Inc. | Apparatus and method for controlling access to and interconnection of computer system resources |
US5805706A (en) | 1996-04-17 | 1998-09-08 | Intel Corporation | Apparatus and method for re-encrypting data without unsecured exposure of its non-encrypted format |
US5473692A (en) | 1994-09-07 | 1995-12-05 | Intel Corporation | Roving software license for a hardware agent |
US5539828A (en) | 1994-05-31 | 1996-07-23 | Intel Corporation | Apparatus and method for providing secured communications |
US5530753A (en) * | 1994-08-15 | 1996-06-25 | International Business Machines Corporation | Methods and apparatus for secure hardware configuration |
US5615263A (en) * | 1995-01-06 | 1997-03-25 | Vlsi Technology, Inc. | Dual purpose security architecture with protected internal operating system |
US5828753A (en) * | 1996-10-25 | 1998-10-27 | Intel Corporation | Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
-
1996
- 1996-10-25 US US08/735,976 patent/US5828753A/en not_active Expired - Lifetime
-
1997
- 1997-01-09 MY MYPI97004734A patent/MY114467A/en unknown
- 1997-08-15 DE DE19782075A patent/DE19782075C2/de not_active Expired - Lifetime
- 1997-08-15 AU AU42313/97A patent/AU4231397A/en not_active Abandoned
- 1997-08-15 KR KR1019990703615A patent/KR20000052797A/ko not_active Application Discontinuation
- 1997-08-15 GB GB9909491A patent/GB2334416B/en not_active Expired - Fee Related
- 1997-08-15 DE DE19782075T patent/DE19782075T1/de active Granted
- 1997-08-15 WO PCT/US1997/014442 patent/WO1998019420A1/en not_active Application Discontinuation
- 1997-08-15 CN CN97181008A patent/CN1118982C/zh not_active Expired - Fee Related
- 1997-08-26 TW TW086112272A patent/TW367569B/zh not_active IP Right Cessation
-
1998
- 1998-09-21 US US09/158,344 patent/US6209098B1/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3631797C2 (de) * | 1986-09-18 | 1992-10-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
DE4125812A1 (de) * | 1991-08-01 | 1993-02-04 | Siemens Ag | Verfahren zur signaltechnisch sicheren datenuebertragung |
DE4215955C1 (de) * | 1992-05-14 | 1993-12-09 | Siemens Ag | Informationsübertragungssystem, bestehend aus einer Schreib/Leseeinheit und einer tragbaren Datenträgeranordnung |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005013830B4 (de) * | 2005-03-24 | 2008-11-20 | Infineon Technologies Ag | Vorrichtung und Verfahren zum verschlüsselten Übertragen von Daten |
DE102005063482B4 (de) * | 2005-03-24 | 2012-09-06 | Infineon Technologies Ag | Vorrichtung und Verfahren zum verschlüsselten Übertragen von Daten |
US8683217B2 (en) | 2005-03-24 | 2014-03-25 | Infineon Technologies Ag | Device and method for transmitting data in an encrypted manner |
DE102006021297A1 (de) * | 2006-05-08 | 2008-01-10 | Mühlbach, Sascha | Verfahren für eine volltransparente, verschlüsselte, multimasterfähige Kommunikation auf Bussystemen |
Also Published As
Publication number | Publication date |
---|---|
US5828753A (en) | 1998-10-27 |
TW367569B (en) | 1999-08-21 |
KR20000052797A (ko) | 2000-08-25 |
WO1998019420A1 (en) | 1998-05-07 |
GB2334416B (en) | 2001-04-11 |
CN1118982C (zh) | 2003-08-20 |
AU4231397A (en) | 1998-05-22 |
GB9909491D0 (en) | 1999-06-23 |
US6209098B1 (en) | 2001-03-27 |
CN1242120A (zh) | 2000-01-19 |
MY114467A (en) | 2002-10-31 |
DE19782075T1 (de) | 1999-09-30 |
GB2334416A (en) | 1999-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19782075C2 (de) | Eine Schaltung und ein Verfahren zum Sichern der Verbindungssicherheit innerhalb eines Mehr-Chip-Gehäuses einer integrierten Schaltung | |
DE60023705T2 (de) | Sichere verteilung und schutz einer schlüsselinformation | |
Yasin et al. | CamoPerturb: Secure IC camouflaging for minterm protection | |
DE69635868T2 (de) | Verfahren und vorrichtung zum kryptographisch gesteuerten betrieb eines zusatzgeräts | |
DE60101147T2 (de) | Mikroprozessor beständig gegen eine energie-analyse | |
DE10196006B4 (de) | Erzeugen einer Schlüsselhierarchie zur Verwendung in einer isolierten Ausführungsumgebung | |
DE69938045T2 (de) | Verwendung von unvorhersagbarer Information zur Leckminimierung von Chipkarten und anderen Kryptosystemen | |
DE69720614T2 (de) | Verschlüsselungseinheit mit Kontaktpunktlogik | |
EP2727277B1 (de) | System zur sicheren übertragung von daten und verfahren | |
EP1234239B1 (de) | Mikroprozessoranordnung mit verschlüsselung | |
DE112005001654B4 (de) | Verfahren zum Übermitteln von Direct-Proof-Privatschlüsseln an Geräte mittels einer Verteilungs-CD | |
DE60217260T2 (de) | Datenverarbeitungs- und Verschlüsselungseinheit | |
US10565381B2 (en) | Method and apparatus for performing firmware programming on microcontroller chip, and associated microcontroller chip | |
CN101223728A (zh) | 用于远程器件注册的系统和方法 | |
DE102016112552A1 (de) | Datenchiffrierung und -dechiffrierung auf der Grundlage einer Vorrichtungs- und Datenauthentifizierung | |
DE19532617A1 (de) | Verfahren und Vorrichtung zur Versiegelung von Computerdaten | |
US20110072279A1 (en) | Device and method for securely storing data | |
DE102007044330A1 (de) | Verschlüsselungsprozessor und Verfahren zum Schreiben und Lesen von Daten | |
DE102005013830B4 (de) | Vorrichtung und Verfahren zum verschlüsselten Übertragen von Daten | |
DE10200288A1 (de) | Eine Vorrichtung zur Ausführung von Anwendungen, die sichere Transaktionen und/oder Zugangskontrolle zu werthaltigen Inhalten und/oder Dienstleistungen umfassen, und Verfahren zum Schutz einer solchen Vorrichtung | |
DE102014208855A1 (de) | Verfahren zum Durchführen einer Kommunikation zwischen Steuergeräten | |
DE60030074T2 (de) | Elektronischer Sicherheitsbaustein | |
US20020172358A1 (en) | Method and device for data encryption in programming of control units | |
DE10162310A1 (de) | Verfahren und Anordnung zur Übertragung von Signalen von erzeugenden Funktionseinheiten an verarbeitende Funktionseinheiten elektrischer Schaltungen | |
CN102013977B (zh) | 用于远程器件注册的系统和方法 |