KR100420555B1 - 고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법 - Google Patents
고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법 Download PDFInfo
- Publication number
- KR100420555B1 KR100420555B1 KR10-2002-0021504A KR20020021504A KR100420555B1 KR 100420555 B1 KR100420555 B1 KR 100420555B1 KR 20020021504 A KR20020021504 A KR 20020021504A KR 100420555 B1 KR100420555 B1 KR 100420555B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- command
- session
- encryption
- decryption processing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/122—Hardware reduction or efficient architectures
Abstract
Description
Claims (4)
- 호스트 장비와의 표준 정합 기능을 수행하는 호스트 정합부;상기 호스트 장비로부터 입력되는 명령 데이터 및 암복호 처리용 데이터를 전달하고, 이에 따른 암복호 처리 결과 데이터 및 응답 데이터를 상기 호스트 장비로 전달하는 로컬 버스 중재부;상기 호스트 장비로부터의 상기 명령 데이터를 해석하여 암복호 처리용 명령이면 응답 데이터를 생성하여 상기 정합부에 전달하고, 암복호 처리용 명령이 아니면 상기 명령 데이터 및 암복호에 필요한 변수들을 전달하여 암복호 처리 동작의 시작을 명령하는 명령 해석기;상기 호스트 장비로부터 상기 명령 해석기를 통해 전달되는 암복호 처리 명령 이외의 명령에 따른 동작을 수행할 수 있도록 제어하고 명령 수행 결과에 해당되는 응답 데이터를 생성하는 CPU;상기 명령 해석기로부터 상기 암복호에 필요한 변수들을 전달받아 블록 암호 알고리즘을 구현하여 블록 암호화 혹은 복호화 동작을 수행하는 암호칩;각 세션에 따른 세션 키, 초기화 벡터, 운용 모드 및 세션의 정상 여부를 나타내는 데이터 등을 저장하는 세션 데이터 메모리;상기 호스트 장비로부터의 상기 암복호 처리용 데이터와 상기 암호칩의 암복호 처리 결과 데이터를 임시 저장하는 입출력 버퍼 메모리; 및상기 CPU의 프로그램 및 데이터들을 저장하는 CPU 메모리를 포함하여 이루어진 것을 특징으로 하는 고속 세션 변경이 가능한 블록 암호화 장치.
- 제 1 항에 있어서, 상기 로컬 버스 중재부는 상기 호스트 정합부를 통해 입력되는 입력 데이터를 명령 데이터와 처리용 데이터로 구분하여 전달하고, 상기 응답 데이터와 암복호 처리 결과 데이터를 상기 호스트 정합부로 전달하는 버스 스위치;상기 명령 데이터를 저장하는 명령 입력 버퍼;상기 암복호 처리용 데이터를 저장하는 데이터 입력 버퍼;상기 암복호 처리 결과 데이터를 저장하는 데이터 출력 버퍼; 및상기 응답 데이터를 저장하는 응답 출력 버퍼를 포함하여 이루어진 것을 특징으로 하는 고속 세션 변경이 가능한 블록 암호화 장치.
- 제 1 항에 있어서, 상기 암호칩은 상기 명령 해석기로부터 암복호 처리에 필요한 세션 ID, 데이터 길이 값등의 변수들과 동작 시작 명령을 입력받아 처리하는 명령 해석기 정합부;상기 명령 해석기 정합부로부터 입력된 세션 ID 값을 바탕으로 상기 세션 데이터 메모리를 직접 억세스하여 세션 초기화에 필요한 세션 키, 초기 벡터, 운용 모드 데이터 등을 읽어오는 세션 데이터 메모리 정합부;상기 입력 버퍼 메모리로부터 암복호 처리용 데이터를 입력하는 입력 버퍼 메모리 정합부;상기 출력 버퍼 메모리로 암복호 처리 결과 데이터를 출력하는 출력 버퍼 메모리 정합부;상기 입력 버퍼 메모리 정합부를 통해 입력된 암복호 처리용 데이터에 따라 블록 암호 알고리즘을 구현하고, 암복호 처리 결과 데이터를 상기 출력 버퍼 메모리 정합부로 출력하는 블록 암복호 처리부; 및상기 세션 ID, 운용 모드, 세션 키, 초기 벡터 등의 데이터를 저장하며, 한쌍으로 구성된 다수의 레지스터를 포함하여 이루어진 것을 특징으로 하는 고속 세션 변경이 가능한 블록 암호화 장치.
- (a) 명령 입력 버퍼에 저장된 호스트 장비의 명령 데이터가 암복호 처리 명령인지를 명령 해석기가 판단하는 단계;(b) 상기 (a) 단계의 판단 결과 암복호 처리 명령이 아닐 경우 상기 명령 입력 버퍼에 저장된 상기 명령 데이터를 CPU가 읽어와 해석하고 상기 호스트 장비에 응답한 후 명령 해석 결과에 따라 명령을 수행하는 단계;(c) 상기 (a) 단계의 판단 결과 암복호 처리 명령일 경우 상기 명령 입력 버퍼에 저장된 상기 명령 데이터로부터 세션 ID 및 데이터 길이 값을 분리하고 암호칩에게 전달하는 단계;(d) 상기 세션 ID 및 데이터 길이 값을 전달받은 상기 암호칩은 이를 해당 저장용 레지스터에 저장하고, 저장된 데이터를 해당 처리용 레지스터에 전달하는 단계;(e) 상기 세션 ID 정보로부터 세션 데이터 메모리를 억세스하여 현재 세션 정보를 읽어와 해당 저장용 레지스터에 저장하고, 저장된 데이터를 해당 처리용 레지스터에 전달한 후 세션의 정상 여부를 상기 명령 해석기로 전달하는 단계;(f) 상기 명령 해석기는 세션이 정상인지를 판단하여 정상이면 상기 암호칩에게 암복호 동작 시작을 명령하는 동시에 응답 데이터를 생성하여 상기 호스트 장비에게 전달하고, 비정상이면 상기 호스트 장비에게 현재 세션이 정상적으로 초기화되지 못한 세션임을 알리는 단계;(g) 상기 명령 해석기로부터 암복호 동작을 명령받은 상기 암호칩은 설정된 데이터 길이만큼 암복호 처리 동작을 수행하는 단계;(h) 상기 암복호 처리 동작이 완료된 후 초기 벡터값이 갱신되었는지를 판단하여 상기 초기 벡터값이 갱신되었으면 갱신된 초기 벡터 값을 해당 저장용 레지스터에 저장하는 단계;(i) 상기 암복호 처리 동작이 완료된 후 상기 암호칩에 다음 명령이 입력되었으면 다음 명령에 대한 정상 여부를 명령 해석기에게 알려준 후 상기 (f) 단계로 천이하는 단계;(j) 상기 암호칩에 다음 명령이 입력되지 않고, 상기 명령 입력 버퍼에 다음 명령이 입력되었으면 상기 (a) 단계로 천이하고, 상기 명령 입력 버퍼에 다음 명령이 입력되지 않았으면 동작을 종료하는 단계를 포함하여 이루어진 것을 특징으로 하는 고속 세션 변경이 가능한 고속 암호화 장치의 구동 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0021504A KR100420555B1 (ko) | 2002-04-19 | 2002-04-19 | 고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0021504A KR100420555B1 (ko) | 2002-04-19 | 2002-04-19 | 고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030083100A KR20030083100A (ko) | 2003-10-30 |
KR100420555B1 true KR100420555B1 (ko) | 2004-03-02 |
Family
ID=32379670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0021504A KR100420555B1 (ko) | 2002-04-19 | 2002-04-19 | 고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100420555B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100930591B1 (ko) * | 2007-12-10 | 2009-12-09 | 한국전자통신연구원 | 고속 세션 변경이 가능한 암호화 장치 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100528890B1 (ko) * | 2002-06-26 | 2005-11-22 | 한국전자통신연구원 | 다양한 인터페이스를 갖는 고속 블럭 암호 장치 및 그구동 방법 |
KR20090059602A (ko) | 2007-12-07 | 2009-06-11 | 한국전자통신연구원 | 세션 메모리 버스를 구비한 암호화 장치 |
KR101496975B1 (ko) | 2008-05-28 | 2015-03-02 | 삼성전자주식회사 | 고체 상태 디스크 및 이에 대한 입출력방법 |
CN108446137A (zh) * | 2018-02-26 | 2018-08-24 | 国民技术股份有限公司 | 通道寄存器初始化方法、装置及dma设备、终端 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575599A (ja) * | 1991-09-18 | 1993-03-26 | Matsushita Electric Ind Co Ltd | 暗証番号照合装置 |
WO1998019420A1 (en) * | 1996-10-25 | 1998-05-07 | Intel Corporation | A circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
JPH10271107A (ja) * | 1997-03-21 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | データ暗号化方法及び装置 |
KR20010048160A (ko) * | 1999-11-25 | 2001-06-15 | 한승조 | Pc 기반의 유.에스.비. 보안 모듈과 암호칩을 사용한정보 보호 장치 |
KR20030043447A (ko) * | 2001-11-28 | 2003-06-02 | 한국전자통신연구원 | 고속 하드웨어 암호 처리 시스템 및 그 방법 |
KR20030043451A (ko) * | 2001-11-28 | 2003-06-02 | 한국전자통신연구원 | 대칭 및 비대칭키 암호 연산 처리 시스템 및 그 처리 방법 |
-
2002
- 2002-04-19 KR KR10-2002-0021504A patent/KR100420555B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575599A (ja) * | 1991-09-18 | 1993-03-26 | Matsushita Electric Ind Co Ltd | 暗証番号照合装置 |
WO1998019420A1 (en) * | 1996-10-25 | 1998-05-07 | Intel Corporation | A circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
JPH10271107A (ja) * | 1997-03-21 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | データ暗号化方法及び装置 |
KR20010048160A (ko) * | 1999-11-25 | 2001-06-15 | 한승조 | Pc 기반의 유.에스.비. 보안 모듈과 암호칩을 사용한정보 보호 장치 |
KR20030043447A (ko) * | 2001-11-28 | 2003-06-02 | 한국전자통신연구원 | 고속 하드웨어 암호 처리 시스템 및 그 방법 |
KR20030043451A (ko) * | 2001-11-28 | 2003-06-02 | 한국전자통신연구원 | 대칭 및 비대칭키 암호 연산 처리 시스템 및 그 처리 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100930591B1 (ko) * | 2007-12-10 | 2009-12-09 | 한국전자통신연구원 | 고속 세션 변경이 가능한 암호화 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20030083100A (ko) | 2003-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0876026B1 (en) | Programmable crypto processing system and method | |
US5961626A (en) | Method and processing interface for transferring data between host systems and a packetized processing system | |
JP3789454B2 (ja) | 暗号コプロセッサを有するストリームプロセッサ | |
EP1370971B1 (en) | Processing modules for computer architecture for broadband networks | |
KR20150143708A (ko) | 스토리지 디바이스 보조 인라인 암호화 및 암호해독 | |
US11888827B2 (en) | Secure data transfer apparatus, system, and method | |
CN112329038B (zh) | 一种基于usb接口的数据加密控制系统及芯片 | |
JP2006338538A (ja) | ストリームプロセッサ | |
US11238166B2 (en) | Data processing device and operating method therefor | |
KR100420555B1 (ko) | 고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법 | |
CN117033275B (zh) | 加速卡间的dma方法、装置、加速卡、加速平台及介质 | |
KR101126596B1 (ko) | 단일 및 다중 aes 동작을 지원하기 위한 듀얼 모드 aes 장치 및 방법 | |
CN110929298A (zh) | 多接口lrm加密板卡 | |
CN105468983A (zh) | 基于sata接口的数据传输方法与装置 | |
CN113127896B (zh) | 基于独立加密芯片的数据处理方法及设备 | |
EP4134845A1 (en) | Memory access method, system-on-chip, and electronic device | |
JP2001051871A (ja) | リモートデバッグ装置 | |
JP2023542936A (ja) | チャネル暗号化区別のためのメタデータ調整(metadata tweak) | |
CN112257092A (zh) | 数据传输控制方法、密钥管理方法、配置方法及相关装置 | |
Yao et al. | A dynamic reconfigurable design of multiple cryptographic algorithms based on FPGA | |
CN107562686B (zh) | 信息处理方法和装置 | |
KR102220774B1 (ko) | 단말의 암호화 처리 시스템 및 그 방법 | |
JP2002297030A (ja) | 暗号処理装置及び暗号処理方法並びにプログラム | |
US7444642B2 (en) | Method for indicating completion status of asynchronous events | |
CN113127901B (zh) | 一种数据加密传输的处理方法、装置及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20141224 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20200129 Year of fee payment: 17 |