DE19752695A1 - Electronic switching element for blocking electronic parts in a chip card - Google Patents

Electronic switching element for blocking electronic parts in a chip card

Info

Publication number
DE19752695A1
DE19752695A1 DE1997152695 DE19752695A DE19752695A1 DE 19752695 A1 DE19752695 A1 DE 19752695A1 DE 1997152695 DE1997152695 DE 1997152695 DE 19752695 A DE19752695 A DE 19752695A DE 19752695 A1 DE19752695 A1 DE 19752695A1
Authority
DE
Germany
Prior art keywords
voltage
switching element
switches
inputs
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1997152695
Other languages
German (de)
Inventor
Hans-Diedrich Kreft
Michael Jenning
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Angewandte Digital Elektronik GmbH
Original Assignee
Angewandte Digital Elektronik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Angewandte Digital Elektronik GmbH filed Critical Angewandte Digital Elektronik GmbH
Priority to DE1997152695 priority Critical patent/DE19752695A1/en
Priority to PCT/DE1998/003506 priority patent/WO1999028862A1/en
Priority to DE19881842T priority patent/DE19881842D2/en
Publication of DE19752695A1 publication Critical patent/DE19752695A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0707Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0712Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of triggering distinct operating modes or functions dependent on the strength of an energy or interrogation field in the proximity of the record carrier
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Storage Device Security (AREA)

Abstract

An electronic switching element (S) in a chip card or electronic system comprising one or several chips (9) and/or electric components has four inputs (E1, G1, E2, G2) and two outputs (E3, G3) to which an additional component (T), chip part (T) is connected. The switching element (S) contains voltage-controllable switches. The switching element forms a "firewall circuit" for separating parts of chip cards or other types of electronic systems.

Description

ProblemstellungProblem

In elektronischen Schaltkreisen, wie sie auch in Chipkarten eingesetzt werden, tritt zunehmend das Problem auf, Teile der Schaltkreise elektrisch von ihrer Umgebung zu trennen, um sie derart vor unerwünschten Zugriffen zu schützen. Bei diesen Schaltkreisen sollen Zugriffe auf bestimmte Spei­ cherdaten wie eine Anzahl von Geldeinheiten aber auch persönliche Daten (Blutgruppe, Kontonummern. . .) verhindert werden.In electronic circuits such as those used in chip cards the problem arises, parts of the circuits are electrical separate from their surroundings in order to protect them from unwanted access to protect. These circuits are intended to access certain memory data such as a number of monetary units but also personal data (Blood group, account numbers ...) can be prevented.

AufgabenstellungTask

Der Erfindung liegt die Aufgabe zugrunde, die Sicherheit der Nutzung von Chipkarten und elektronischen Systemen zu erhöhen. Zu diesem Zweck werden Chipteile oder Systemkomponenten dem elektrischen Zugriff ent­ zogen oder bereitgestellt. Die elektrische Trennung von Chipteilen ist die Grundmaßnahme der Sicherung von Daten und Informationen. Die Auslö­ sung (Aktivierung/Deaktivierung) einer elektrischen Trennung von Chiptei­ len kann logische oder physikalisch ausgelöst werden. Ein Chipteil in ei­ nem elektronischen System ist bei einem logischen Zugriff in dem physika­ lischen Zustand, der einen Zugriff erlaubt. Als anschauliches Beispiel dient eine Feuertür, die physikalisch einen ersten Raum von einem zweiten trennt, solange ein Riegel in der Tür durch eine Temperaturdifferenz physi­ kalisch gesperrt ist und geöffnet ist bei verminderter Temperaturdifferenz. Diese Feuertür kann mit einem passenden Schlüssel (Schlüsselcode, PIN- Code an einem elektronischen Bauteil etc.) nicht geöffnet werden. Ohne physikalisch gesperrten Riegel (physikalischer Zustand) könnte bei richti­ gem Code auch im Brandfall geöffnet werden. Statt von Feuertür wird in Fachkreisen der Informationstechnik der englische Begriff "Firewall" ver­ wendet, womit sich beim Nutzer eines per "Firewall" gesicherten Chipteils (z. B. in einer Karte) die Assoziation einstellt, es handele sich um einen ir­ gendwie gearteten physikalischen, mechanischen Schutz von Chipteilen. Trotz des verwendeten Begriffes (Firewall) reichen häufig informelle (logische) Maßnahmen (Eingeben von Code, eingeschleuste Virenpro­ gramme, zufälliges Entdecken der PIN-Nummer) aus, um die Sicherung zu überwinden. Es wird mit dieser Patentbeschreibung ein Weg aufgezeigt, die Sicherheit von elektronischen Systemen wie Chipkarten, Chips, Perso­ nal Computern aber auch von vielen Gegenständen des täglichen Lebens auf physikalischer Basis zu erhöhen. The invention has for its object the security of the use of Increase smart cards and electronic systems. To this end chip parts or system components are removed from electrical access moved or provided. The electrical separation of chip parts is that Basic measure of backing up data and information. The triggers Solution (activation / deactivation) of an electrical separation of the chip part len can be triggered logically or physically. A chip part in an egg his electronic system is in the physika with a logical access The state that allows access. Serves as an illustrative example a fire door that is physically a first room from a second separates as long as a bolt in the door by a temperature difference physi is locked and is open when the temperature difference is reduced. This fire door can be used with a suitable key (key code, PIN Code on an electronic component etc.) cannot be opened. Without physically locked latch (physical condition) could be correct can also be opened in the event of a fire according to the code. Instead of fire door is in Information technology groups the English term "firewall" ver turns, with which the user of a chip part secured by "firewall" (e.g. on a card) sets the association, it is an ir kind of physical, mechanical protection of chip parts. Despite the term used (firewall), informal is often sufficient (Logical) measures (entering code, introduced virus pro gram, random discovery of the PIN number) to the backup overcome. This patent description shows a way the security of electronic systems such as chip cards, chips, personal data nal computers but also of many objects of everyday life to increase on a physical basis.  

Beschreibung der patentgemäßen LösungDescription of the patented solution

Die Patentbeschreibung gestattet es, die gestellte Aufgabe zu erfüllen.The patent description allows the task to be fulfilled.

Zur Klarstellung der möglichen Schaltfunktion von Schaltelement S wird auf Fig. 1 und die Wahrheitstabelle 1 verwiesen.To clarify the possible switching function of switching element S, reference is made to FIG. 1 and truth table 1 .

Zu Anspruch 1To claim 1

Die wesentlichen Merkmale der Erfindung sind in Anspruch 1 enthalten. Elektronische Schaltkreise sind in miniaturisierter Form in Chipkarten aber auch in Geräten/Teilen des täglichen Lebens (z. B. Personalcomputer) ent­ halten. Die beschriebenen Ansprüche sind mithin in Chipkarte aber auch in weiteren Geräten/Systemen verwendbar. Chipkarten können sowohl über galvanisch ausgeführte Kontaktanschlüsse 10 als auch über kontaktfreie Anschlüsse, ausgeführt als kontaktfreie Übertragungselemente 7 wie Spu­ len, Antennen, Kondensatorplatten, zum Energie- und/oder Datenaus­ tausch verfügen. Es können aber auch in der Chipkarte (dem elektroni­ schen System) zusätzliche Spannungsquellen für die Datensicherung vor­ handen sein. Ein elektronisches Schaltelement S in einem Chipteil enthalte vier Eingängen E1, G1, E2, G2 und zwei Ausgängen E3, G3 (siehe Fig. 1, 2, 3). Schaltelement S enthalte per elektrischem Feld gesteuerte Schal­ telemente 51, 52, 53, 54. Die Chipkarte (elektronisches System) verfüge über eine Spannungsquelle US1 mit den beiden Polen U1, G1 und eine zweite, elektrisch und räumlich getrennte Spannungsquelle US2 mit U2 G2. Es kann sich um externe Spannungsquellen wie Batterien, als auch um interne Spannungen von Gleichrichtern handeln. Es können auch Span­ nungsquellen sein, die über Schalter oder physikalische Sensoren (siehe Schriften DE 195 30 823, DE 42 05 827, DE 42 05 556) angeschlossen werden. In der Chipkarte oder in dem elektronischen System soll minde­ stens ein Chipteil T enthalten sein, das mit dem Ausgang E3, G3 des Schaltelementes 5 elektrisch verbunden ist. Es wird eine erste Span­ nungsquelle US1 mit den beiden Polen U1, G1 an die Eingänge E1, G1 und eine zweite, elektrisch und räumlich getrennte Spannungsquelle US2 mit den beiden Polen U2, G2 an die Eingänge E2, G2 angeschlossen. Mit Hilfe eines Schaltelementes S werden bei ausschließlichem Anliegen von US1 in einem ersten Fall die Eingänge E1, G1 mit den Ausgängen E3, G3 oder bei ausschließlichem Anliegen von US2 in einem zweiten Fall die Eingänge E2, G2 mit den Ausgängen E3, G3 für den elektrischen Ladungstransport verbunden. Von Bedeutung ist der Fall in dem gleichzeitig US1 und US2 anliegen. Es soll ausschließlich ein Fall (eine anliegende Spannung) domi­ nant den anderen Fall für den Ladungstransport schließen. Mittels der für den Ladungstransport geöffneten Schalter ist die Komponente T mit der Spannung verbunden, die durch Anlegen oder Abklemmen der dominanten Spannung erhalten bleibt oder verändert wird. Mit Hilfe dieser Spannungs­ dominanz ist eindeutig geregelt, wie T elektrisch mit weiteren Komponen­ ten verbunden oder gesperrt ist. Fig. 1 stellt eine Ausführungsform des beschriebenen Schaltelementes 1 dar. Es ist ersichtlich, daß S1 die Ver­ bindung zwischen E1 und E3 steuert und S3 die zwischen G1 und G3. S2 steuert die Verbindung zwischen E2 und E3 und S4 die zwischen G2 und G3. Es ist genau ein Schaltelement für jeden Verbindungsweg zwischen den beiden Eingängen und dem Ausgang vorhanden. Ein Element T ist al­ ternativ mit der jeweils anliegenden Spannung verbunden. Bei zwei gleich­ zeitig anliegenden Spannungen dominiert z. B. die Spannung an E2, G2. Die Wahrheitstabelle (Tabelle 1) enthält weitere Ein/Ausgangsrelationen eines Schaltelementes S. Das Schaltelement 1 kann auch so ausgeführt sein daß umgepolte Spannungsquellen am Eingang und Ausgang möglich sind (z. B. Fälle Nr. 3 und 5) in der Tabelle 1.The essential features of the invention are contained in claim 1. Electronic circuits are contained in miniaturized form in chip cards but also in devices / parts of everyday life (e.g. personal computers). The claims described can therefore be used in chip cards but also in other devices / systems. Chip cards can have galvanically designed contact connections 10 as well as contact-free connections, designed as contact-free transmission elements 7 such as coils, antennas, capacitor plates, for energy and / or data exchange. However, there may also be additional voltage sources for data backup in the chip card (the electronic system). An electronic switching element S in a chip part contains four inputs E1, G1, E2, G2 and two outputs E3, G3 (see FIGS. 1, 2, 3). Switching element S contains switching elements 51 , 52 , 53 , 54 controlled by an electric field. The chip card (electronic system) has a voltage source US1 with the two poles U1, G1 and a second, electrically and spatially separated voltage source US2 with U2 G2. It can be external voltage sources such as batteries, as well as internal voltages from rectifiers. There can also be voltage sources which are connected via switches or physical sensors (see documents DE 195 30 823, DE 42 05 827, DE 42 05 556). At least one chip part T, which is electrically connected to the output E3, G3 of the switching element 5, should be contained in the chip card or in the electronic system. There is a first voltage source US1 with the two poles U1, G1 connected to the inputs E1, G1 and a second, electrically and spatially separate voltage source US2 with the two poles U2, G2 connected to the inputs E2, G2. With the help of a switching element S, the inputs E1, G1 with the outputs E3, G3 are in the first case when US1 is exclusively applied, or the inputs E2, G2 with the outputs E3, G3 in a second case when US2 is exclusively present Charge transport connected. The case in which US1 and US2 are present simultaneously is of importance. Only one case (an applied voltage) should dominantly close the other case for the charge transport. By means of the switches opened for the charge transport, the component T is connected to the voltage which is maintained or changed by applying or disconnecting the dominant voltage. This voltage dominance clearly regulates how T is electrically connected to other components or blocked. Fig. 1 shows an embodiment of the switching element 1 described. It can be seen that S1 controls the connection between E1 and E3 and S3 that between G1 and G3. S2 controls the connection between E2 and E3 and S4 that between G2 and G3. There is exactly one switching element for each connection path between the two inputs and the output. An element T is alternatively connected to the voltage applied in each case. With two voltages present at the same time, z. B. the voltage at E2, G2. The truth table (Table 1) contains further input / output relations of a switching element S. The switching element 1 can also be designed so that polarized voltage sources at the input and output are possible (e.g. cases No. 3 and 5) in Table 1.

Funktioniert beispielsweise eine Chipkarte in einem ersten Fall als Kon­ taktkarte in einem zweiten als kontaktfreie Karte, ist je nach Herkunft der Versorgungsspannung bei Einsatz von S ein Elektronikteil oder der kom­ plette Chip der Karte an die eine oder die andere Spannung angeklemmt. Vorsorglich sei darauf hingewiesen, daß mit einer solchen Schaltung nicht Teil 2.1.2 der DE 39 35 364 zu ersetzen wäre, da die Information an dem Ausgang E3 in beiden Fällen gleich wäre. Der Chip in der Karte hätte keine Information über den Betrieb der Karte (die Herkunft der Spannung) vorlie­ gen. Auch führt die EP 0 534 559 nicht aus, mit welchem Schaltelement bei Anliegen von zwei Spannungen eine Dominanz gehandhabt wird.For example, a chip card functions as a con in a first case clock card in a second as a contact-free card, depending on the origin of the Supply voltage when using S an electronic part or the com plette chip of the card clamped to one or the other voltage. As a precaution, it should be noted that such a circuit does not Part 2.1.2 of DE 39 35 364 would have to be replaced because the information on the Output E3 would be the same in both cases. The chip in the card would have none Information about the operation of the card (the origin of the voltage) is available Also, EP 0 534 559 does not explain which switching element is used for Dominance is handled because of two tensions.

Zu Anspruch 2To claim 2

Ein besonderer Fall liegt vor (siehe Fig. 1), wenn das Schaltelement S in einer Ruhestellung ohne Anschluß einer Spannung an den Eingängen ei­ ne erste Verbindung für den elektrischen Ladungstransport zwischen E1, G1 und E3, G3 geöffnet hält und eine zweite zwischen E2, G2 und E3, G3 geschlossen hält oder die erste Verbindung geschlossen und die zweite geöffnet hält. Mit dieser Ausführungsform einer Schaltanordnung kann be­ stimmt werden, daß über die jeweils geöffnete Verbindung keine Störun­ gen auf T übertraten werden. A special case exists (see FIG. 1) when the switching element S in a rest position without connecting a voltage to the inputs keeps a first connection open for the electrical charge transport between E1, G1 and E3, G3 and a second one between E2, G2 and E3, G3 keeps closed or the first connection closed and the second keeps open. With this embodiment of a switching arrangement, it can be determined that no disturbances on T are exceeded via the respectively opened connection.

Zu Anspruch 3Regarding claim 3

Es sollen in Schaltelement S vier per Spannung ansteuerbare Schalter S1, S2, S3, S4 vorhanden sein. S1 steuert die Verbindung zwischen E1 und E3 und S3 die zwischen G1 und G3. S2 steuert die Verbindung zwischen E2 und E3 und S4 die zwischen G2 und G3. Mit dieser Ausführungsform ist bestimmt, daß jede Verbindung zwischen Eingang und Ausgang an S ge­ nau über einen Schalter verfügt. Schaltelement S kann auf vielfache Weise und weiteren Schaltern mit den beschriebenen Funktionen erfüllt werden.In switching element S, four switches S1, which can be controlled by voltage, S2, S3, S4 may be present. S1 controls the connection between E1 and E3 and S3 the between G1 and G3. S2 controls the connection between E2 and E3 and S4 between G2 and G3. With this embodiment determines that every connection between input and output on S ge nau has a switch. Switching element S can be used in many ways and other switches with the functions described.

Zu Anspruch 4To claim 4

Schaltelement S enthält mindestens einen fünften Schalter S5 zusätzlich zu den vier vorhandenen. S1, S2, S3, S4 sperren in Ruhestellung den Transport elektrischer Ladung zwischen Eingang und Ausgang von S. Durch die Sperrung ist T in Ruhestellung elektrisch von der Umwelt ge­ trennt. Die dominierende Spannungsquelle steuert Schalter S5 derart, daß die Schalter S1, S2 für den Ladungstransport zwischen nicht dominierender Spannungsquelle am Eingang und dem Ausgang von S gesperrt ist. Eine Ausführungsform sei gemäß Fig. 2 beschrieben. Die beiden Bauteile S1, S3 sind so ausgeführt, daß bei Anlegen einer Spannung mit den bei­ den Polen U1, G1 an E1, G1 per elektrischem Feld von US1 in ihnen ein Transport elektrischer Ladung ermöglicht wird. S5 soll in Ruhestellung, d. h. ohne Anliegen eines Feldes durch seine Dotierung eine solche elektrische Vorprägung haben, daß er geschlossen (leitend) ist. Die Steuerspannung liegt an einem Eingang, der zumeist Gate genannt wird und hochohmig von den anderen Eingängen getrennt ist. S1, S2, S3 und S4 sollen ohne Feldeinfluß im Ruhezustand gesperrt (nicht leitend) sein und erst bei Feldein­ fluß geschlossen (leitend) werden. Wird eine erste Spannung an einer Schaltung gemäß Fig. 2 angelegt, wird eine erste elektrische Verbindung E1 mit E3, G1 mit G3 für beide Pole dieser Spannungsquelle geschaltet. Die Potentiale U1, G1 sind sowohl auf der Eingangsseite wie auch auf der Ausgangsseite von Schaltelement S elektrisch identisch. Wird zusätzlich eine Spannung U2, G2 an E2, G2, angelegt wird diese zusätzlich an die Ansteueranschlüsse des Schalters S5 gelegt, womit die Ansteueranschlüs­ se von einer Spannung getrennt sind, womit S1 und 53 gesperrt werden, während S2, S4 Leitfähigkeit werde. Es ist mit Anlegen von US2 die Ver­ bindung E1 zu E3, G1 zu G3 unterbrochen worden und es ist die Verbin­ dung E2 zu E3, G2 zu G3 geschaltet worden. Es sind nun die Punkte U2, G2 sowohl auf der Eingangsseite wie auch auf der Ausgangsseite von Schaltelement S elektrisch identisch. Es ist für einen Fachmann nachvoll­ ziehbar, daß Schaltelement S auf vielfache Weise mit unterschiedlichen Schaltstellungen der Schalter S1, S3, S2, S4 und S5 aufgebaut werden kann.Switching element S contains at least a fifth switch S5 in addition to the four available. S1, S2, S3, S4 block the transport of electrical charge between the input and output of S in the rest position. By blocking, T is electrically isolated from the environment in the rest position. The dominant voltage source controls switch S5 in such a way that switches S1, S2 are blocked for the transport of charge between the non-dominant voltage source at the input and the output of S. An embodiment is described in accordance with FIG. 2. The two components S1, S3 are designed in such a way that when a voltage is applied to them by means of an electrical field from US1 in the poles U1, G1 to E1, G1, electrical charge can be transported in them. S5 is said to have such an electrical pre-embossment in its rest position, that is to say without applying a field, that it is closed (conductive). The control voltage is at an input, which is usually called the gate and is separated from the other inputs with high impedance. S1, S2, S3 and S4 should be locked (non-conductive) in the idle state without field influence and should only be closed (conductive) when the field influences. If a first voltage is applied to a circuit according to FIG. 2, a first electrical connection E1 to E3, G1 to G3 is switched for both poles of this voltage source. The potentials U1, G1 are electrically identical both on the input side and on the output side of switching element S. If an additional voltage U2, G2 is applied to E2, G2, this is additionally applied to the control connections of the switch S5, whereby the control connections are separated from a voltage, whereby S1 and 53 are blocked, while S2, S4 become conductivity. The connection E1 to E3, G1 to G3 was interrupted when US2 was created and the connection E2 to E3, G2 to G3 was switched. Points U2, G2 are now electrically identical both on the input side and on the output side of switching element S. It is understandable for a person skilled in the art that switching element S can be constructed in many ways with different switching positions of switches S1, S3, S2, S4 and S5.

Zu Anspruch 5Regarding claim 5

In Schaltelement S sollen die Schaltteile S2, S4 nicht vorhanden oder für Ladungstransport nicht ansteuerbar sein, womit auch keine Verbindung von E2, G2 zu E3, G3 besteht. In Fig. 1 wären die Verbindungsleitungen von S2 zu E3 und von S4 zu G3 nicht mehr vorhanden. Bei Anlegen von US2 an die Steueranschlüsse S1, S3 sollen diese den elektrischen La­ dungstransport sperren. Während der Zeitdauer des Anliegens von US2 an E2 sind mithin elektrischen Verbindungen zwischen E1, E2 und E3, G1, G2 und G3 getrennt. Mit diesem Schaltelement S kann in einfachster Weise ein Chipteil T mit seinen Anschlüssen von seiner elektrischen Umgebung getrennt werden. Wird die Spannung US2 durch ein physikalisches Ereig­ nis, wie Temperatur, manuellem Schalter ausgelöst, ist das Teil T solange getrennt, wie die physikalische Bedingung für US2 anhält. Ein solcher Schalter kann als "Firewall-Schalter" bezeichnet werden. T liegt nicht mehr in dem physikalischen Zustand vor, der Voraussetzung für eine logische Verbindung ist.In switching element S, switching parts S2, S4 should not be present or should not be controllable for charge transport, so that there is no connection from E2, G2 to E3, G3. In Fig. 1, the connecting lines from S2 to E3 and from S4 to G3 would no longer exist. When US2 is applied to the control connections S1, S3, these should block the electrical charge transport. Electrical connections between E1, E2 and E3, G1, G2 and G3 are therefore disconnected during the period from US2 to E2. With this switching element S, a chip part T with its connections can be separated from its electrical environment in the simplest way. If the voltage US2 is triggered by a physical event, such as temperature, by a manual switch, the part T is separated as long as the physical condition for US2 continues. Such a switch can be referred to as a "firewall switch". T is no longer in the physical state that is a prerequisite for a logical connection.

Zu Anspruch 6To claim 6

Chipteil T kann über Adressleitungen G (A1 bis An) aktiviert oder deakti­ viert werden. Die Adressleitungen werden durch ein oder mehrere Schal­ telemente S elektrisch getrennt oder geöffnet. Adressleitungen dienen zur Ansprache von Bauelementen oder Komponenten in elektronischen Syste­ men, die über einen Bus für Daten und/oder Adressleitungen für die Aus­ wahl (elektronische Aktivierung, Deaktivierung eines Bauteiles) von Kom­ ponenten verfügen.Chip part T can be activated or deactivated via address lines G (A1 to An) be fourth. The address lines are covered by one or more scarves telemente S electrically separated or opened. Address lines are used for Addressing components or components in electronic systems men over a bus for data and / or address lines for the Aus choice (electronic activation, deactivation of a component) of com components.

Zu Anspruch 7To claim 7

Chipteil T kann aus einer Kombination von Speicherteilen M1, M2 beste­ hen. Wobei M1, M2 auch unterschiedliche Speichercharakteristik haben. Dynamische Speicher benötigen ein ständig wiederkehrendes Auffri­ schungssignal um ihre Information zu speichern, währen EEPROM's keines benötigen. Auch unveränderliche Festwertspeicher können mit M1, M2 cha­ rakterisiert sein. Die einzelnen Speicherzellen in M1, M2 sind über Adressleitungen A1 bis An zu aktivieren bzw. zu deaktivieren (siehe Fig. 3). Die einzelnen Zellen von Speichern werden durch die Belegung dieser Adressleitungen mit Spannung codiert, wobei die Gruppe der Adressleitun­ gen GL aus A1 bis An den Speicher M1 und Gruppe GH aus A1 bis An den Speicher M2 getrennt aktivieren oder deaktivieren sollen. Schaltelemente S der zuvor beschriebenen Art können die eine oder/und andere Gruppe GH, GL der Adressleitungen elektrisch trennen und elektrisch anschließen, so­ fern an ihren Eingängen die entsprechenden Spannungen (physikalischen Bedingungen) vorliegen. Derart sind die Speicherteile M1, M2 in Chipkar­ ten in Abhängigkeit von äußeren Bedingungen unterschiedlich ansprechbar oder von ihrer elektrischen Umgebung trennbar. So kann eine Chipkarte bei gleichzeitigem Kontaktbetrieb und kontaktfreiem Betrieb bestimmte Speicherteile und/oder Speicherbereiche unterschiedlich aktivieren oder deaktivieren. Da zukünftig (Nutzen der JAVA- Programmiersprache in Chipkarten und elektronischen Systemen) verstärkt Programme in Karten geladen werden, verhindert die patentgemäße Beschreibung Mißbrauch über unbemerkten Eingriff in die Karte. Mit einem Schaltelement S wird es ermöglicht, daß Programme in Speicher nur geladen werden, wenn eine physikalische Bedingung erfüllt ist, die Karte in einem Gerät steckt und z. B. ein Sensor oder ein zusätzlicher Eingang eine erste Spannung erzeugt, die an dem Schaltelement S anliegen muß, damit die Verbindung zum Spei­ cherteil hergestellt werden kann. Es kann auch ein auf der Karte vorhan­ denes Kontaktelement mit einer Spannung versehen werden.Chip part T can consist of a combination of memory parts M1, M2. M1, M2 also have different memory characteristics. Dynamic memories require a constantly recurring refresh signal to store their information, while EEPROM's do not need one. Even unchangeable read-only memories can be characterized with M1, M2. The individual memory cells in M1, M2 are to be activated or deactivated via address lines A1 to An (see FIG. 3). The individual cells of memories are encoded by the assignment of these address lines with voltage, the group of address lines GL from A1 to An to memory M1 and group GH from A1 to An to memory M2 to activate or deactivate. Switching elements S of the type described above can electrically isolate and / or connect one or the other group GH, GL of the address lines, provided that the corresponding voltages (physical conditions) are present at their inputs. In this way, the memory parts M1, M2 in chip cards, depending on external conditions, can be addressed differently or separated from their electrical environment. Thus, a chip card can activate or deactivate certain memory parts and / or memory areas differently with simultaneous contact operation and contact-free operation. Since programs (cards using the JAVA programming language in chip cards and electronic systems) will be loaded more and more in the future, the patented description prevents misuse by undetected intervention in the card. With a switching element S it is possible that programs are loaded into memory only when a physical condition is met, the card is in a device and z. B. a sensor or an additional input generates a first voltage that must be applied to the switching element S so that the connection to the memory part can be made. It can also be provided with a voltage on the card existing contact element.

Zu Anspruch 8Regarding claim 8

Wie vorstehend beschrieben, können die Spannungen US1 oder US2 durch Spulen oder über Kontakte in die Karte eingespeist werden, es ist aber auch möglich, zusätzlich auf der Karte Sensoren einzusetzen, welche Spannungsquellen aktivieren. Auch können von Hand zu betätigende Schalter oder jede andere Erzeugung eines Signals verwendet werden, wobei das Signal oder eine vom Signal gesteuerte Spannungsquelle als ei­ ne der beiden Spannungen US1, US2 genutzt werden kann (siehe DE 39 35 364). Je nach Schaltungsaufbau des Schaltelementes S im Chip einer Karte kann die derart erzeugt Spannung die Funktionen ausfüllen, wie sie in der Tabelle 1 angegeben sind. Ein von einem Kartennutzer zugängliches Schaltelement ist in der DE 42 05 556 beschrieben. Dies Schaltelement kann genutzt werden, um die Trennung der Verbindungsleitungen hervor­ zurufen oder eine bestehende Trennung aufzuheben (zu überbrücken). Derart ist eine willentliche Aktion eines Nutzers erforderlich, die die einge­ baute Sicherung aktiviert oder deaktiviert. Ein von einem Kartennutzer zu­ gängliches Sensorelement ist in der EP 562 292 beschrieben. Es können gemäß dortigem Anspruch physikalische, chemische, biologische Informa­ tionen genutzt werden. Dies Sensorelement kann genutzt werden, um die Trennung der Verbindungsleitungen hervorzurufen oder eine bestehende Trennung aufzuheben (zu überbrücken). Es kann auch ein Signal genutzt werden, welches durch den Stereoeffekt (gemäß DE 43 27 334) die Nähe der Karte zu einem Terminal anzeigt. Soll eine Karte Teile enthalten, die je nach Betriebsart über Spulen zur Fernübertragung oder Spulen zur Nahü­ bertragung ihre Daten erhält, kann gemäß DE 43 27 334 ein Signal er­ zeugt, werden welches US1, US2 aktiviert.As described above, the voltages can be US1 or US2 Coils or can be fed into the card via contacts, but it is also possible to use additional sensors on the card, which Activate voltage sources. Can also be operated by hand Switches or any other generation of a signal can be used wherein the signal or a voltage source controlled by the signal as egg ne of the two voltages US1, US2 can be used (see DE 39 35 364). Depending on the circuit structure of the switching element S in the chip one The voltage generated by the card can fill the functions as it does are given in Table 1. One accessible by a card user Switching element is described in DE 42 05 556. This switching element can be used to highlight the separation of the connecting lines  to call or to abolish an existing separation. Such a deliberate action by a user is required, which the entered Built-in fuse activated or deactivated. One from a card user too Common sensor element is described in EP 562 292. It can physical, chemical, biological information according to local requirements tions are used. This sensor element can be used to Separation of the connecting lines or an existing one Break up separation (to bridge). A signal can also be used be, which by the stereo effect (according to DE 43 27 334) the proximity the map to a terminal. Should a card contain parts that each according to operating mode via coils for remote transmission or coils for Nahü Transmission receives your data, he can signal according to DE 43 27 334 testifies which US1, US2 are activated.

Zu Anspruch 9Regarding claim 9

Werden die getrennten Bezugspotentiale G2, G1 miteinander verbunden, kann ein Eingangsanschluß eingespart werden. In diesem Falle besteht keine komplette Trennung für ein Teil 9, da das Bezugspotential G1, G2 elektrisch identisch ist. Für viele Fälle ist diese Trennung ausreichend, sofern nicht über diese ungetrennten Leitungen auf den geschützten Chip zugegriffen werden kann. Liegt eine Spule in beliebiger räumlicher Lage in einem elektromagnetischen Wechselfeld, wird je nach Lage der Spule zu den Feldvektoren mehr oder weniger Energie aus dem Wechselfeld ent­ nommen, die Polung der Gleichspannung (die Richtung des Stromflusses) nach einem Gleichrichter bleibt jedoch gleichgerichtet. Eine derart genutzte Spule kann zwei getrennte Bezugseingänge für G1 oder G2 überflüssig machen.An input connection can be saved if the separate reference potentials G2, G1 are connected to one another. In this case there is no complete separation for part 9 , since the reference potential G1, G2 is electrically identical. In many cases, this separation is sufficient unless the protected chip can be accessed via these unseparated lines. If a coil is in any spatial position in an alternating electromagnetic field, more or less energy is taken from the alternating field depending on the position of the coil relative to the field vectors, but the polarity of the DC voltage (the direction of the current flow) remains rectified after a rectifier. A coil used in this way can make two separate reference inputs for G1 or G2 superfluous.

Zu Anspruch 10Regarding claim 10

Es können die erste und/oder die zweite Spannungsquelle mit unterschied­ licher Leistungsbelastung für eine elektrische Leistungsabgabe zur Verfü­ gung stehen. Es ist erforderlich, daß die geringste zur Verfügung stehen­ de Quellenbelastung ausreicht, um die per Spannung steuerbaren Schalter zu schließen und/oder zu öffnen. Es ist mit dieser Vorgabe gewährleistet, daß auch Signalquellen mit geringster elektrischer Leistungsabgabe für die Ansteuerung der Schalter S1,. . . Sn ausreichen. Wird eine größere Lei­ stung zur Versorgung von T benötigt, kann dieser über ansteuerbare Schalter aus einer weiteren Spannungsquelle, die als Leistungsquelle zur Verfügung steht, gewonnen werden.The first and / or the second voltage source can also be differentiated load for an electrical power output stand. It is required that the least are available de Source load is sufficient to control the voltage-controlled switches to close and / or open. With this requirement it is guaranteed that even signal sources with the lowest electrical power output for the control of the switches S1 ,. . . Sn is sufficient. Will be a bigger lei needed to supply T, this can be controlled via  Switch from another voltage source, which is used as a power source Is available to be won.

Beschreibung der FigurenDescription of the figures Zu Fig. 1To Fig. 1

Fig. 1 stellt die Teile eines Schaltelementes S dar. Das Schaltelement enthält die vier per elektrischem Feld gesteuerten Schalter S1, S3 und S2, S4. Es sind E1, G1 mit E3, G3 verbunden. Die Schalter können als FET-Transistoren (MOSFET) vorliegen und in Ruhestellung ohne US1 an E1, G1 (ohne Feldanschluß) für elektrischen Ladungstransport sperrend oder leitend sein. S1, S3 sollen in Ruhestellung leitend sein und werden durch die Verbindung zum Eingang E2 bei Anlegen einer Spannung US2 ge­ sperrt, womit E1, G1 von E3, G3 getrennt werden. Gleichzeitig mit dem Anlegen von US2 an E2, G2 werden die in Ruhestellung sperrenden S2, S4 leitend und verbinden die Ausgänge E3, G3 mit E2, G2. T ist mithin in ei­ nem Fall an die beiden Pole von US1 und im anderen an die von US2 an­ gelegt. Fig. 1 shows the parts of a switching element S. The switching element contains the four switches S1, S3 and S2, S4 controlled by an electric field. E1, G1 are connected to E3, G3. The switches can be in the form of FET transistors (MOSFET) and in the rest position without US1 at E1, G1 (without field connection) can be blocking or conducting for electrical charge transport. S1, S3 are supposed to be conductive in the rest position and are blocked by the connection to input E2 when a voltage US2 is applied, whereby E1, G1 are separated from E3, G3. Simultaneously with the application of US2 to E2, G2, the blocking S2, S4 in the rest position become conductive and connect the outputs E3, G3 with E2, G2. T is therefore in one case connected to the two poles of US1 and in the other to that of US2.

Zu Fig. 2To Fig. 2

Fig. 2 stellt die Teile eines Schaltelementes S dar. Das Schaltelement enthält die fünf per elektrischem Feld gesteuerten Schalter S1, S3 und S2, S4 sowie S5. Die Schalter können als FET-Transistoren (MOSFET) vorlie­ gen und in Ruhestellung ohne US1, US2 an E1, E2 (ohne Feldanschluß) für elektrischen Ladungstransport sperrend oder leitend sein. S1, S3, S2 und S4 sollen in Ruhestellung geöffnet sein und werden erst durch Anlegen einer Spannung US1, US2 an den Eingang E1, E2 geschlossen. Gleichzei­ tig mit dem Anlegen von US2 an E2, G2 wird der in Ruhestellung leitende S5 geöffnet und trennt den Eingang E1 von den Schaltern S1, S3, die somit nicht mehr geschlossen werden können, solange US2 anliegt. T ist mithin ausschließlich an die beiden Pole von US1 oder an die von US2 angelegt. Fig. 2 shows the parts of a switching element S. The switching element contains the five by electric field-controlled switches S1, S3 and S2, S4 and S5. The switches can be present as FET transistors (MOSFET) and in the rest position without US1, US2 at E1, E2 (without field connection) for electrical charge transport blocking or conductive. S1, S3, S2 and S4 should be open in the rest position and are only closed by applying a voltage US1, US2 to the input E1, E2. Simultaneously with the application of US2 to E2, G2, the S5 which is conductive in the rest position is opened and separates the input E1 from the switches S1, S3, which can therefore no longer be closed as long as US2 is present. T is therefore only applied to the two poles of US1 or to that of US2.

Zu Fig. 3To Fig. 3

Fig. 3 stellt eine Karte 1 dar, die in zwei Funktionsweisen im oberen und unteren Teil gezeigt wird. Beide Teile enthalten Kontaktanschlüsse 10, kontaktfreie Anschlüsse 7 und einen Chip 9. Die kontaktfreien Anschlüsse können aus einer Spule oder aus mehreren Spulen 7 für induktive Kopp­ lung bestehen, es können aber auch Elemente für kapazitive, optische, akustische oder sonstige physikalisch auswertbare Übertragungsverfahren vorgesehen sein. Bei einer kapazitiven Übertragung bestehen die Elemente 7 beispielsweise aus Kondensatorplatten. Kombinationen zwischen ver­ schiedenartigen Übertragungselementen sind nicht ausgeschlossen. Die Zeichnungsteile 2, 8 stellen die Einkopplung von Energie und Daten zwi­ schen den Teilen 10,7 und dem Chip 9 dar. Es handelt sich bei 2, 8 um elektrische Verbindungsleitungen, die physikalisch aktiv sind, wenn Ener­ gie und/oder Daten (Signale, Informationen) von ihnen übertragen werden. An den Kontaktleitungen liegen beispielsweise Gleichspannungen und wechselnde digitale Spannungen für Daten und Clocksignale an) wie sie in der Norm ISO 7816 beschrieben sind. An den kontaktfreien Leitungen lie­ gen analoge Spannungen an, wie sie in der Norm ISO 10536 oder ISO 14443 beschrieben sind. Chip 9 enthält einen Mikrokontroller µC 3 in be­ kannter und vielfach in Chipkarten eingesetzter Weise, ferner einen Spei­ cher, der aus dem Primärspeicher M1 und dem Sekundärspeicher M2 zu­ sammengesetzt ist. Speicher benötigen aus physikalischen Gründen für die Aufgabe der Speicherung von Daten Raum, womit durch die Aufteilung in M1, M2 zwei räumlich getrennte Speicherteile vorhanden sind. Die Teile M1, M2 können auf verschiedenste Art räumlich getrennt sein, beispiels­ weise wie schwarze und weiße Schachfelder auf einem Schachbrett räum­ lich getrennt sind. Die Verbindungsleitungen zwischen Mikrokontroller 3 und Speicher 4, 5 sind mit G gekennzeichnet und haben die Numerierung A1. . .An im oberen Teil der Zeichnung. Im unteren Teil sind die A1. . . An aufgeteilt in die Gruppe GH (oben) und GL (unten). Die Gruppe GL ist durch das Schaltelement S getrennt. Fig. 3 shows a card 1 , which is shown in two modes of operation in the upper and lower part. Both parts contain contact connections 10 , contact-free connections 7 and a chip 9. The contact-free connections can consist of a coil or of several coils 7 for inductive coupling, but elements for capacitive, optical, acoustic or other physically evaluable transmission methods can also be provided . In the case of capacitive transmission, the elements 7 consist, for example, of capacitor plates. Combinations between different transmission elements are not excluded. The drawing parts 2 , 8 represent the coupling of energy and data between the parts 10 , 7 and the chip 9. It is 2 , 8 are electrical connecting lines that are physically active when energy and / or data (signals , Information) are transmitted by them. Direct voltages and changing digital voltages for data and clock signals are present on the contact lines, for example, as described in the ISO 7816 standard. Analog voltages are present on the contact-free lines, as described in the ISO 10536 or ISO 14443 standard. Chip 9 contains a microcontroller μC 3 in a known and widely used manner in chip cards, further a memory, which is composed of the primary memory M1 and the secondary memory M2. For physical reasons, memories require space for the task of storing data, which means that the division into M1, M2 provides two spatially separate memory parts. The parts M1, M2 can be spatially separated in a wide variety of ways, for example how black and white chess fields are spatially separated on a chessboard. The connecting lines between microcontroller 3 and memory 4 , 5 are identified by G and have the numbering A1. . .An in the upper part of the drawing. In the lower part are the A1. . . On divided into the groups GH (top) and GL (bottom). The group GL is separated by the switching element S.

Im oberen Teil von Fig. 3 sind die Verbindungsleitungen 8 als physika­ lisch inaktiv gekennzeichnet, d. h. es wird keine Energie und es werden keine Daten über diese Leitungen übertragen. Spannungen können von diesen Leitungen nicht in der bekannten Weise abgegriffen werden. Die Leitungen 2 sind als physikalisch aktiv gekennzeichnet, d. h. es können Spannungen abgegriffen werden. Eine Schaltung, welche den Abgriff und die Auswertung der anliegenden Spannungen darstellt, ist in der DE 39 35 364 beschrieben. Wird, wie in der Zeichnung angegeben, ausschließlich Spannung über Leitungen 2 zugeführt, ist sowohl Primärspeicher M1 als auch Sekundärspeicher M2 im Zugriff, d. h. die einzelnen Speicherzellen der Speicherteile M1, M2 können gelesen und/oder verändert werden. Per Kontaktfunktion ist die Karte mit ihren Sicherheitsmerkmalen identisch mit im Markt befindlichen Karten, der gesamte Speicher ist im Zugriff und wird durch logische Maßnahmen geschützt. Wird mit Beginn einer Zeitspanne Δt Teil 7 aktiviert, liegt an 8 die Spannung US1, wie es im unteren Teil von Fig. 3 dargestellt ist. Mit Auftreten von US1 an 8 wird die Leitungsgruppe GH als Teil der Leitungen G elektrisch und/oder mechanisch durch Schal­ telement S abgetrennt, und es ist ausschließlich der Primärspeicher M1 über die Leitungsteile GL ansprechbar/verbunden. Damit ist der Zugriff auf den Sekundärspeicher M2 während der Zeit Δt der Aktivierung der Spulen unterbrochen.In the upper part of Fig. 3, the connecting lines 8 are marked as physically inactive, ie there is no energy and no data is transmitted over these lines. Tensions cannot be tapped from these lines in the known manner. The lines 2 are marked as physically active, ie voltages can be tapped. A circuit which represents the tapping and the evaluation of the applied voltages is described in DE 39 35 364. If, as indicated in the drawing, only voltage is supplied via lines 2 , both primary memory M1 and secondary memory M2 are accessible, ie the individual memory cells of memory parts M1, M2 can be read and / or changed. With its contact function, the card with its security features is identical to cards on the market, the entire memory is accessible and is protected by logical measures. If part 7 is activated at the beginning of a time span Δt, voltage US1 is applied to 8 , as shown in the lower part of FIG. 3. When US1 to 8 occurs , the line group GH is electrically and / or mechanically separated as part of the lines G by switching element S, and only the primary memory M1 can be addressed / connected via the line parts GL. Access to the secondary memory M2 is thus interrupted during the time Δt when the coils are activated.

Zu Tabelle 1To table 1

Es werden die einzelnen Eingänge mit E1, G1, E2, G2 der Eingangsseite und E3, G3 der Ausgangsseite zugeordnet. Mit / wird symbolisiert, daß keine Spannung anliegt. Es werden gemäß den Beschreibungen zu den Ansprüchen die einzelnen Fälle für den Fachmann erkenntlich dargestellt. Beispielsweise liegt in Fall Nr. 6 an beiden Eingangsanschlüssen eine er­ ste und zweite Spannung. Es wird am Ausgang E3 der U2-Pol erscheinen und das Bezugspotential G2 an G3. Es ist die zweite Spannung dominie­ rend. Mit E3-Invertiert ist der Schaltungsfall angegeben in dem die Schalter genau die entgegengesetzten Pole von den Eingängen zu den Ausgängen durchschalten.There are the individual inputs with E1, G1, E2, G2 on the input side and E3, G3 assigned to the output side. With / symbolizes that there is no voltage. According to the descriptions of the Claims the individual cases clearly shown for the expert. For example, in case # 6, there is one on both input ports and second tension. The U2 pole will appear at output E3 and the reference potential G2 at G3. It is the second tension dominie rend. The circuit case in which the switches are specified is indicated with E3 inverted exactly the opposite poles from the inputs to the outputs switch through.

Abgrenzung zu anderen SchriftenDifferentiation from other writings

Aus der EP 0 534 559 ist eine Karte bekannt, bei der die funktionale Tren­ nung eines Chips in zwei Modi beschrieben ist. Wobei gemäß Anspruch 1 der erste Mode das Lesen eines Speichers aus einer größeren Distanz er­ möglichen soll und in einem zweiten Mode das Lesen in einer standardi­ sierten Weise geschehen soll.A card is known from EP 0 534 559 in which the functional doors voltage of a chip is described in two modes. Whereby according to claim 1 the first mode is reading a memory from a greater distance possible and in a second mode reading in a standard manner.

Aus der DE 195 31 372 ist eine Karte bekannt, die gemäß Anspruch 1 ei­ nen nicht unterteilten Speicher in Abhängigkeit von einem Schaltmittel 9 schaltet. Das Schaltmittel (9) soll nur vom Mikroprozessor angesteuert werden und eine Ansteuerung durch die Spule soll nicht möglich sein (Spalte 3, Zeilen 3-9).From DE 195 31 372 a card is known which, according to claim 1, switches an undivided memory as a function of a switching means 9 . The switching means ( 9 ) should only be controlled by the microprocessor and control by the coil should not be possible (column 3, lines 3-9).

Beiden Beschreibungen, fehlt die Angabe von zwei benötigten Spannungs­ quelle mit jeweils zwei Polen U1, G2 und U2, G2. Es fehlen die Schalter S1, S3, S2, S4, es fehlt ein Schaltelement S mit den angegebenen Ein/Ausgängen, es fehlt T, welches in der angegebenen Weise sowohl mit seinem Bezugspotential, wie auch mit seinem Versorgungspotential an An­ schlüsse E3, G3 gelegt wird, wobei an E3, G3 selbsttätig die Spannung gemäß Beschreibung erscheint, die am Eingang eines Schaltelementes S liegt. Es fehlen Merkmale wie räumlich getrennte Teile eines Speichers, es fehlen Verbindungsleitungen zum Speicher, welche in eine Teilmenge un­ terteilbar sind, es fehlt die Angabe wie die Teilmenge der Verbindungslei­ tungen physikalisch getrennt oder elektrisch gesperrt werden können, und es fehlt die Angabe eines die Sperrung per Spannung verursachenden Er­ eignisses, welches in der energetischen Aktivierung der kontaktfreien Übertragungselemente in der hier vorliegenden Patentbeschreibung ange­ geben ist.Both descriptions lack the specification of two required voltages source with two poles U1, G2 and U2, G2 each. The switches are missing S1, S3, S2, S4, a switching element S with the specified is missing Inputs / outputs, T is missing, which in the specified way with both its reference potential, as well as its supply potential at An conclusions E3, G3 is placed, the voltage at E3, G3 automatically according to the description that appears at the input of a switching element S  lies. Features like spatially separated parts of a memory are missing Connection lines to the memory are missing, which are in a subset are divisible, the information such as the subset of the connection line is missing can be physically separated or electrically blocked, and there is no indication of an Er causing the blocking by voltage event that occurs in the energetic activation of the contactless Transmission elements in the present patent specification give is.

Tabelle 1 Table 1

Wahrheitstabelle für ein Schaltelement S Truth table for a switching element S

Claims (10)

1. Elektronisches Schaltelement S in einer Chipkarte oder einem elektroni­ schen System, bestehend aus einem oder mehreren Chip(s) 9 und/oder elektrischen Komponenten, Schaltelement S aufgebaut mit vier Eingängen E1, G1, E2, G2 und zwei Ausgängen E3, G3 an denen die Komponente T angeschlossen ist, Schaltelement S enthaltend per Spannung ansteuerbare Schalter, dadurch gekennzeichnet, daß
  • 1. eine erste Spannungsquelle US1 mit den beiden Polen U1, G1 an die Eingänge E1, G1 und eine zweite, elektrisch und räumlich getrennte Spannungsquelle US2 mit den beiden Polen U2, G2 an die Eingänge E2, G2 anschließbar ist,
  • 2. wobei mit Hilfe eines Schaltelementes S bei ausschließlichem Anliegen von US1 in einem ersten Fall die Eingänge E1, G1 mit den Ausgängen E3, G3 oder bei ausschließlichem Anliegen von US2 in einem zweiten Fall die Eingänge E2, G2 mit den Ausgängen E3, G3 für den elektrischen Ladungstransport verbunden sind,
  • 3. wobei bei gleichzeitigem Anliegen von US1 und US2 ausschließlich ein Fall dominant den anderen Fall für den Ladungstransport schließt,
  • 4. womit die an T anliegende Spannung allein durch Anlegen oder Ab­ klemmen der dominanten Spannung erhalten bleibt oder verändert wird.
1. Electronic switching element S in a chip card or an electronic system consisting of one or more chip (s) 9 and / or electrical components, switching element S constructed with four inputs E1, G1, E2, G2 and two outputs E3, G3 which the component T is connected to, switching element S containing voltage-controlled switches, characterized in that
  • 1. a first voltage source US1 with the two poles U1, G1 can be connected to the inputs E1, G1 and a second, electrically and spatially separated voltage source US2 with the two poles U2, G2 to the inputs E2, G2,
  • 2. With the help of a switching element S when US1 is exclusively applied, inputs E1, G1 with outputs E3, G3 in a first case, or when US2 is exclusively applied in a second case, inputs E2, G2 with outputs E3, G3 for the electrical charge transport are connected,
  • 3. whereby if US1 and US2 are present at the same time, only one case dominantly closes the other case for charge transport,
  • 4. with which the voltage applied to T is maintained or changed solely by applying or disconnecting the dominant voltage.
2. Gemäß vorstehendem Anspruch, dadurch gekennzeichnet, daß
  • 1. das Schaltelement S in einer Ruhestellung ohne Anschluß einer Span­ nung an den Eingängen eine erste Verbindung für den elektrischen La­ dungstransport zwischen E1, G1 und E3, G3 geöffnet hält und eine zweite zwischen E2, G2 und E3, G3 geschlossen hält oder die erste Verbindung geschlossen und die zweite geöffnet hält.
2. According to the preceding claim, characterized in that
  • 1. the switching element S in a rest position without connecting a voltage at the inputs keeps a first connection for the electrical charge transport between E1, G1 and E3, G3 open and keeps a second between E2, G2 and E3, G3 closed or the first Connection closed and the second holds open.
3. Gemäß vorstehendem Anspruch, dadurch gekennzeichnet, daß
  • 1. in Schaltelement S vier per Spannung ansteuerbare Schalter S1, S2, S3, S4 vorhanden sind
  • 2. wobei S1 die Verbindung zwischen E1 und E3 steuert und S3 die zwi­ schen G1 und G3,
  • 3. wobei S2 die Verbindung zwischen E2 und E3 steuert und 54 die zwi­ schen G2 und G3.
3. According to the preceding claim, characterized in that
  • 1. There are four switches S1, S2, S3, S4 that can be controlled by voltage in switching element S
  • 2. where S1 controls the connection between E1 and E3 and S3 controls the between G1 and G3,
  • 3. where S2 controls the connection between E2 and E3 and 54 between G2 and G3.
4. Gemäß vorstehender Ansprüche, dadurch gekennzeichnet, daß
  • 1. Schaltelement S mindestens einen fünften Schalter S5 zusätzlich zu den vier vorhandenen enthalte,
  • 2. wobei S1, S2, S3, S4 in Ruhestellung den Transport elektrischer Ladung sperren,
  • 3. womit T in Ruhestellung elektrisch von der Umwelt getrennt ist,
  • 4. wobei die dominierende Spannungsquelle Schalter S5 steuert,
  • 5. wobei S5 die Schalter S1, S2 für Ladungstransport für die nicht dominie­ rende Spannungsquelle sperrt.
4. According to the preceding claims, characterized in that
  • 1. switching element S contains at least a fifth switch S5 in addition to the four available,
  • 2. where S1, S2, S3, S4 block the transport of electrical charge in the rest position,
  • 3. with which T is electrically separated from the environment in the rest position,
  • 4. the dominant voltage source controlling switch S5,
  • 5. S5 blocks the switches S1, S2 for charge transport for the non-dominating voltage source.
5. Gemäß vorstehender Ansprüche, dadurch gekennzeichnet, daß
  • 1. in Schaltelement S die Schalter S2, S4 nicht, die Schalter S1, S3, S5 vorhanden sind,
  • 2. womit zwischen den Anschlüssen E2, G2 und E3, G3 keine Verbindung für den Transport elektrischer Ladung besteht,
  • 3. wobei bei Anliegen der dominanten Spannung die Schalter S1, S3 mittels des Schalters S5 für den elektrischen Ladungstransport von E1 nach E3 und G1 nach G3 sperren,
  • 4. womit bei Anliegen der dominanten Spannung sämtliche elektrischen Verbindungen zwischen einem Teil T und seiner Umwelt unterbrochen sind.
5. According to the preceding claims, characterized in that
  • 1. the switches S2, S4 are not present in the switching element S, the switches S1, S3, S5 are present,
  • 2. with which there is no connection for the transport of electrical charge between the connections E2, G2 and E3, G3,
  • 3. where, when the dominant voltage is applied, the switches S1, S3 block by means of the switch S5 for the electrical charge transport from E1 to E3 and G1 to G3,
  • 4. with which all electrical connections between a part T and its environment are interrupted when the dominant voltage is present.
6. Gemäß vorstehender Ansprüche, dadurch gekennzeichnet, daß
  • 1. der Chipteil T über Adressleitungen G (A1 bis An) aktiviert oder deakti­ viert wird,
  • 2. wobei die Adressleitungen durch ein oder mehrere Schaltelemente S elektrisch getrennt oder geöffnet werden können.
6. According to the preceding claims, characterized in that
  • 1. the chip part T is activated or deactivated via address lines G (A1 to An),
  • 2. The address lines can be electrically separated or opened by one or more switching elements S.
7. Gemäß vorstehender Ansprüche, dadurch gekennzeichnet, daß
  • 1. der Chipteil T aus einer Kombination von Speicherteilen M1, M2 besteht,
  • 2. wobei die einzelnen Speicherzellen in M1, M2 über Adressleitungen G (A1 bis An) aktiviert oder deaktiviert werden,
  • 3. wobei die Gruppe der Adressleitungen GL aus A1 bis An den Speicher M1 und die Gruppe GH aus A1 bis An den Speicher M2 getrennt aktivie­ ren oder deaktivieren können,
  • 4. wobei die eine oder/und andere Gruppe GH, GL der Adressleitungen durch ein oder mehrere Schaltelemente S elektrisch getrennt oder geöff­ net werden können.
7. According to the preceding claims, characterized in that
  • 1. the chip part T consists of a combination of memory parts M1, M2,
  • 2. the individual memory cells in M1, M2 being activated or deactivated via address lines G (A1 to An),
  • 3. the group of address lines GL from A1 to An to memory M1 and the group GH from A1 to An to memory M2 can be activated or deactivated separately,
  • 4. one or / and the other group GH, GL of the address lines can be electrically separated or opened by one or more switching elements S.
8. Gemäß vorstehender Ansprüche, dadurch gekennzeichnet, daß
  • 1. die erste oder die zweite Spannung in einer Chipkarte von einem Sen­ sor, einem von Hand zu betätigenden Schalter, dem Stereoeffekt oder einem anderen eine Spannung auslösenden Effekt erzeugt wird.
8. According to the preceding claims, characterized in that
  • 1. the first or the second voltage is generated in a chip card by a sensor, a manually operated switch, the stereo effect or another effect that triggers a voltage.
9. Gemäß vorstehender Ansprüche, dadurch gekennzeichnet, daß
  • 1. die getrennten Bezugspunkte G1, G2 miteinander verbunden sind.
9. According to the preceding claims, characterized in that
  • 1. the separate reference points G1, G2 are connected to one another.
10. Gemäß vorstehender Ansprüche, dadurch gekennzeichnet, daß
  • 1. die erste und/oder die zweite Spannungsquelle mit unterschiedlicher Leistungsbelastung für eine elektrische Leistungsabgabe zur Verfügung stehen,
  • 2. wobei die geringste zur Verfügung stehende Quellenbelastung ausreicht, um die per Spannung steuerbaren Schalter zu schließen und/oder zu öffnen.
10. According to the preceding claims, characterized in that
  • 1. the first and / or the second voltage source with different power loads are available for an electrical power output,
  • 2. where the lowest available source load is sufficient to close and / or open the voltage-controllable switches.
DE1997152695 1997-11-28 1997-11-28 Electronic switching element for blocking electronic parts in a chip card Withdrawn DE19752695A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1997152695 DE19752695A1 (en) 1997-11-28 1997-11-28 Electronic switching element for blocking electronic parts in a chip card
PCT/DE1998/003506 WO1999028862A1 (en) 1997-11-28 1998-11-29 Electronic switching element for blocking electronic parts in an electronic system, such as chip cards, and a chip card of this type
DE19881842T DE19881842D2 (en) 1997-11-28 1998-11-29 Electronic switching element for blocking electronic parts in an electronic system, such as a chip card, and such a chip card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997152695 DE19752695A1 (en) 1997-11-28 1997-11-28 Electronic switching element for blocking electronic parts in a chip card

Publications (1)

Publication Number Publication Date
DE19752695A1 true DE19752695A1 (en) 1999-06-02

Family

ID=7850041

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1997152695 Withdrawn DE19752695A1 (en) 1997-11-28 1997-11-28 Electronic switching element for blocking electronic parts in a chip card
DE19881842T Expired - Fee Related DE19881842D2 (en) 1997-11-28 1998-11-29 Electronic switching element for blocking electronic parts in an electronic system, such as a chip card, and such a chip card

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19881842T Expired - Fee Related DE19881842D2 (en) 1997-11-28 1998-11-29 Electronic switching element for blocking electronic parts in an electronic system, such as a chip card, and such a chip card

Country Status (2)

Country Link
DE (2) DE19752695A1 (en)
WO (1) WO1999028862A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19938890A1 (en) * 1999-08-17 2001-03-22 Infineon Technologies Ag Integrated circuit and circuit arrangement for supplying power to an integrated circuit
WO2001075786A1 (en) * 2000-04-04 2001-10-11 Koninklijke Philips Electronics N.V. Output stage for a communication contact for a data carrier
WO2001088844A1 (en) * 2000-05-16 2001-11-22 Orga Kartensysteme Gmbh Chip card
FR2809516A1 (en) * 2000-05-25 2001-11-30 Innovatron Electronique System for preventing fraud in money card systems that are charged with monetary units and then used to pay for goods or services by use in a card reader, by preventing use of inductive contacts except when an access code is used
WO2003041009A1 (en) 2001-11-09 2003-05-15 Koninklijke Philips Electronics N.V. Data carrier having power dependent data processing modes
EP1607905A1 (en) 2004-06-17 2005-12-21 Seiko Epson Corporation Chipcard with contact interface and non-contact interface

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3935364C1 (en) * 1989-10-24 1990-08-23 Angewandte Digital Elektronik Gmbh, 2051 Brunstorf, De
NL9101608A (en) * 1991-09-24 1993-04-16 Nedap Nv CHIP CARD WITH REMOTE IDENTIFICATION.
US5376778A (en) * 1992-02-26 1994-12-27 Angewandte Digital Electronik Gmbh Contact-free chip card for remote transmission
DE4327334C1 (en) * 1993-08-15 1995-01-12 Angewandte Digital Elektronik Chip card
DE59611468D1 (en) * 1995-06-02 2008-05-21 Nxp Bv smart card
DE19531372A1 (en) * 1995-08-25 1997-02-27 Siemens Ag Smart card

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19938890A1 (en) * 1999-08-17 2001-03-22 Infineon Technologies Ag Integrated circuit and circuit arrangement for supplying power to an integrated circuit
DE19938890C2 (en) * 1999-08-17 2001-08-09 Infineon Technologies Ag Integrated circuit and circuit arrangement for supplying power to an integrated circuit
US6633501B2 (en) 1999-08-17 2003-10-14 Infineon Technologies Ag Integrated circuit and circuit configuration for supplying power to an integrated circuit
WO2001075786A1 (en) * 2000-04-04 2001-10-11 Koninklijke Philips Electronics N.V. Output stage for a communication contact for a data carrier
WO2001088844A1 (en) * 2000-05-16 2001-11-22 Orga Kartensysteme Gmbh Chip card
FR2809516A1 (en) * 2000-05-25 2001-11-30 Innovatron Electronique System for preventing fraud in money card systems that are charged with monetary units and then used to pay for goods or services by use in a card reader, by preventing use of inductive contacts except when an access code is used
WO2003041009A1 (en) 2001-11-09 2003-05-15 Koninklijke Philips Electronics N.V. Data carrier having power dependent data processing modes
EP1607905A1 (en) 2004-06-17 2005-12-21 Seiko Epson Corporation Chipcard with contact interface and non-contact interface

Also Published As

Publication number Publication date
DE19881842D2 (en) 2000-11-16
WO1999028862A1 (en) 1999-06-10

Similar Documents

Publication Publication Date Title
DE4406704C1 (en) Smart card
DE60037989T2 (en) Transponder for different purposes
DE60008544T9 (en) AGAINST ATTACKS ON THE CIRCUIT PROTECTED MICROCONTROLLER
DE102008028340A1 (en) Integrated battery voltage sensor with high voltage insulation, battery sensing system and method for doing so
DE19509517C1 (en) Device consisting of at least one card terminal for transmitting energy to a chip card and for exchanging data with the chip card via electromagnetic waves
WO1997008645A2 (en) Plastic card with one or several chips
DE3046653A1 (en) PERSONAL ID CARD WITH CIRCUIT BREAKER
DE19928733A1 (en) Semiconductor memory chip module
DE19752695A1 (en) Electronic switching element for blocking electronic parts in a chip card
DE4416583C1 (en) Chip card bus for connecting different card chips
DE19531275C2 (en) Smart card
DE2205138C3 (en) Data input device for an electronic computer or the like.
DE3327874C2 (en)
EP0784830A1 (en) Data carrier arrangement
EP1072013A1 (en) Chip card with an electronic blocking function
DE2418982A1 (en) PLUG-IN PROGRAM MEMORY
EP0221351A1 (en) Integrated circuit with an electroconductive flat element
DE3130421A1 (en) GOODS SALES MACHINE, IN PARTICULAR CIGARETTE MACHINE
DE102018102341A1 (en) Circuit breaker control via a supply voltage connection
EP1323015A1 (en) Security module
DE3885191T2 (en) Non-volatile latent memory cell with reduced tunnel effect circuit for improved operational safety.
EP0744060A1 (en) Data carrier with electronic module
DE20308813U1 (en) Key for lock system has metal plates in lock cylinder that oppose metal plates in chip holder part for electronic chip with plug-in part inserted to form capacitor
EP1128248A1 (en) Semiconductor chip with a light sensitive element
EP1126470A2 (en) Integrated semiconductor memory with memory cells having ferroelectric memory effect

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8143 Withdrawn due to claiming internal priority