DE19749151A1 - Adaptive equalizer with a circular filter input circuit - Google Patents
Adaptive equalizer with a circular filter input circuitInfo
- Publication number
- DE19749151A1 DE19749151A1 DE19749151A DE19749151A DE19749151A1 DE 19749151 A1 DE19749151 A1 DE 19749151A1 DE 19749151 A DE19749151 A DE 19749151A DE 19749151 A DE19749151 A DE 19749151A DE 19749151 A1 DE19749151 A1 DE 19749151A1
- Authority
- DE
- Germany
- Prior art keywords
- sample
- filter coefficient
- flip
- signal
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
Die vorliegende Erfindung betrifft einen adaptiven Entzerrer, der einen LMS-Algorithmus (least mean square; Minimum der mittleren Fehlerquadrate) verwendet, und betrifft insbesondere einen adaptiven Entzerrer, der dazu dient, eine Reihe von Eingangsdatenproben und entsprechende Filterkoeffizienten zur Verfügung zu stellen, die bei dem Filtervorgang verwendet werden, ohne daß eine konventionelle, komplizierte Filtersteuerschaltung verwendet wird.The present invention relates to an adaptive equalizer, one LMS algorithm (least mean square; minimum the mean squares) used, and particularly affects an adaptive equalizer that serves a number of Input data samples and corresponding filter coefficients for To provide that used in the filtering process without a conventional, complicated Filter control circuit is used.
Bei einem konventionellen Übertragungssystem werden Digitaldaten von einer Datensignalübertragungsquelle über einen Übertragungskanal, beispielsweise einen Kabelkanal, an ein Datensignalempfangsende übertragen. Eines der hierbei auftretenden Probleme, die bei der Übertragung von Datensignalen über den Übertragungskanal auftreten können, besteht darin, daß Kanalverzerrungen und zusätzliches Rauschen dazu führen kann, beispielsweise Datensymbole zu unterbrechen, die in dem übertragenen Datensignal enthalten sind, wodurch die Fähigkeit des Datensignalempfangssystems, die empfangenen Symbolpegel zu unterscheiden, negativ beeinflußt wird. Zur Überwindung dieser Schwierigkeit weist ein typisches Datensignalempfangssystem einen kanaladaptiven Entzerrer auf.With a conventional transmission system Digital data from a data signal transmission source via a transmission channel, for example a cable channel transmit a data signal receiving end. One of the here Problems encountered in the transfer of Data signals can occur over the transmission channel, is that channel distortion and additional noise can lead to, for example, interrupting data symbols, which are contained in the transmitted data signal, whereby the ability of the data signal receiving system to receive the Distinguishing symbol levels is negatively affected. For Overcoming this difficulty is typical Data signal receiving system on a channel adaptive equalizer.
In Fig. 1 ist ein kanaladaptiver Entzerrer nach dem Stand der Technik gezeigt, der einen Eingangsdatenspeicher 1 und einen Filterkoeffizientenspeicher 2 als Filtereingangsschaltung verwendet, eine Filterkoeffizientenaktualisierungseinrichtung 3, einen Filterblock 10 und eine Steuerschaltung 4. Der Eingangsdatenspeicher 1 empfängt ein Eingangsdatensignal, welches mehrere Eingangsdatenproben enthält, um hintereinander eine Gruppe von Fensterdatenproben für jede zu filternde Datenprobe unter Steuerung durch die Steuerschaltung 4 zur Verfügung zu stellen. Der Filterkoeffizientenspeicher 2 dient zum Speichern aktualisierter Filterkoeffizienten, die von der Filterkoeffizientenaktualisierungseinrichtung 3 ausgegeben werden, um so hintereinander die aktualisierten Filterkoeffizienten als entsprechende Gruppe von Filterkoeffizienten dem Filterblock 10 zuzuführen, gesteuert durch die Steuerschaltung 4. Der Filterblock 10 weist einen Multiplizierer 5 als Filteranzapfung auf, einen Addierer 6 als Akkumulator, und ein Flip-Flop 7, und dient dazu, eine gefilterte Datenprobe dadurch zu erzeugen, daß die Gruppe der Fensterdatenproben und die entsprechende Gruppe aktualisierter Filterkoeffizienten verwendet wird, wodurch ein gefiltertes Signal erzeugt wird. Das gefilterte Signal weist eine Anzahl gefilterter Datenproben entsprechend den Eingangsdatenproben auf.In Fig. 1, a kanaladaptiver equalizer according to the prior art is shown, which uses an input data memory 1, and a filter coefficient memory 2 as filter input circuit, a filter coefficient updating means 3, a filter block 10 and a control circuit 4. The input data memory 1 receives an input data signal which contains a plurality of input data samples in order to provide a group of window data samples in succession for each data sample to be filtered under the control of the control circuit 4 . The filter coefficient memory 2 is used to store updated filter coefficients that are output by the filter coefficient update device 3 , so as to feed the updated filter coefficients in succession as a corresponding group of filter coefficients to the filter block 10 , controlled by the control circuit 4 . The filter block 10 has a multiplier 5 as a filter tap, an adder 6 as an accumulator, and a flip-flop 7 , and serves to generate a filtered data sample by using the group of window data samples and the corresponding group of updated filter coefficients, whereby a filtered signal is generated. The filtered signal has a number of filtered data samples corresponding to the input data samples.
Die Eingangsdaten für die Filterkoeffizientenspeicher werden normalerweise unter Verwendung eines RAM (eines Speichers mit wahlfreiem Zugriff) erzeugt. Um einen iterativen Filtervorgang unter Verwendung des Multiplizierers und des Addierers durchzuführen, werden die Fensterdatenproben und die entsprechenden Filterkoeffizienten hintereinander von den beiden Speichern geliefert, als Filtereingangsschaltung, gesteuert durch die Steuerschaltung. Allerdings ist es in diesem Fall schwierig, eine einfache und kostengünstige Steuerschaltung zum Adressieren und Takten der Speicher zu verwirklichen. Es wäre daher vorteilhafter, und unter Kostengesichtspunkten und in Hinblick auf die Geschwindigkeit wünschenswert, eine Filtereingangsschaltung zur Verfügung zu haben, welche hintereinander die Fensterdatenproben und die Filterkoeffizienten in wirksamer Weise liefert.The input data for the filter coefficient memory will be usually using RAM (memory with random access). An iterative filtering process using the multiplier and adder the window data samples and the corresponding filter coefficients in succession from the delivered to both memories, as a filter input circuit, controlled by the control circuit. However, it is in this case difficult, a simple and inexpensive Control circuit for addressing and clocking the memory realize. It would therefore be more beneficial and below Cost considerations and in terms of speed desirable to have a filter input circuit available have which the window data samples and the Provides filter coefficients in an effective manner.
Ein Hauptvorteil der vorliegenden Erfindung besteht daher in der Bereitstellung eines adaptiven Entzerrers zur wirksamen Bereitstellung einer Reihe von Eingangsdatenproben und entsprechender Filterkoeffizienten, die bei dem Filtervorgang verwendet werden, unter Verwendung einer kreisförmigen Anordnung, ohne daß eine konventionelle, komplizierte Filtersteuerschaltung verwendet wird.A major advantage of the present invention is therefore in providing an adaptive equalizer for effective Provision of a range of input data samples and corresponding filter coefficients used in the filtering process be used using a circular Arrangement without being a conventional, complicated Filter control circuit is used.
Gemäß der vorliegenden Erfindung wird ein Entzerrer zum Filtern eines empfangenen Signals zur Erzeugung eines gefilterten Signals zur Verfügung gestellt, bei welchem das empfangene Signal mehrere Datenproben enthält, und das gefilterte Signal entsprechend viele gefilterte Datenproben enthält, und der Entzerrer aufweist: eine Datenliefereinrichtung, welche das gefilterte Signal empfängt, zur Erzeugung einer Anzahl N an Fensterdatenproben symbolweise unter Verwendung einer Anzahl (N+1) von Verzögerungseinrichtungen, die in einer kreisförmigen Anordnung vorgesehen sind, wobei N eine positive ganze Zahl ist; eine Multiplizierereinrichtung zum Multiplizieren einer Fensterdatenprobe mit einem momentanen Filterkoeffizienten zur Erzeugung einer multiplizierten Probe; eine Sammlereinrichtung um Sammeln der multiplizierten Ausgangsprobe zur Erzeugung einer gesammelten Probe; eine Entscheidungseinrichtung zur Feststellung, ob die gesammelte Probe eine gewünschte Probe approximiert, und um dann, wenn dies der Ball ist, eine gefilterte Datenprobe auf der Grundlage der gesammelten Probe zu erzeugen; eine Fehlererzeugungseinrichtung zur Erzeugung eines Fehlerwertes auf der Grundlage eines Fehlerwertes, des momentanen Filterkoeffizienten und der momentanen Fenstereingangsprobe, wobei das Fehlersignal die Differenz zwischen der gesammelten Probe und der gewünschten Probe darstellt; und eine Filterkoeffizientenliefereinrichtung, die eine Anzahl N an Verzögerungseinrichtungen aufweist, und zum Subtrahieren des Fehlersignals von dem momentanen Filterkoeffizienten dient, um den aktualisierten Filterkoeffizienten zu erzeugen, und den aktualisierten Filterkoeffizienten als den momentanen Filterkoeffizienten zur Verfügung zu stellen.According to the present invention, an equalizer is used Filtering a received signal to generate a filtered signal provided, in which the received signal contains several data samples, and that filtered signal corresponding to many filtered data samples contains, and the equalizer has: one Data delivery device which receives the filtered signal to generate a number N of window data samples symbol by symbol using a number (N + 1) of Delay devices in a circular Arrangement are provided, where N is a positive integer is; multiplier means for multiplying one Window data sample with a current filter coefficient for Generating a multiplied sample; a collector facility to collect the multiplied original sample for generation a collected sample; a decision-making facility for Determine whether the collected sample is a desired sample approximated, and then, if this is the ball, one filtered data sample based on the collected sample to create; an error generation device for generation an error value based on an error value, the current filter coefficients and the current Window input sample, the error signal being the difference between the collected sample and the desired sample represents; and a filter coefficient delivery device which has a number N of delay devices, and for Subtract the error signal from the current one Filter coefficient is used to get the updated To generate filter coefficients, and the updated Filter coefficient as the current filter coefficient for To make available.
Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen. Es zeigt:The invention is illustrated below with reference to drawings illustrated embodiments explained in more detail what other advantages and features emerge. It shows:
Fig. 1 ein schematisches Blockschaltbild eines konventionellen kanaladaptiven Entzerrers, der einen LMS-Algorithmus verwendet; Fig. 1 is a schematic block diagram of a conventional channel-adaptive equalizer that uses an LMS algorithm;
Fig. 2 ein schematisches Blockschaltbild eines adaptiven Entzerrers gemäß der vorliegenden Erfindung; Fig. 2 is a schematic block diagram of an adaptive equalizer according to the present invention;
Fig. 3 ein detailliertes Blockschaltbild des in Fig. 2 gezeigten adaptiven Filterblocks; und Fig. 3 is a detailed block diagram of the adaptive filter block shown in Fig. 2; and
Fig. 4 ein detailliertes Blockschaltbild der in Fig. 2 dargestellten Filterkoeffizientenaktualisierungseinrichtung. Fig. 4 is a detailed block diagram of the filter coefficient update device shown in Fig. 2.
In Fig. 2 ist ein schematisches Blockschaltbild eines adaptiven Entzerrers gemäß der vorliegenden Erfindung dargestellt. Der adaptive Entzerrer weist adaptive Filterblöcke 11, 14, 17 und 20 auf, Filterkoeffizientenaktualisierungseinrichtungen 12, 15, 18, und 21, und Ausgangssignalentscheidungsblöcke 13 und 16.In Fig. 2 is a schematic block diagram of an adaptive equalizer shown in accordance with the present invention. The adaptive equalizer has adaptive filter blocks 11 , 14 , 17 and 20 , filter coefficient update means 12 , 15 , 18 and 21 , and output signal decision blocks 13 and 16 .
Wie gezeigt wird der adaptive Entzerrer durch Einsatz zwei Entzerrerteilen verwirklicht, wobei der eine zwei adaptive Filterblöcke 11 und 14, zwei Filterkoeffizientenaktualisierungseinrichtungen 12 und 15 und zwei Ausgangsentscheidungsblöcke 13 und 16 aufweist, und der andere zwei adaptive Filter 17 und 20, zwei Filterkoeffizientenaktualisierungseinrichtungen 18 und 21 und zwei Subtrahierer 19 und 22 aufweist. Dies führt dazu, daß der adaptive Entzerrer als bekannter adaptiver Entzerrer mit infiniter Impulsantwort (IIR) infolge der Verwendung der voranstehend genannten zwei Teile betrieben werden kann.As shown, the adaptive equalizer is implemented using two equalizer parts, one having two adaptive filter blocks 11 and 14 , two filter coefficient update devices 12 and 15 and two output decision blocks 13 and 16 , and the other two adaptive filters 17 and 20 , two filter coefficient update devices 18 and 21 and has two subtractors 19 and 22 . As a result, the adaptive equalizer can be operated as a known adaptive equalizer with infinite impulse response (IIR) due to the use of the above two parts.
Die adaptiven Filterblöcke 11 und 14 sind als symmetrische Struktur ausgebildet. Das adaptive Filter 11 dient namlich dazu, reale Datenproben eines Eingangsdatensignals zu filtern, wogegen der adaptive Filterblock 14 dazu dient, imaginäre Datenproben des Eingangsdatensignals zu filtern. Die Ausgangsentscheidungsblöcke 13 und 14 empfangen Ausgangssignale vom Subtrahierer 13 bzw. 16, und legen fest, ob die Ausgangssignale als ein Entzerrerausgangssignal zugeordnet werden, welches ein ursprüngliches, unverzerrtes Eingangsdatensignal vor seiner Übertragung approximiert.The adaptive filter blocks 11 and 14 are designed as a symmetrical structure. The adaptive filter 11 serves in particular to filter real data samples of an input data signal, whereas the adaptive filter block 14 serves to filter imaginary data samples of the input data signal. The output decision blocks 13 and 14 receive output signals from the subtractors 13 and 16 , respectively, and determine whether the output signals are assigned as an equalizer output signal which approximates an original, undistorted input data signal prior to its transmission.
Wie aus den voranstehenden Ausführungen deutlich wird, können die adaptiven Filterblöcke 11 und 14 unter Verwendung desselben Filteraufbaus verwirklicht werden. Zur Erleichterung der Beschreibung konzentriert sich daher die nachstehende Erläuterung auf den Filterblock 11. In Fig. 3 ist eine Detaildarstellung des in Fig. 1 gezeigten Filterblocks gezeigt. As is clear from the foregoing, the adaptive filter blocks 11 and 14 can be implemented using the same filter structure. Therefore, to facilitate the description, the following explanation focuses on the filter block 11 . FIG. 3 shows a detailed illustration of the filter block shown in FIG. 1.
Ein empfangenes Eingangsdatensignal wird durch eine bekannte Abtastschaltung so abgetastet, daß sich mehrere Eingangsdatenproben ergeben. Die mehreren Dateneingangsproben werden hintereinander dem in Fig. 2 gezeigten adaptiven Filterblock 11 zugeführt. Der adaptive Filterblock 11 weist ein Filter 110 mit finiter Impulsantwort (FIR) auf, sowie eine Filtereingangsschaltung, die mit einem Eingangsdatenspeicher 101 und einem Filterkoeffizientenspeicher 104 versehen ist. Das Eingangsdatensignal wird über den Eingangsdatenspeicher 101 dem Filter 110 zugeführt, wo es gefiltert und entzerrt wird, unter Verwendung der Gruppe an Filterkoeffizienten von dem Filterkoeffizientenspeicher 104, um ein gefiltertes Signal zu erzeugen. Das gefilterte Signal enthält eine entsprechende Anzahl gefilterter Datenproben, die hintereinander der Filterkoeffizientenaktualisierungseinrichtung 12 zugeführt werden, und darüber hinaus über den Subtrahierer 19 dem Ausgangsentscheidungsblock 13 zugeführt werden.A received input data signal is sampled by a known sampling circuit so that several input data samples result. The multiple data input samples are successively fed to the adaptive filter block 11 shown in FIG. 2. The adaptive filter block 11 has a filter 110 with finite impulse response (FIR) and a filter input circuit which is provided with an input data memory 101 and a filter coefficient memory 104 . The input data signal is fed through input data memory 101 to filter 110 where it is filtered and equalized using the group of filter coefficients from filter coefficient memory 104 to generate a filtered signal. The filtered signal contains a corresponding number of filtered data samples, which are fed in succession to the filter coefficient update device 12 and, moreover, are fed to the output decision block 13 via the subtractor 19 .
Nimmt man an, daß fc = nfs ist, wobei eine Abtastfrequenz fs
(= 1/T) ist und eine Taktfrequenz Fc (= 1/t), so berechnet
sich ein Ausgangswert F des Filters 110 folgendermaßen:
Assuming that fc = nfs, with a sampling frequency fs (= 1 / T) and a clock frequency Fc (= 1 / t), an output value F of the filter 110 is calculated as follows:
wobei I ein Eingangssignal ist, C ein aktualisierter Filterkoeffizient, und N eine positive ganze Zahl.where I is an input signal, C is an updated one Filter coefficient, and N is a positive integer.
Wie aus der voranstehenden Gleichung deutlich wird, führt ein Filter mit finiter Impulsantwort einen Filtervorgang für jede Eingangsdatenprobe so durch, daß es hintereinander eine Anzahl N an Fensterdatenproben mit einer Anzahl N an Filterkoeffizienten multipliziert, und die multiplizierten Datenproben während einer vorbestimmten Zeit T sammelt, um eine gefilterte Datenprobe zu erzeugen. Der Vorgang wird wiederholt, um so ein gefiltertes Datensignal zu erzeugen.As is clear from the equation above, introduces Filters with finite impulse response one filtering process for each Input data sample so that there are a number in a row N of window data samples with an N number Filter coefficients multiplied, and the multiplied Collects data samples during a predetermined time T to to generate a filtered data sample. The process will repeated so as to produce a filtered data signal.
Gemäß der vorliegenden Erfindung werden daher die Eingangsdatenproben nacheinander verzögert, unter Verwendung einer Anzahl (N+1) an Verzögerungseinrichtungen, die in einer kreisförmigen Anordnung vorgesehen sind, um so eine Anzahl N an Fensterdatenproben für jede zu erhaltende Eingangsdatenprobe zu erzeugen, und zwar probenweise. Andererseits ist, um eine Fensterverschiebeoperation durchzuführen, eine (N+1)-te Verzögerungseinrichtung parallel an eine N-te Verzögerungseinrichtung angeschlossen. Dies führt dazu, daß eine N-te verzögerte Datenprobe der Fensterdatenprobe, also eine erste momentane Fensterdatenprobe, an die Filterkoeffizientenaktualisierungseinrichtung 12 als momentane Fensterdatenprobe übertragen wird. Dagegen wird eine neu eingegebene Datenprobe dadurch den momentanen Fensterproben hinzugefügt, daß der Multiplexer 102 eingesetzt wird, um so eine neue Gruppe an Fenstereingangsdatenproben für eine andere gewünschte Eingangsdatenprobe auszubilden. Dies führt dazu, daß in wirksamer Art und Weise eine einfache Anordnung eines adaptiven LMS-Filters (eines Filters auf der Grundlage der Methode des Minimums der Fehlerquadrate) erhalten werden kann.According to the present invention, therefore, the input data samples are sequentially delayed using a number (N + 1) of delay means arranged in a circular arrangement so as to generate a number N of window data samples for each input data sample to be obtained, sample by sample. On the other hand, in order to perform a window shift operation, an (N + 1) th delay device is connected in parallel to an Nth delay device. As a result, an Nth delayed data sample of the window data sample, that is to say a first current window data sample, is transmitted to the filter coefficient update device 12 as a current window data sample. In contrast, a newly entered data sample is added to the current window samples by using the multiplexer 102 so as to form a new group of window input data samples for another desired input data sample. As a result, a simple arrangement of an adaptive LMS filter (a filter based on the least squares method) can be effectively obtained.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird, wie in Fig. 3 gezeigt, der Eingangsdatenspeicher 101 dadurch verwirklicht, daß eine Anzahl N, beispielsweise 8, D-Flip-Flops D1 bis D8 in kreisförmiger Anordnung vorgesehen sind, und ein (N+1)-tes D-Flip- Flop U1 parallel zu einem N-ten D-Flip-Flop D8 geschaltet ist. Daher werden die Eingangsdatenproben hintereinander an einen Multiplizierer 106 übertragen, welcher die Eingangsdatenprobe oder das Ausgangssignal von dem D-Flip-Flop D8 in Reaktion auf ein Auswahlsignal auswählt. Das Auswahlsignal kann von einer bekannten Systemsteuerung (nicht gezeigt) übertragen werden. Die ausgewählte Eingangsdatenprobe wird dann über das D-Flip-Flop 103 der ersten Verzögerungseinrichtung zugeführt, also einem D-Flip-Flop D1 und den Multiplizierern 106 und 107. Auf entsprechende Weise werden die ausgewählten Eingangsdatenproben hintereinander unter Verwendung der D-Flip-Flops D1 bis D8 verzögert. Dies führt dazu, daß eine momentane Gruppe, beispielsweise 8, von Fensterdatenproben hintereinander an den Multiplizierer während der vorbestimmten Zeit T geliefert wird. Eine achte verzögerte Datenprobe wird über das D-Flip-Flop U1 der Filterkoeffizientenaktualisierungseinrichtung 15 zugeführt, die in Fig. 2 gezeigt ist, als momentane Fensterdatenprobe. Andererseits wird, wie voranstehend bereits erwähnt, statt des achten verzögerten Datenpostens dann eine neue Eingangsdatenprobe der momentanen Gruppe an Fensterdatenproben hinzugefügt, um hierdurch eine neue Gruppe der Fensterdatenproben auszubilden. Der Betrieb wird fortgesetzt, bis sämtliche Datenproben gefiltert sind, die in dem Eingangsdatensignal enthalten sind.According to a preferred embodiment of the present invention, as shown in FIG. 3, the input data memory 101 is realized in that a number N, for example 8, D flip-flops D1 to D8 are provided in a circular arrangement, and a (N + 1 ) -th D flip-flop U1 is connected in parallel to an N-th D flip-flop D8. Therefore, the input data samples are successively transmitted to a multiplier 106 which selects the input data sample or the output signal from the D flip-flop D8 in response to a selection signal. The selection signal can be transmitted by a known system controller (not shown). The selected input data sample is then fed via the D flip-flop 103 to the first delay device, that is to say a D flip-flop D1 and the multipliers 106 and 107 . In a corresponding manner, the selected input data samples are delayed in succession using the D flip-flops D1 to D8. As a result, a current group, e.g. 8, of window data samples are successively delivered to the multiplier during the predetermined time T. An eighth delayed data sample is supplied via the D flip-flop U1 to the filter coefficient update device 15 , which is shown in FIG. 2, as a current window data sample. On the other hand, as already mentioned above, a new input data sample is then added to the current group of window data samples instead of the eighth delayed data item, in order to thereby form a new group of window data samples. Operation continues until all data samples contained in the input data signal are filtered.
Andererseits wird der Filterkoeffizientenspeicher 104 dadurch verwirklicht, daß eine Anzahl N, beispielsweise 8, von D-Flip- Flops CD1 bis CD8 verwendet wird, die in einer kreisförmigen Anordnung geschaltet sind. Ein Subtrahierer U2 ist zwischen ein erstes bzw. zweites D-Flip-Flop CD1 bzw. CD2 geschaltet. Daher werden die Filterkoeffizienten dadurch verzögert, daß die D-Flip-Flops CD1 bis CD8 verwendet werden, und ein verzögerter Filterkoeffizient, der von dem achten D-Flip-Flop CD8 ausgegeben wird, den Multiplizierer 106 und einem ersten D-Flip-Flop CD1 zugeführt wird. Der verzögerte Filterkoeffizient wird mit der verzögerten Fensterdatenprobe dadurch synchronisiert, daß dasselbe Taktsignal verwendet wird, und wird weiterhin, wie durch "Coefout" bezeichnet, an das in Fig. 2 dargestellte adaptive Filter 14 übertragen. Der Subtrahierer U2 dient dazu, dadurch einen aktualisierten Filterkoeffizienten zu erzeugen, daß ein von dem ersten D-Flip- Flop CD1 ausgegebener Filterkoeffizient durch einen Fehlerwert subtrahiert wird, der von der in Fig. 2 gezeigten Filterkoeffizientenaktualisierungseinrichtung 12 ausgegeben wird. Der aktualisierte Filterkoeffizient wird dann dem zweiten D-Flip-Flop CD2 zugeführt, und es erfolgt eine Verzögerung durch den Einsatz der D-Flip-Flops CD2 bis CD8, und dann wird der aktualisierte Filterkoeffizient dem Multiplizierer 106 zugeführt, wenn an diesen die entsprechende Fensterdatenprobe angelegt wird.On the other hand, the filter coefficient memory 104 is realized by using a number N, for example 8, of D flip-flops CD1 to CD8 which are connected in a circular arrangement. A subtractor U2 is connected between a first and a second D flip-flop CD1 and CD2. Therefore, the filter coefficients are delayed by using the D flip-flops CD1 to CD8, and a delayed filter coefficient output from the eighth D flip-flop CD8, the multiplier 106 and a first D flip-flop CD1 is fed. The delayed filter coefficient is synchronized with the delayed window data sample by using the same clock signal and continues to be transmitted to the adaptive filter 14 shown in FIG. 2 as indicated by "Coefout". The subtractor U2 serves to generate an updated filter coefficient by subtracting a filter coefficient output from the first D flip-flop CD1 by an error value output from the filter coefficient update device 12 shown in FIG. 2. The updated filter coefficient is then fed to the second D-flip-flop CD2 and there is a delay due to the use of the D-flip-flops CD2 to CD8, and then the updated filter coefficient is fed to the multiplier 106 when there is the corresponding window data sample is created.
Am Multiplizierer 106 wird die Fensterdatenprobe mit dem entsprechenden Filterkoeffizienten multipliziert, um eine multiplizierte Datenprobe zu erzeugen. Die multiplizierte Datenprobe wird dann über den Addierer 107 an ein Flip-Flop 108 übertragen, welches einen Sammler zum Ansammeln der multiplizierten Datenproben bildet, um hierdurch eine gefilterte Datenprobe zu erzeugen. Die gefilterte Datenprobe wird dann an die Filterkoeffizientenaktualisierungseinrichtung 12 und über den Subtrahierer 113 an den Ausgangsentscheidungsblock 13 übertragen. Zusätzlich werden am Multiplizierer 105 die gefilterten Daten mit einer multiplizierten symmetrischen imaginären Datenprobe "Mulin" multipliziert, die von dem adaptiven Filter 14 ausgegeben wird, um eine andere multiplizierte Datenprobe "Mulout" zu erzeugen, die an das in Fig. 2 gezeigte adaptive Filter 14 übertragen wird. Weiterhin kann ein Gewichtungsdatenposten "Addin", der von dem adaptiven Filter 14 ausgegeben wird, dem Addierer 107 hinzugefügt werden, um eine bestimmte Phasendifferenz zwischen einer realen und einer imaginären Datenprobe zu kompensieren.At window multiplier 106 , the window data sample is multiplied by the corresponding filter coefficient to produce a multiplied data sample. The multiplied data sample is then transmitted via adder 107 to a flip-flop 108 , which forms a collector for collecting the multiplied data samples to thereby generate a filtered data sample. The filtered data sample is then transmitted to the filter coefficient update device 12 and via the subtractor 113 to the output decision block 13 . In addition, at multiplier 105, the filtered data is multiplied by a multiplied symmetric imaginary data sample "Mulin" that is output by adaptive filter 14 to produce another multiplied data sample "Mulout" that is applied to adaptive filter 14 shown in FIG. 2 is transmitted. Furthermore, a weighting data item "Addin", which is output by the adaptive filter 14 , can be added to the adder 107 in order to compensate for a certain phase difference between a real and an imaginary data sample.
In Fig. 4 ist ein schematisches Blockschaltbild der
Filterkoeffizientenaktualisierungseinrichtung 12 gemäß der
vorliegenden Erfindung dargestellt. Die
Filterkoeffizientenaktualisierungseinrichtung 12 verwendet
einen LMS-Algorithmus. In diesem Fall ergibt sich ein
aktualisierter Filterkoeffizient folgendermaßen:
FIG. 4 shows a schematic block diagram of the filter coefficient update device 12 according to the present invention. The filter coefficient update device 12 uses an LMS algorithm. In this case, the filter coefficient is updated as follows:
Wk-1-Wk-µεk Xk
W k-1 -W k -µε k X k
wobei Wk+1 ein aktualisierter Filterkoeffizient ist, Wk ein momentaner Filterkoeffizient, µ ein Konvergenzfaktor, εk ein Fehlersignal, und Xk eine momentane Fensterdatenprobe.where W k + 1 is an updated filter coefficient, W k a current filter coefficient, µ a convergence factor, ε k an error signal, and X k a current window data sample.
Der aktualisierte Filterkoeffizient, der für eine nächste Filteroperation verwendet wird, wird dadurch erhalten, daß von dem momentanen Filterkoeffizienten ein Fehlerwert subtrahiert wird, wobei der Fehlerwert dadurch erhalten wird, daß der Konvergenzfaktor mit der momentanen Fensterdatenprobe und dem Fehlersignal multipliziert wird. Das Fehlersignal repräsentiert die Differenz zwischen einer gefilterten Datenprobe und einer entsprechenden gewünschten Datenprobe. Daher empfängt die Filterkoeffizientenaktualisierungseinrichtung 12 die gefilterte Datenprobe und die momentane Fensterdatenprobe, die von dem adaptiven Filter 11 ausgegeben wird, um den Fehlerwert zu erzeugen. Der Fehlerwert wird dann wie voranstehend geschildert dem Filterkoeffizientenspeicher 103 zugeführt.The updated filter coefficient used for a next filter operation is obtained by subtracting an error value from the current filter coefficient, the error value being obtained by multiplying the convergence factor by the current window data sample and the error signal. The error signal represents the difference between a filtered data sample and a corresponding desired data sample. Therefore, the filter coefficient update means 12 receives the filtered data sample and the current window data sample output from the adaptive filter 11 to generate the error value. The error value is then fed to the filter coefficient memory 103 as described above.
Daher berechnet, wie in Fig. 4 gezeigt, ein Subtrahierer eine Differenz zwischen der momentanen Fensterdatenprobe und der entsprechenden gewünschten Datenprobe, um ein Fehlersignal zu erzeugen, welches die Differenz darstellt. Das Fehlersignal wird dann über das Flip-Flop 202 einem Multiplizierer 203 zugeführt, in welchem das Fehlersignal mit einer momentanen Fensterdatenprobe multipliziert wird, um ein multipliziertes Fehlersignal zu erzeugen. Dann wird das multiplizierte Fehlersignal an das Schieberegister 204 übertragen, in welchem es mit einem Konvergenzfaktor multipliziert wird, unter Einsatz einer Verschiebeoperation, um so einen Fehlerwert zu erzeugen. Der Fehlerwert wird dann dem Filterkoeffizientenspeicher 104 von Fig. 3 zugeführt, um einen neu aktualisierten Filterkoeffizienten zu erhalten.Therefore, as shown in FIG. 4, a subtractor calculates a difference between the current window data sample and the corresponding desired data sample to produce an error signal that represents the difference. The error signal is then fed via flip-flop 202 to a multiplier 203 , in which the error signal is multiplied by a current window data sample in order to generate a multiplied error signal. Then the multiplied error signal is transmitted to the shift register 204 where it is multiplied by a convergence factor using a shift operation so as to generate an error value. The error value is then fed to the filter coefficient memory 104 of FIG. 3 to obtain a newly updated filter coefficient.
Durch Einsatz des erfindungsgemäßen adaptiven Entzerrers kann eine vereinfachte und kostengünstigere Steuerung für diesen verwirklicht werden, da die Filtereingangsschaltung, beispielsweise ein Eingangsdatenspeicher, und der Filterkoeffizient, für das adaptive Filter, welches einen Filtermultiplizierer und einen Sammler aufweist, dadurch einfacher aufgebaut werden kann, daß nur eine Anzahl an Verzögerungseinrichtungen in kreisförmiger Anordnung verwendet wird.By using the adaptive equalizer according to the invention a simplified and less expensive control for this be realized because the filter input circuit, for example an input data store, and the Filter coefficient, for the adaptive filter, which one Has filter multiplier and a collector, thereby can be constructed more simply that only a number of Delay devices used in a circular arrangement becomes.
Zwar wurde die vorliegende Erfindung in Bezug auf bestimmte bevorzugte Ausführungsformen beschrieben, jedoch lassen sich weitere Abänderungen und Variationen vornehmen, ohne vom Wesen und Umfang der vorliegenden Erfindung abzuweichen, die sich aus der Gesamtheit der vorliegenden Anmeldeunterlagen ergeben und von den Patentansprüchen umfaßt sein sollen.While the present invention has been made in relation to certain described preferred embodiments, but can make further changes and variations without being of essence and scope of the present invention result from the entirety of the present application documents and are intended to be encompassed by the claims.
Claims (4)
eine Datenliefereinrichtung, welche das gefilterte Signal empfängt, und dazu dient, eine Anzahl N an Fensterdatenproben symbolweise dadurch zu erzeugen, daß eine Anzahl (N+1) an Verzögerungseinrichtungen verwendet wird, die kreisförmig geschaltet sind, wobei N eine positive ganze Zahl ist;
eine Multipliziereinrichtung zum Multiplizieren einer Fensterdatenprobe mit einem momentanen Filterkoeffizienten, um eine multiplizierte Probe zu erzeugen;
eine Sammlereinrichtung zum Ansammeln der multiplizierten Ausgangsproben, um eine gesammelte Probe zu erzeugen;
eine Entscheidungseinrichtung zur Festlegung, ob die angesammelte Probe eine gewünschte Probe approximiert, und um dann, falls dies der Ball ist, eine gefilterte Datenprobe auf der Grundlage der angesammelten Probe zu erzeugen;
eine Fehlererzeugungseinrichtung zur Erzeugung eines Fehlerwertes auf der Grundlage eines Fehlerwertes, des momentanen Filterkoeffizienten und der momentanen Fenstereingangsprobe, wobei das Fehlersignal die Differenz zwischen der angesammelten Probe und der gewünschten Probe darstellt; und
eine Filterkoeffizientenliefereinrichtung, welche eine Anzahl N an Verzögerungseinrichtungen aufweist, zum Subtrahieren des Fehlersignals von dem momentanen Filterkoeffizienten, um den aktualisierten Filterkoeffizienten zu erzeugen, und den aktualisierten Filterkoeffizienten als den momentanen Filterkoeffizienten zur Verfügung zu stellen.1. An equalizer for filtering a received signal to produce a filtered signal, the received signal containing multiple data samples and the filtered signal containing a corresponding number of filtered data samples, and the equalizer comprising:
a data delivery device which receives the filtered signal and which serves to generate a number N of window data samples symbolically by using a number (N + 1) of delay devices which are connected in a circle, where N is a positive integer;
multiplier means for multiplying a window data sample by a current filter coefficient to produce a multiplied sample;
collector means for accumulating the multiplied starting samples to produce a collected sample;
decision means for determining whether the accumulated sample approximates a desired sample and then, if it is the ball, to generate a filtered data sample based on the accumulated sample;
error generating means for generating an error value based on an error value, the current filter coefficient and the current window input sample, the error signal representing the difference between the accumulated sample and the desired sample; and
filter coefficient supply means, having a number N of delay means, for subtracting the error signal from the current filter coefficient to generate the updated filter coefficient and to provide the updated filter coefficient as the current filter coefficient.
eine Anzahl N an D-Flip-Flops, die in Reihe geschaltet sind;
ein D-Flip-Flop, welches parallel zu einem N-ten D-Flip- Flop geschaltet ist, dessen Ausgang mit der Fehlererzeugungseinrichtung gekoppelt ist; und
eine Multiplexereinrichtung, die in Reaktion auf ein Auswahlsignal ein Ausgangssignal von dem N-ten D-Flip- Flop oder das empfangene Signal an die Filtereinrichtung und ein erstes D-Flip-Flop überträgt.2. Equalizer according to claim 1, characterized in that the data input device comprises:
a number N of D flip-flops connected in series;
a D flip-flop which is connected in parallel to an N-th D flip-flop, the output of which is coupled to the error generating device; and
a multiplexer device which, in response to a selection signal, transmits an output signal from the N-th D flip-flop or the received signal to the filter device and a first D flip-flop.
einen Subtrahierer zur Erzeugung des Fehlersignals, welches die Differenz zwischen der angesammelten Probe und der gewünschten Probe darstellt;
einen Multiplizierer zum Multiplizieren des Fehlerwertes mit einem Ausgangssignal von dem N-ten D-Flip-Flop, um ein multipliziertes Fehlersignal zu erzeugen; und
ein Schieberegister zur Verschiebung des multiplizierten Fehlersignals, um den Fehlerwert zu erzeugen.4. Equalizer according to claim 3, characterized in that the error generating device comprises:
a subtractor for generating the error signal representing the difference between the accumulated sample and the desired sample;
a multiplier for multiplying the error value by an output signal from the Nth D flip-flop to produce a multiplied error signal; and
a shift register for shifting the multiplied error signal to generate the error value.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960052480A KR100201776B1 (en) | 1996-11-06 | 1996-11-06 | Adaptive equalizer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19749151A1 true DE19749151A1 (en) | 1998-05-28 |
Family
ID=19481009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19749151A Ceased DE19749151A1 (en) | 1996-11-06 | 1997-11-06 | Adaptive equalizer with a circular filter input circuit |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5970094A (en) |
| JP (1) | JP3267911B2 (en) |
| KR (1) | KR100201776B1 (en) |
| DE (1) | DE19749151A1 (en) |
| GB (1) | GB2319152B (en) |
| TW (1) | TW359053B (en) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6298362B1 (en) * | 1997-10-22 | 2001-10-02 | Texas Instruments Incorporated | Apparatus and method for equalizer filter units responsive to 5-level inputs signals |
| EP0919910A1 (en) * | 1997-11-25 | 1999-06-02 | Lucent Technologies Inc. | Multiple data path processor with a three-input adder |
| US6832306B1 (en) | 1999-10-25 | 2004-12-14 | Intel Corporation | Method and apparatus for a unified RISC/DSP pipeline controller for both reduced instruction set computer (RISC) control instructions and digital signal processing (DSP) instructions |
| US6557096B1 (en) | 1999-10-25 | 2003-04-29 | Intel Corporation | Processors with data typer and aligner selectively coupling data bits of data buses to adder and multiplier functional blocks to execute instructions with flexible data types |
| US6330660B1 (en) * | 1999-10-25 | 2001-12-11 | Vxtel, Inc. | Method and apparatus for saturated multiplication and accumulation in an application specific signal processor |
| US6732203B2 (en) * | 2000-01-31 | 2004-05-04 | Intel Corporation | Selectively multiplexing memory coupling global bus data bits to narrower functional unit coupling local bus |
| JP3845814B2 (en) * | 2000-08-10 | 2006-11-15 | 株式会社テルミナス・テクノロジー | Associative memory, search method thereof, router and network system |
| US7003093B2 (en) * | 2000-09-08 | 2006-02-21 | Intel Corporation | Tone detection for integrated telecommunications processing |
| US6738358B2 (en) | 2000-09-09 | 2004-05-18 | Intel Corporation | Network echo canceller for integrated telecommunications processing |
| US20020116186A1 (en) * | 2000-09-09 | 2002-08-22 | Adam Strauss | Voice activity detector for integrated telecommunications processing |
| US6748411B1 (en) | 2000-11-20 | 2004-06-08 | Agere Systems Inc. | Hierarchical carry-select multiple-input split adder |
| KR100386515B1 (en) * | 2001-02-07 | 2003-06-02 | 주식회사 미루정보통신 | Mixed-signal least mean square circuit |
| GB2377349B (en) * | 2001-07-07 | 2004-10-13 | Hewlett Packard Co | Adaptive filter control |
| US7113559B2 (en) * | 2001-09-24 | 2006-09-26 | Atheros Communications, Inc. | Efficient methods for filtering to avoid inter-symbol interference and processing digital signals having large frequency guard bands |
| US20030219113A1 (en) * | 2002-05-21 | 2003-11-27 | Bershad Neil J. | Echo canceller with double-talk and channel impulse response adaptation |
| US20070168408A1 (en) * | 2006-01-13 | 2007-07-19 | Via Technologies, Inc. | Parallel system and method for acceleration of multiple channel LMS based algorithms |
| US7580453B2 (en) * | 2006-01-25 | 2009-08-25 | Mediatek Inc. | Method and apparatus for equalization |
| KR100748642B1 (en) * | 2006-05-30 | 2007-08-10 | 주식회사 휴텍이일 | Interference signal cancellation method for mobile communication repeaters |
| KR101110817B1 (en) * | 2010-11-04 | 2012-02-24 | 주식회사 하이닉스반도체 | Filter circuit and integrated circuit including the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3173567D1 (en) * | 1980-09-24 | 1986-03-06 | Toshiba Kk | TRANSVERSAL EQUALIZER |
| US4811360A (en) * | 1988-01-14 | 1989-03-07 | General Datacomm, Inc. | Apparatus and method for adaptively optimizing equalization delay of data communication equipment |
| EP0413875B1 (en) * | 1989-08-21 | 1994-06-01 | International Business Machines Corporation | Timing control for modem receivers |
| JPH07240707A (en) * | 1994-02-25 | 1995-09-12 | Sony Corp | Equalizer |
-
1996
- 1996-11-06 KR KR1019960052480A patent/KR100201776B1/en not_active IP Right Cessation
-
1997
- 1997-11-05 US US08/964,758 patent/US5970094A/en not_active Expired - Lifetime
- 1997-11-06 DE DE19749151A patent/DE19749151A1/en not_active Ceased
- 1997-11-06 JP JP30476197A patent/JP3267911B2/en not_active Expired - Fee Related
- 1997-11-06 GB GB9723519A patent/GB2319152B/en not_active Expired - Fee Related
- 1997-11-07 TW TW086116643A patent/TW359053B/en active
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980034439A (en) | 1998-08-05 |
| GB2319152A (en) | 1998-05-13 |
| JPH10150388A (en) | 1998-06-02 |
| GB2319152B (en) | 2001-07-18 |
| JP3267911B2 (en) | 2002-03-25 |
| TW359053B (en) | 1999-05-21 |
| KR100201776B1 (en) | 1999-06-15 |
| US5970094A (en) | 1999-10-19 |
| GB9723519D0 (en) | 1998-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19749151A1 (en) | Adaptive equalizer with a circular filter input circuit | |
| DE69125349T2 (en) | Adjustment procedure for facilities for eliminating signal scattering in communication systems | |
| DE69737416T2 (en) | ADAPTIVE DISTRIBUTED DETERGENT FILTER | |
| DE3882767T2 (en) | Bandpass digital oscilloscope. | |
| DE69909497T2 (en) | CLOCK RECOVERY FOR A HIGH-RATE DIGITAL COMMUNICATION SYSTEM BASED ON ADAPTIVE EQUALIZER IMPULSE RESPONSE CHARACTERISTICS | |
| DE3887459T2 (en) | Digital signal receiving circuit with baud sampling phase control by a power of sampled signals. | |
| DE69125806T2 (en) | Adaptive filter suitable for quick identification of an unknown system | |
| DE69025388T2 (en) | Maximum likelihood sequence assessment device | |
| EP0064201B1 (en) | Method for the equalization of a data signal | |
| DE2755308A1 (en) | AUTOMATIC FREQUENCY RANGE EQUALIZER WITH THE SMALLEST MEDIUM ERROR SQUARE AS CORRECTION CRITERION | |
| DE69012164T2 (en) | Digital fir filter for high speed communication systems. | |
| DE69124754T2 (en) | Decision feedback decoder with pipeline structure | |
| DE69112264T2 (en) | Automatic equalizer and semiconductor integrated circuit containing such an equalizer. | |
| DE1922224A1 (en) | Adaptive equalizer | |
| DE60034964T2 (en) | PROGRAMMABLE CONVOLVER | |
| DE2723230A1 (en) | AUTOMATIC EQUALIZER WORKING IN THE FREQUENCY RANGE WITH LOGICAL CIRCUIT | |
| DE69531446T2 (en) | METHOD AND DEVICE FOR EFFICIENT CLOCK ESTIMATION IN A DIGITAL RECEIVER | |
| DE4226929C2 (en) | Pitch control device | |
| DE2850718A1 (en) | SELF-ADAPTING EQUALIZER FOR AN ELECTRICAL MESSAGE LINK | |
| DE4317869B4 (en) | System for determining instability in an IIR filter | |
| DE2724561C2 (en) | Adaptive equalizer for broadband signals | |
| EP0402519B1 (en) | Method and arrangement for treating the dynamic range of an adaptive recursive network for processing time-discrete signals | |
| DE68909421T2 (en) | Method and device for signal equalization with a feedback equalizer. | |
| DE3877279T2 (en) | DIGITAL COMPUTING DEVICE FOR A PLANT FOR DATA TRANSFER IN 2B1Q CODE OR SIMILAR. | |
| EP0158055A1 (en) | Method of blending digital audio signals, and device therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
| 8127 | New person/name/address of the applicant |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
| 8131 | Rejection |