DE19748633A1

DE19748633A1 - Method of monitoring a defined amplitude threshold value for a.c. voltage input signals, esp. for electronic controllers

Info

Publication number: DE19748633A1
Application number: DE1997148633
Authority: DE
Inventors: Horea-Stefan Culca
Original assignee: Kloeckner Moeller GmbH
Current assignee: Eaton Industries GmbH
Priority date: 1997-11-04
Filing date: 1997-11-04
Publication date: 1999-05-06

Abstract

The method involves eliminating negative half waves from the input signal, reducing the remaining positive half waves' voltage level, testing whether the result is above or below the threshold and generating a corresp. binary signal (S1). Reference signal null crossings are simultaneously monitored and a corresp. second binary signal (S2) generated. A third signal (S3) is generated by delaying the second signal so state changes occur at positive input signal half wave maxima. A fourth binary signal (S4) generated by evaluating the first signal at the time of the third signal's state change is used to decide whether the positive half wave value is above or below the threshold (L). Independent claims are also included for circuits which implement the method.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Überwachung eines definierten Amplitudenschwellenwertes wechselspannungsförmiger Eingangssignale elektronischer Steuergeräte wie speicherprogrammierbare Steuerungen oder Logikrelais.The present invention relates to a method and a circuit arrangement for Monitoring a defined amplitude threshold AC input signals from electronic control units such as programmable logic controllers or logic relays.

Für die Erkennung von AC-Signalen als Eingangssignale für derartige Steuerungen ist eine Unterscheidung bzw. Erkennung eines bestimmten Grenz- bzw. Schwellenwertes unabdingbar. Eine genaue und schnelle Erfassung dieses definierten Schwellenwertes ist für verschiedene Anwendungen besonders vorteilhaft. Ein allgemein bekanntes Prinzip zur Erfassung der Unter- oder Überschreitung eines definierten Schwellenwertes wechselspannungsförmiger Eingangssignale ist in Fig. 1 veranschaulicht und besteht darin, die AC- Eingangsspannung in DC-Eingangsspannung umzuwandeln und deren Pegel dann zu messen. Hierfür findet eine Schaltung bestehend aus einem Einweg- oder Zweiweg-Gleichrichter, einem Tiefsetzer (Spannungsteiler), einem Filter (Kondensator) und einem Komparator ihre Anwendung. Der Nachteil dieser Lösung besteht darin, daß die notwendige Filterung mit dem RC-Siebglied im Eingangskreis zu langen Ein- und Ausschaltverzögerungen führt. Für eine universelle 115/230V(50 Hz)-Steuerung sind die Pegel gemäß der Normvorschrift EN 61131: V_H = 79V_eff und V_L = 40V_eff festgelegt. Die Entladung des Kondensators in der Zeit zwischen zwei Halbwellen (20 ms bei Einweggleichrichtung; 10 ms bei Zweiweggleichrichtung) muß daher kleiner als (V_H - V_L)_eff.√2 = 55V sein. Die dafür notwendige Entladungszeitkonstante τ = R.C führt dazu, daß es beim Umschalten des Eingangs, von High-Signal auf Low-Signal bei maximaler Eingangsspannung (U + 10%) von 1,1.240V.√2 = 373V entsprechend lange dauert bis die Spannung des Kondensators die untere Schwelle von √2.40V erreicht. Entsprechend lange dauert der umgekehrte Vorgang, das Laden des Kondensators beim Umschalten des Eingangs von Low- auf High-Signal, bei minimaler Eingangsspannung. In der Praxis liegen diese Verzögerungen bei mind. 50-100 ms.A distinction or recognition of a certain limit or threshold value is essential for the detection of AC signals as input signals for such controls. Accurate and rapid detection of this defined threshold value is particularly advantageous for various applications. A generally known principle for detecting the falling below or exceeding a defined threshold value of AC input signals is illustrated in FIG. 1 and consists in converting the AC input voltage into DC input voltage and then measuring its level. A circuit consisting of a one-way or two-way rectifier, a step-down converter (voltage divider), a filter (capacitor) and a comparator is used for this. The disadvantage of this solution is that the necessary filtering with the RC filter element in the input circuit leads to long switch-on and switch-off delays. For a universal 115 / 230V (50 Hz) control, the levels are defined in accordance with the standard EN 61131: V _H = 79V _eff and V _L = 40V _eff . The discharge of the capacitor between two half-waves (20 ms for one-way rectification; 10 ms for two-way rectification) must therefore be less than (V _H - V _L ) _eff .√2 = 55V. The discharge time constant τ = RC required for this means that when the input is switched from high signal to low signal at a maximum input voltage (U + 10%) of 1.1.240V.√2 = 373V it takes a correspondingly long time until the voltage of the capacitor reaches the lower threshold of √2.40V. The reverse process, charging the capacitor when switching the input from low to high signal, takes a correspondingly long time with a minimal input voltage. In practice, these delays are at least 50-100 ms.

Der Erfindung liegt die Aufgabe zugrunde ein Verfahren und eine Schaltungsanordnung anzugeben, wodurch eine zuverlässige und schnelle Erfassung einer Unter- oder Überschreitung eines definierten Amplitudenschwellenwertes wechselspannungsförmiger Eingangssignale erreicht wird.The invention is based on a method and a task Specify circuitry, making it reliable and fast Detection of falling below or exceeding a defined Amplitude threshold value of AC input signals reached becomes.

Erfindungsgemäß wird die Aufgabe durch die Merkmale der unabhängigen Ansprüche gelöst. Dabei wird erfindungsgemäß durch das Erfassen des Nulldurchgangs, eines Referenzsignals mit vorzugsweise gleicher Frequenz wie das zu überwachende Eingangssignal, stets der Scheitelpunkt der zu überwachenden Eingangssignalhalbwelle erfaßt, mit einem Schwellenwert verglichen und bei Unter- oder Überschreitung dieses Schwellenwertes ein logisches Signal erzeugt. Vorzugsweise dienen die bei der Nulldurchgangsüberwachung gewonnenen Signale der Interrupterzeugung für einen Mikroprozessor und werden von diesem weiterverarbeitet. Durch den Gegenstand der Erfindung wird eine Schwellenwerterfassung geschaffen, die es ermöglicht innerhalb kürzester Zeit eine sichere Aussage über die Amplitudenhöhe der Eingangssignale zu machen. Die Erfassungszeit ist hier lediglich abhängig von der Periodendauer T der Eingangssignale, wobei bei einer Einweggleichrichtung die Erfassungszeit gleich der Periodendauer T und bei einer Zweiweggleichrichtung die Erfassungszeit gleich der halben Periodendauer T/2 ist.According to the invention, the object is characterized by the features of the independent Claims resolved. According to the invention, the detection of the Zero crossing, a reference signal with preferably the same frequency as that Input signal to be monitored, always the vertex of the one to be monitored Input signal half-wave detected, compared with a threshold value and at lower or exceeding this threshold generates a logic signal. The signals obtained in the zero crossing monitoring are preferably used of interrupt generation for and by a microprocessor processed further. The subject of the invention is a Threshold recording created, which enables a within a very short time make reliable statements about the amplitude of the input signals. The The acquisition time is only dependent on the period T Input signals, with a one-way rectification, the acquisition time is equal to Period T and with a two-way rectification the acquisition time is equal to half period T / 2.

Weitere Vorteile der Erfindung sind in den Unteransprüchen und der nachfolgenden Figurenbeschreibung enthalten. Es zeigen:Further advantages of the invention are in the subclaims and the following Figure description included. Show it:

Fig. 1 eine herkömmliche Schaltungsanordnung zur Erfassung von Schwellenwerten wechselspannungsförmiger Eingangssignale, Fig. 1 shows a conventional circuit arrangement for the detection of threshold values AC-shaped input signals,

Fig. 2 eine mögliche Ausführung einer erfindungsgemäßen Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens (hier zur Erfassung von AC-Eingangssignalen) in schematischer Darstellung, und Fig. 2 shows a possible embodiment of a circuit arrangement according to the invention for performing the method according to the invention (in this case for the detection of AC input signals) in a schematic representation, and

Fig. 3 Zustandsdiagramme verschiedener Eingangs-, Zwischen- und Ausgangssignale der Schaltungsanordnung gemäß Fig. 2. Fig. 3 state diagrams of various input, intermediate and output signals of the circuit of FIG. 2.

Die Fig. 2 zeigt die erfindungsgemäße Schaltungsanordnung zur Überwachung wechselspannungsförmiger Eingangssignale (I₁ . . . I_n) von Steuergeräten, wie speicherprogrammierbaren Steuerungen oder dergleichen. Die dargestellte Schaltungsanordnung besteht im wesentlichen aus einer Serienschaltung mit einem Gleichrichter 4, einem Tiefsetzer 6 und einem Komparator 8. Dabei ist im dargestellten Ausführungsbeispiel der Gleichrichter 4 in Form einer Diode ausgebildet, wobei diese mit ihrer Anode mit dem Eingangssignal beaufschlagt ist und mit ihrer Kathode einen in Form eines aus zwei Widerständen R1, R2 bestehenden Spannungsteiler versorgt. Der nachgeschaltete Komparator 8, der auf einem ersten Eingang mit einem definierbaren Schwellenwert beschaltet ist, wird auf einem zweiten Eingang (Vergleichseingang) mit dem zwischen R1 und R2 liegenden Abgriff beschaltet. Der Ausgang des Komparators 8 ist mit dem zustandsgesteuerten Eingang eines flankengesteuerten Flip-Flops 14 verbunden. FIG. 2 shows the circuit arrangement according to the invention for monitoring AC input signals (I ₁ ... I _n ) from control devices, such as programmable logic controllers or the like. The circuit arrangement shown essentially consists of a series circuit with a rectifier 4 , a step-down converter 6 and a comparator 8 . In the exemplary embodiment shown, the rectifier 4 is designed in the form of a diode, the anode of which is applied to the input signal and the cathode supplies a voltage divider consisting of two resistors R1, R2. The downstream comparator 8 , which is connected to a first input with a definable threshold value, is connected to the tap between R1 and R2 on a second input (comparison input). The output of the comparator 8 is connected to the state-controlled input of an edge-controlled flip-flop 14 .

Ferner weist die Schaltungsanordnung einen Nulldurchgangsdetektor 10, und eine Verzögerungsstufe 12 auf. Dabei ist der Nulldurchgangsdetektor 10 mit seinem Überwachungseingang mit einem Referenzsignal (hier die Versorgungsspannung L1) verbunden. Der Ausgang des Nulldurchgangsdetektors 10 geht auf den Eingang der Verzögerungsstufe 12, die wiederum mit ihrem Ausgang mit dem flankengesteuerten Eingang des Flip-Flops 14 verbunden ist.Furthermore, the circuit arrangement has a zero crossing detector 10 and a delay stage 12 . In this case, the zero crossing detector 10 is connected with its monitoring input to a reference signal (here the supply voltage L1). The output of the zero crossing detector 10 goes to the input of the delay stage 12 , which in turn has its output connected to the edge-controlled input of the flip-flop 14 .

Zur Überwachung eines definierten Amplitudenschwellenwertes wechselspannungsförmiger Eingangssignale für elektronische Steuerungen findet ferner ein erfindungsgemäßes Verfahren seine Anwendung. Da insbesondere der Komparator 8 aufgrund seiner Beschaffenheit keine derart hohen negativen Signale verträgt, werden in einem ersten Schritt mit Hilfe des Gleichrichters 4 die negativen Eingangssignalhalbwellen eliminiert. In der angegebenen Schaltungsanordnung findet als Komparator 8 z. B. ein C-MOS-Gatter vom Typ HC Verwendung. Dabei ist der Vergleichs-Schwellenwert L mit der halben Versorgungsspannung des C-MOS- Gatters, hier z. B. 5V/2 = 2,5V, vorgegeben. Die jeweils erforderlichen Schwellenwerte der äquivalenten wechselspannungsförmigen Eingangssignale werden durch das entsprechende Spannungsteilerverhältnis des Tiefsetzers 6 realisiert. In Abhängigkeit von einer Unter- oder Überschreitung des definierten Schwellenwertes L wird so am Ausgang des Komparators 8 ein erstes binäres Signal S₁ erzeugt, welches auf den zustandsgesteuerten Eingang des Flip-Flops 14 geschaltet wird. Im dargestellten Beispiel findet ein flankengesteuertes D-Flip-Flop Verwendung, wobei das Ausgangssignal des Komparators 8 auf den D-Eingang des D-Flip-Flops geschaltet wird. Der flankengesteuerte T-Eingang des Flip-Flops 14 wird durch das von dem Nulldurchgangsdetektor 10 und der anschließenden Verzögerungsstufe 12 gebildete Signal belegt. Dabei überwacht der Nulldurchgangsdetektor 10 ein Referenzsignal vorzugsweise gleicher Phase und Frequenz wie das zu überwachende Eingangssignal und bildet durch die Erfassung jedes Nulldurchgangs ein zweites binäres Signal S₂. Das Signal S₂ wird anschließend durch die Verzögerungsstufe 12 um eine Verzögerungszeit T_v derart verzögert, daß im Zeitpunkt des jeweiligen Scheitelpunktes der Eingangssignalamplituden ein Zustandswechsel (Flankensignal) erfolgt und so ein drittes binäres Signal S₃ gebildet wird. Dabei beträgt die Verzögerungszeit vorzugsweise ein Viertel der Periodendauer T des Referenzsignals. An Hand der am Ausgang des Komparators 8 und der Verzögerungsstufe 12 gebildeten Signale S₁ und S₃ wird das Flip-Flop 14 beschaltet und ein viertes binäres Signal S₄ gebildet. Das Signal S₄ bildet dann das Entscheidungsmerkmal, ob der Schwellenwert L unter- oder überschritten ist. Entsprechende Schaltvorgänge oder Maßnahmen können an dieser Stelle mit Hilfe des Signals S₄ eingeleitet werden. In einer bevorzugten Ausführung der Schaltungsanordnung werden zumindest die Verzögerungsstufe 12 und das Flip-Flop 14 innerhalb eines Mikroprozessors, in der Form von Hard- und/oder Software, realisiert.A method according to the invention is also used to monitor a defined amplitude threshold value of AC signals for electronic controls. Since the comparator 8 in particular does not tolerate such high negative signals due to its nature, the negative input signal half-waves are eliminated in a first step with the aid of the rectifier 4 . In the circuit arrangement given as a comparator 8 z. B. a C-MOS gate type HC use. The comparison threshold L is half the supply voltage of the C-MOS gate, here z. B. 5V / 2 = 2.5V. The respectively required threshold values of the equivalent AC input signals are realized by the corresponding voltage divider ratio of the buck converter 6 . Depending on whether the defined threshold value L is undershot or exceeded, a first binary signal S _{1 is} generated at the output of the comparator 8 and is switched to the state-controlled input of the flip-flop 14 . In the example shown, an edge-controlled D flip-flop is used, the output signal of the comparator 8 being switched to the D input of the D flip-flop. The edge-controlled T input of the flip-flop 14 is occupied by the signal formed by the zero crossing detector 10 and the subsequent delay stage 12 . The zero crossing detector 10 monitors a reference signal, preferably of the same phase and frequency as the input signal to be monitored, and forms a second binary signal S ₂ by detecting each zero crossing. The signal S ₂ is then delayed by the delay stage 12 by a delay time T _v such that a change of state (edge signal) takes place at the time of the respective peak of the input signal amplitudes, and a third binary signal S ₃ is thus formed. The delay time is preferably a quarter of the period T of the reference signal. On the basis of the signals S ₁ and S ₃ formed at the output of the comparator 8 and the delay stage 12 , the flip-flop 14 is connected and a fourth binary signal S _{4 is} formed. The signal S ₄ then forms the decision feature as to whether the threshold value L is undershot or exceeded. Corresponding switching operations or measures can be initiated at this point using the signal S ₄ . In a preferred embodiment of the circuit arrangement, at least the delay stage 12 and the flip-flop 14 are implemented within a microprocessor, in the form of hardware and / or software.

Mit Vorteil werden der Gleichrichter 4 mit dem Komparator 8 einerseits und der Nulldurchgangsdetektor 10 andererseits jeweils in einem C-MOS-Gatter realisiert, wobei vorzugsweise die integrierten Schutzdioden des C-MOS-Gatters zur Realisierung des Gleichrichters 4 zweckentfremdet werden, so daß sie Gleichrichterfunktion haben. Bei dieser Ausführungsform ist es nicht erforderlich, wie in Fig. 2 dargestellt, den Gleichrichter 4 in Serie vor den Tiefsetzer 6 zu schalten. Hierbei wird der Gleichrichter 4 dann parallel zu dem mit Massepotential verbundenen Widerstand des Tiefsetzers 6 geschaltet, wobei der Gleichrichter 4 mit seiner Anode ebenfalls mit Massepotential und mit seiner Kathode mit dem Verbindungspunkt des Tiefsetzers 6 und dem Vergleichseingang des nachfolgenden Komparator 8 verbunden ist. Bei dieser Ausführungsform fällt der Gleichrichter 4 an der in der Fig. 2 dargestellten Stelle dann weg.The rectifier 4 with the comparator 8 on the one hand and the zero crossing detector 10 on the other hand are advantageously each implemented in a C-MOS gate, the integrated protective diodes of the C-MOS gate preferably being used for the purpose of realizing the rectifier 4 , so that they have a rectifier function . In this embodiment, it is not necessary, as shown in FIG. 2, to connect the rectifier 4 in series in front of the buck converter 6 . Here, the rectifier 4 is then connected in parallel with the resistor of the step-down converter 6 connected to ground potential, the rectifier 4 also being connected to ground potential with its anode and with its cathode to the connection point of the step-down converter 6 and the comparison input of the following comparator 8 . In this embodiment, the rectifier 4 is then omitted at the point shown in FIG. 2.

Mit Vorteil findet bei allen beschriebenen Ausführungsformen der erfindungsgemäßen Schaltungsanordnung eine zusätzliche Schutzbeschaltung gegen eine zu hohe Eingangsspannung (Eingangsspannung < Versorgungsspannung des Komparators 8) Verwendung. Hierfür wird vorzugsweise eine weitere Diode mit ihrer Anode mit dem Eingang des Komparators 8 und mit ihrer Kathode mit dem positiven Versorgungsanschluß des Komparators 8 verbunden. In einer besonders bevorzugten Ausführungsform ist sowohl die Diode zur Gleichrichtung (Gleichrichter 4) als auch die Diode zum Überspannungsschutz (nicht dargestellt) in den C-MOS-Komparator 8 integriert.In all described embodiments of the circuit arrangement according to the invention, an additional protective circuit against an excessively high input voltage (input voltage <supply voltage of the comparator 8 ) is advantageously used. For this purpose, a further diode is preferably connected with its anode to the input of the comparator 8 and with its cathode to the positive supply connection of the comparator 8 . In a particularly preferred embodiment, both the diode for rectification (rectifier 4 ) and the diode for overvoltage protection (not shown) are integrated in the C-MOS comparator 8 .

Der zuvor erwähnte Nulldurchgangsdetektor 10 ist i.w. äquivalent zu der aus Gleichrichter 4, Tiefsetzer 6 und Komparator 8 bestehenden Eingangsschaltung aufgebaut. Im Unterschied zu dieser ist der beim Nulldurchgangsdetektor 10 verwendete Tiefsetzer 6 derart dimensioniert, daß das (Spannungs-)Teilerverhältnis für den Eingang des Komparators nahezu 1 : 1 beträgt, der mit Massepotential verbundene Widerstand R2 sehr groß gewählt oder gar weggelassen wird. Falls der entsprechende Mikroprozessor C-MOS-Eingänge mit integrierten Schutzdioden aufweist, ist es denkbar auf die separaten C-MOS HC-Inverter zu verzichten und die Komparatoren 8 und den Nulldurchgangsdetektor 10 mit den integrierten Mitteln des Mikroprozessors zu realisieren.The aforementioned zero crossing detector 10 is essentially equivalent to the input circuit consisting of rectifier 4 , step-down converter 6 and comparator 8 . In contrast to this, the step-down converter 6 used in the zero crossing detector 10 is dimensioned such that the (voltage) divider ratio for the input of the comparator is almost 1: 1, and the resistance R2 connected to ground potential is chosen to be very large or is even omitted. If the corresponding microprocessor has C-MOS inputs with integrated protective diodes, it is conceivable to dispense with the separate C-MOS HC inverters and to implement the comparators 8 and the zero crossing detector 10 with the integrated means of the microprocessor.

In der Fig. 3 sind die in der Schaltungsanordnung gebildeten Signale S₁-S₄ sowie ein zu überwachendes wechselspannungsförmiges Eingangssignal für eine Steuerung in zeitlicher Abfolge dargestellt. Dabei ist veranschaulicht, daß oberhalb des Schwellenwertes L, des zu überwachenden Eingangssignals, am Ausgang des Komparators 8 das Signal S₁ erzeugt wird, zeitgleich hierzu, durch das Signal S₃ im Scheitelpunkt des Referenzsignals, eine Flanke - zur Abfrage des Zustands am Komparatorausgang - erzeugt wird und so das vierte Signal S₄ gebildet wird.In FIG. 3, the signals formed in the circuit S ₁ -S ₄ and a shaped AC voltage to be monitored input signal for a control in time sequence are shown. It is illustrated that above the threshold value L, of the input signal to be monitored, the signal S _{1 is} generated at the output of the comparator 8 , at the same time, by means of the signal S ₃ at the apex of the reference signal, an edge - for querying the state at the comparator output - is generated and so the fourth signal S _{4 is} formed.

Die vorliegende Erfindung ist nicht auf die beschriebenen Ausführungsbeispiele beschränkt, sondern umfaßt auch alle im Sinne der Erfindung gleichwirkenden Ausführungsformen. So ist auch eine Schaltungsanordnung vorgesehen, bei der die AC-Eingänge vorzugsweise durch die Verwendung von Optokopplern galvanisch getrennt sind. Hierfür wird der Komparator 8 durch einen Optokoppler ersetzt. Der Schwellenwert kann in diesem Fall durch die Durchlass-Spannung der Eingangsdiode des Optokopplers gebildet werden. Ein Tiefsetzer 6 und ein Gleichrichter müssen natürlich ebenfalls - wie beschrieben - dem Optokoppler vorgeschaltet werden. Der beschriebene Nulldurchgangsdetektor kann ebenfalls mit Hilfe eines Optokopplers realisiert werden.The present invention is not limited to the exemplary embodiments described, but also encompasses all the embodiments having the same effect in the sense of the invention. A circuit arrangement is also provided in which the AC inputs are preferably electrically isolated by using optocouplers. For this purpose, the comparator 8 is replaced by an optocoupler. In this case, the threshold value can be formed by the forward voltage of the input diode of the optocoupler. A step-down converter 6 and a rectifier must of course also - as described - be connected upstream of the optocoupler. The zero crossing detector described can also be implemented with the aid of an optocoupler.

Claims

1. Method for monitoring a defined amplitude threshold value (L) of AC input signals, in particular in the case of electronic control units, with the following method steps:

a) eliminating negative input signal half-waves,
b) depressing the remaining positive input signal half-waves,
c) checking whether the value of the subsumed input signal half-waves is above or below the threshold value (L) and, depending on this, generating a first binary signal (S ₁ ),
d) at the same time as steps a) to c) monitoring the zero crossings of an AC voltage-shaped reference signal and, depending on this, generating a second binary signal (S ₂ ),
e) generating a third signal (S ₃ ) by delaying the second signal (S ₂ ) by a defined delay time (T _v ) such that a change of state of the third signal (S ₃ ) takes place at the time of the respective peak of the positive input signal half-waves, and
f) Deciding whether the value of the positive input signal half-wave lies above or below the defined threshold value (L), with a fourth binary signal (S ₄ ) being evaluated by evaluating the first signal (S ₁ ) at the time the state of the third signal (S ₃ ) changes. is produced.

2. The method according to claim 1, characterized in that the AC-shaped input signals and the reference signal are frequency and in phase and the delay time (T _v ) is a quarter of the period (T) of the reference signal.

3. Circuit arrangement for monitoring a defined amplitude threshold value (L) of AC input signals, in particular in the case of electronic control units

- A series circuit with a rectifier ( 4 ), a step-down converter ( 6 ) and a comparator ( 8 ), the rectifier ( 4 ) with its anode being connected to the input signal and its cathode between those consisting of at least two resistors (R1, R2) the anode of the rectifier ( 4 ) and ground potential arranged step-down converter ( 6 ) feeds and the tap of the step-down converter ( 6 ) is connected to the comparison input of the comparator ( 8 ), so that a first binary signal (S ₁ ) is generated at the comparator output,
a zero crossing detector ( 10 ) whose monitoring input is connected to a reference signal to form a second binary signal (S ₂ ),
- a delay stage ( 12 ) connected downstream of the zero crossing detector ( 10 ) to form a time-limited third binary signal (S ₃ ),
- at least one edge-controlled flip-flop ( 14 ),
- The comparator output is connected to a state-controlled input of the flip-flop ( 14 ) and the output of the delay stage ( 12 ) to an edge-controlled input of the flip-flop ( 14 ) such that a state-distinguishing fourth signal (S ₄ ) at the output of the Flip-flops ( 14 ) is generated.

4. Circuit arrangement for monitoring a defined amplitude threshold value (L) of AC input signals, in particular in the case of electronic control units

- A step-down converter ( 6 ) arranged between the input signal and ground potential, a rectifier ( 4 ) arranged parallel to the resistor of the step-down converter ( 6 ) connected to ground potential, the rectifier ( 4 ) having its anode at ground potential, and a downstream comparator ( 8 ) whose comparison input is connected to the connection point of the cathode of the rectifier ( 4 ), a first binary signal (S ₁ ) being generated at the comparator output,
a zero crossing detector ( 10 ) whose monitoring input is connected to a reference signal to form a second binary signal (S ₂ ),
- a delay stage ( 12 ) connected downstream of the zero crossing detector ( 10 ) to form a time-limited third binary signal (S ₃ ),
- at least one edge-controlled flip-flop ( 14 ),
- The comparator output is connected to a state-controlled input of the flip-flop ( 14 ) and the output of the delay stage ( 12 ) to an edge-controlled input of the flip-flop ( 14 ) such that a state-distinguishing fourth signal (S ₄ ) at the output of the Flip-flops ( 14 ) is generated.

5. Circuit arrangement according to claim 3 or 4, characterized in that the flip-flop ( 14 ) is a D flip-flop.

6. Circuit arrangement according to claim 3, 4 or 5, characterized in that the / each flip-flop ( 14 ) is implemented by software within a microcontroller.

7. Circuit arrangement according to claim 3 or 4, characterized in that the delay stage ( 12 ) is implemented by software within a microcontroller.

8. Circuit arrangement according to claim 3 or 4, characterized in that the rectifier ( 4 ) and the comparator ( 8 ) are realized in a C-MOS gate, wherein one of the integrated protective diodes is used as a rectifier ( 4 ).

9. Circuit arrangement according to one of claims 3 to 8, characterized in that the entire circuit arrangement without the step-down converter ( 6 ) is implemented by software within a microcontroller.