DE19748523C2 - Semiconductor component, method for producing such a semiconductor component and use of the method - Google Patents
Semiconductor component, method for producing such a semiconductor component and use of the methodInfo
- Publication number
- DE19748523C2 DE19748523C2 DE19748523A DE19748523A DE19748523C2 DE 19748523 C2 DE19748523 C2 DE 19748523C2 DE 19748523 A DE19748523 A DE 19748523A DE 19748523 A DE19748523 A DE 19748523A DE 19748523 C2 DE19748523 C2 DE 19748523C2
- Authority
- DE
- Germany
- Prior art keywords
- cavity
- semiconductor component
- layer
- semiconductor
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000011521 glass Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000002800 charge carrier Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Description
Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper mit zwei Hauptflächen, wenigstens zwei Elek troden, von denen jeweils wenigstens eine auf einer Hauptflä che vorgesehen ist, und im Halbleiterkörper alternierend an geordneten und sich senkrecht zu den beiden Hauptflächen er streckenden Zonen von zueinander entgegengesetztem Leitungs typ, wobei sich die alternierend angeordneten Zonen bei Anle gen einer Spannung an die beiden Elektroden gegenseitig von Ladungsträgern ausräumen, so daß sich im Halbleiterkörper zwischen den beiden Elektroden eine im wesentlichen konstante Feldstärke aufbaut.The invention relates to a semiconductor component with a Semiconductor body with two main surfaces, at least two elec tread, of which at least one each on a main surface che is provided, and alternately in the semiconductor body orderly and perpendicular to the two main surfaces stretching zones of opposite lines type, with the alternating zones at Anle against a voltage across the two electrodes Clear out charge carriers so that they are in the semiconductor body a substantially constant between the two electrodes Field strength builds up.
Aus der DE 43 09 764 C2 ist ein ähnliches Halbleiterbauele ment bekannt. Diese Druckschrift beschreibt nämlich einen Leistungs MOSFET mit einem Halbleiterkörper mit einer Innen zone vom ersten Leitungstyp, mit einer an die Innenzone und eine erste Hauptfläche des Halbleiterkörpers angrenzenden Ba siszone vom zweiten Leitungstyp, in die eine Sourcezone ein gebettet ist, und mit einer an eine der Hauptflächen des Halbleiterkörpers angrenzenden Drainzone. In der Innenzone sind zusätzliche Zonen des zweiten Leitungstyps und zwischen diesen zusätzlichen Zonen liegende, höher als die Innenzone dotierte weitere zusätzliche Zonen vom ersten Leitungstyp vorgesehen.A similar semiconductor component is known from DE 43 09 764 C2 ment known. This publication describes one Power MOSFET with a semiconductor body with an inside zone of the first conduction type, with one to the inner zone and a first main surface of the semiconductor body adjacent Ba siszone of the second conduction type, into which a source zone is bedded, and with one on one of the main surfaces of the Semiconductor body adjacent drain zone. In the inner zone are additional zones of the second line type and between located in these additional zones, higher than the inner zone endowed additional additional zones of the first conductivity type intended.
Durch das in diesem Leistungs-MOSFET realisierte sog. "Junction-Trench"-Prinzip, dessen Bezeichnung auf die Erzeu gung der zusätzlichen Zonen durch Gräben zurückgeht, kann der spezifische Einschaltwiderstand von hochsperrenden DMOS-Tran sistoren erheblich verbessert werden: die sonst bei DMOS- Transistoren homogen dotierte Driftzone wird nämlich durch die alternierend angeordneten Zonen von zueinander entgegen gesetztem Leitungstyp, also durch alternierend angeordnete n- dotierte Zonen und p-dotierte Zonen, ersetzt. Diese n-dotier ten Zonen und p-dotierten Zonen räumen bereits bei kleinen, an den jeweiligen Elektroden angelegten Spannungen ihre La dungsträger gegenseitig aus, so daß sich bei einem solchen DMOS-Transistor, ähnlich wie bei einer PIN-Diode, bei Anlegen einer Sperrspannung eine nahezu konstante Feldstärke zwischen den beiden Elektroden, also der Drainelektrode bzw. dem hoch dotierten n+-Drainanschluß und der Sourceelektrode bzw. dem p-leitenden Halbleiterkörper aufbauen kann. Die n-dotierten Zonen können dabei um etwa eine Größenordnung höher dotiert werden, was zu einer entsprechenden Reduzierung des Ein schaltwiderstandes führt.The so-called "junction trench" principle implemented in this power MOSFET, the designation of which goes back to the creation of the additional zones by trenches, the specific on-resistance of high-blocking DMOS transistors can be considerably improved: the otherwise with DMOS Transistors homogeneously doped drift zone is namely replaced by the alternately arranged zones of opposite conductivity type, that is, by alternately arranged n-doped zones and p-doped zones. These n-doped zones and p-doped zones clear their charge carriers from each other even at small voltages applied to the respective electrodes, so that with such a DMOS transistor, similar to a PIN diode, when a reverse voltage is applied can build up an almost constant field strength between the two electrodes, ie the drain electrode or the highly doped n + drain connection and the source electrode or the p-type semiconductor body. The n-doped zones can be doped about an order of magnitude higher, which leads to a corresponding reduction in the on-resistance.
Das oben geschilderte Prinzip der Ausräumung des Driftgebie tes von Ladungsträgern wird auch bei lateralen Resurftransi storen ("Resurf = reduced surface field") angewandt, wie dies in einem Aufsatz "1200 V High-Side Lateral MOSFET in Juncti on-Isolated Power IC Technology Using Two Field-Reduction Layers", von J. S. Ajit, Dan Kinzer und Niraj Ranjan in "International Rectifier", 233 Kansas St., El Segundo, CA 90245, Seiten 230 bis 235, beschrieben ist. Solche laterale Resurftransistoren lassen sich einfacher herstellen als ver tikale Strukturen mit Zonen von alternierend unterschiedli chem Leitungstyp. Der laterale Aufbau bedingt aber einen er heblich größeren Flächenbedarf, der etwa um einen Faktor 10 größer ist als derjenige bei vertikalen Strukturen.The principle of clearing the drift area described above Load carriers are also used in lateral resurf transi applied ("Resurf = reduced surface field"), like this in an article "1200 V High-Side Lateral MOSFET in Juncti on-Isolated Power IC Technology Using Two Field Reduction Layers ", by J. S. Ajit, Dan Kinzer and Niraj Ranjan in International Rectifier, 233 Kansas St., El Segundo, CA. 90245, pages 230 to 235. Such lateral Resurf transistors are easier to manufacture than ver tical structures with zones of alternating differences chem line type. However, the lateral structure requires one significantly larger space requirement, which is about a factor of 10 is larger than that of vertical structures.
Zur Herstellung von vertikal zu den Hauptflächen eines Halb leiterkörpers sich erstreckenden Zonen von alternierend ab wechselndem Leitungstyp, also von n-dotierten Zonen und p- dotierten Zonen werden zur Zeit verschiedene Wege beschrit ten: bei einem ersten Verfahren wird die sog. Aufbautechnik eingesetzt, bei der mit Hilfe entsprechender Masken die n- dotierten Zonen und die p-dotierten Zonen schrittweise "auf gebaut" werden. Ein zweites, derzeit bevorzugt diskutiertes Verfahren besteht darin, tiefe Gräben bzw. Löcher in bei spielsweise einem n-dotierten Halbleiterkörper einzuätzen und die so entstandenen Löcher mit entgegengesetzt dotiertem Halbleitermaterial, also vorzugsweise Silizium, epitaktisch aufzufüllen. Für Spannungen in der Größenordnung von 600 V müssen hierzu die Gräben bzw. Löcher etwa 40 µm tief einge bracht werden und sollten dabei eine Breite aufweisen, die 2 µm nicht wesentlich überschreitet.To produce vertical to the main surfaces of a half extending body from alternating changing line type, i.e. of n-doped zones and p- Doped zones are currently described in different ways ten: in a first method, the so-called assembly technique used, with the help of appropriate masks the n- doped zones and the p-doped zones step by step " built ". A second, which is currently the preferred topic The method is to dig deep trenches or holes in the for example, to etch an n-doped semiconductor body and the holes thus created with oppositely doped Semiconductor material, ie preferably silicon, epitaxially replenish. For voltages in the order of 600 V. For this purpose, the trenches or holes must be deepened about 40 µm are brought and should have a width that Does not significantly exceed 2 µm.
Das an zweiter Stelle genannte Verfahren erlaubt es, wesent lich kleinere Raster und damit auch kleinere Einschaltwider stände zu realisieren als es mit der Aufbautechnik möglich ist. Ein großes Problem stellt hier aber die Auffüllung der Gräben bzw. Löcher dar: ob es jemals möglich sein wird, die Gräben lunkerfrei aufzufüllen, ist derzeit offen. Um die ge wünschte Spannungsfestigkeit für Spannungen in der Größenord nung von 600 V zu erzielen, sollten die Gräben bzw. Löcher eine Tiefe von 40 µm haben. Die Herstellung eines vertikalen Resurftransistors mit den derzeit in Entwicklung befindlichen Verfahren ist also problematisch, wenn eine Spannungsfestig keit bis etwa 600 V oder mehr erzielt werden soll.The procedure mentioned in the second place allows essential Lich smaller grid and thus smaller switch-on resistance to realize stands than is possible with the construction technology is. A big problem here is filling the Trenches or holes represent: whether it will ever be possible that Trench-free filling of cavities is currently open. To the ge Desired dielectric strength for voltages of the order of magnitude To achieve a voltage of 600 V, the trenches or holes have a depth of 40 µm. The making of a vertical Resurf transistor with those currently under development So the procedure is problematic when voltage proof speed up to about 600 V or more should be achieved.
Aus der DE 196 00 400 A1 ist ein mikromechanisches Bauteil mit einem planarisiertem Deckel auf einem Hohlraum bekannt. Dieser Deckel weist eine Membranschicht und eine Abdeck schicht auf, die vorzugsweise aus dotiertem Glas besteht. Die Abdeckschicht wird dabei einem Verfließschritt unterworfen, wobei sich zeigt, daß sie nicht in den Hohlraum hineinfließt, sondern einen an Ober- und Unterkante planen Deckel bildet.DE 196 00 400 A1 is a micromechanical component known with a planarized lid on a cavity. This cover has a membrane layer and a cover layer, which preferably consists of doped glass. The Cover layer is subjected to a flow step, showing that it does not flow into the cavity, but forms a flat cover at the top and bottom edge.
Es ist Aufgabe der vorliegenden Erfindung, ein Halbleiterbau element der eingangs genannten Art so zu verbessern, daß die ses ohne größere Schwierigkeiten, wie Lunker in Gräben usw. erzeugt werden kann; außerdem sollen ein Verfahren zum Her stellen eines derartigen Halbleiterbauelements sowie dessen vorteilhafte Verwendung angegeben werden.It is an object of the present invention to build a semiconductor improve element of the type mentioned so that the without major difficulties, such as cavities in trenches, etc. can be generated; in addition, a method for manufacturing represent such a semiconductor device and its advantageous use can be specified.
Diese Aufgabe wird bei einem Halbleiterbauelement nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil erhaltenen Merkmale gelöst.This task is performed in a semiconductor device according to Preamble of claim 1 according to the invention by the solved in its characteristic part preserved features.
Ein vorteilhaftes Verfahren zum Herstellen eines solchen Halbleiterbauelements ist im Patentanspruch 9 angegeben. Vor teilhafte Verwendungsmöglichkeiten für das Verfahren ergeben sich aus dem Patentanspruch 11.An advantageous method of making one Semiconductor component is specified in claim 9. Before result in partial uses for the method themselves from claim 11.
Außerdem sind vorteilhafte Weiterbildungen der Erfindung in den Unteransprüchen angegeben. In addition, advantageous developments of the invention in specified in the subclaims.
An dem erfindungsgemäßen Halbleiterbauelement ist also we sentlich, daß dieses wenigstens einen Hohlraum enthält, der eine Grabenstruktur mit einer Breite von beispielsweise 1 µm und einer Tiefe von beispielsweise 40 µm haben kann. Dieser Hohlraum ist an seinem der einen Hauptfläche gegenüberliegen den Ende verschlossen, wozu eine Glasschicht herangezogen werden kann. Diese Glasschicht kann beispielsweise aus do tiertem Borphosphorsilikat (BPSG) bestehen. Eine andere Mög lichkeit zum Verschließen des Hohlraumes besteht im Sputtern einer Abdeckschicht.On the semiconductor component according to the invention is therefore we considerably that this contains at least one cavity which a trench structure with a width of, for example, 1 µm and can have a depth of, for example, 40 µm. This The cavity is located on its one main surface closed the end, for which a layer of glass was used can be. This glass layer can, for example, from do borated phosphorus silicate (BPSG). Another possibility Sputtering is one way of closing the cavity a cover layer.
Die Innenwände des Hohlraumes können mit einer Passivierungs schicht aus beispielsweise Siliziumdioxid versehen werden.The interior walls of the cavity can be passivated layer of silicon dioxide, for example.
Wesentlich an dem erfindungsgemäßen Halbleiterbauelement ist, daß auf das vollständige Auffüllen von Löchern bzw. Gräben verzichtet wird. Vielmehr bleiben die Gräben nach Herstellung der alternierend angeordneten, entgegengesetzt zueinander do tierten Zonen erhalten. Diese Zonen können beispielsweise durch Ätzen von Gräben und anschließende epitaktische Ab scheidung oder durch Abscheidung eines dotierten Oxides auf die Innenfläche der Gräben und anschließende Ausdiffusion aus dem dotierten Oxid erzeugt werden.What is essential about the semiconductor component according to the invention is that the complete filling of holes or trenches is waived. Rather, the trenches remain after manufacture the alternately arranged, opposite to each other do zones. These zones can, for example by etching trenches and subsequent epitaxial ab separation or by depositing a doped oxide the inner surface of the trenches and subsequent diffusion the doped oxide are generated.
Für die Herstellung der Gräben selbst kann die übliche Ätz technik oder aber auch ein elektrochemisches Verfahren einge setzt werden. Von Bedeutung ist aber, daß nach Erzeugung der entgegengesetzt zueinander dotierten Zonen die Gräben noch eine Öffnung von etwa 1 µm über ihrer gesamten Tiefe von bei spielsweise 40 µm besitzen. The usual etching can be used to produce the trenches themselves technology or an electrochemical process be set. It is important, however, that after the the trenches are still doped opposite to each other an opening of about 1 µm over its entire depth of have, for example, 40 µm.
Wie bereits erwähnt wurde, wird vor dem Verschließen der Grä ben deren Innenwand durch eine dünne Oxidschicht passiviert, wofür eine beispielsweise 50 nm dicke Gateoxidschicht heran gezogen werden kann.As already mentioned, the Grä passivated their inner wall by a thin oxide layer, for which a gate oxide layer, for example 50 nm thick, is used can be pulled.
Das Verschließen der Gräben bzw. Löcher kann beispielsweise durch Abscheidung eines dotierten Glases, wie beispielsweise Borphosphorsilikatglas, und anschließendes Verfließen im Va kuum vorgenommen werden. Jedoch kann auch durch Sputtern eine Verschlußschicht auf die Öffnungen der Gräben bzw. Löcher aufgebracht werden.The trenches or holes can be closed, for example by depositing a doped glass, such as Borophosphosilicate glass, and then flowing in Va be made in a vacuum. However, one can also by sputtering Closure layer on the openings of the trenches or holes be applied.
Nach Auftragen des dotierten Glases wird dieses in üblicher Weise naßchemisch in verdünnter Flußsäure (HF) zurückgeätzt, so daß eine planare Oberflächenstruktur entsteht.After the doped glass has been applied, it becomes more common Etched back wet-chemically in dilute hydrofluoric acid (HF), so that a planar surface structure is created.
Wird ein vertikaler Resurftransistor hergestellt, so kann die Transistorstruktur anschließend zwischen den Gräben mittels einer Standard-DMOS-Zelle aufgebaut werden. Es ist aber auch möglich, zuerst beispielsweise einen DMOS-Transistor herzu stellen und anschließend die Gräben bzw. Löcher zu ätzen und diese sodann, wie oben erläutert wurde, zu dotieren und zu verschließen.If a vertical resurf transistor is manufactured, the Then transistor structure between the trenches by means of a standard DMOS cell. It is also possible to first use a DMOS transistor, for example and then etch the trenches or holes and then, as explained above, to dope and to close.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:The invention will be described in more detail below with reference to the drawings explained. Show it:
Fig. 1 einen Schnitt durch eine Halbleiteranordnung zur Erläuterung eines ersten Verfahrens zur Erzeugung von Gräben und alternierend entge gengesetzt dotierten Schichten, Fig. 1 is a sectional gengesetzt doped by a semiconductor device for explaining a first method for producing trenches and alternately entge layers,
Fig. 2 einen Schnitt durch eine Halbleiteranordnung zur Erläuterung eines zweiten Verfahrens zum Herstellen von Gräben und alternierend entge gengesetzt dotierten Schichten, Fig. 2 shows a section through a semiconductor device for explaining a second method for forming grooves and alternating entge gengesetzt doped layers,
Fig. 3 bis 5 Schnitte zur Erläuterung eines Verfahrens zum Verschließen der Gräben, FIGS. 3 to 5 are sectional views for explaining a method for sealing of the trenches,
Fig. 6 einen Schnitt durch einen DMOS-Transistor ge mäß einem Ausführungsbeispiel der Erfindung und Fig. 6 shows a section through a DMOS transistor ge according to an embodiment of the invention and
Fig. 7 einen Schnitt durch einen DMS-Transistor ge mäß einem anderen Ausführungsbeispiel der Er findung. Fig. 7 shows a section through a strain gauge transistor ge according to another embodiment of the invention.
Fig. 1 zeigt einen Halbleiterkörper 1 aus einem n+-leitenden Bereich 2 und einem p-leitenden Bereich 3. Der p-leitende Be reich 3 kann beispielsweise durch epitaktische Abscheidung auf dem n+-leitenden Bereich 2, der als Substrat dient, aus gebildet werden. Fig. 1 shows a semiconductor body 1 made of an n + -type region 2 and a p-type region 3. The p-type region 3 can be formed, for example, by epitaxial deposition on the n + region 2 , which serves as a substrate.
In den p-leitenden Bereich 3 werden durch Ätzen Gräben 4 mit einer Tiefe T von etwa 40 µm und einer Breite B von etwa 3 µm eingebracht. Anstelle des Ätzens kann auch ein elektrochemi sches Verfahren herangezogen werden. Die Ätztiefe kann auch geringer sein als die Dicke des Bereiches 3.Trenches 4 with a depth T of approximately 40 μm and a width B of approximately 3 μm are introduced into the p-type region 3 by etching. Instead of the etching, an electrochemical method can also be used. The etching depth can also be less than the thickness of the region 3 .
Sodann wird in den Gräben 4 eine n-leitende epitaktische Schicht 5 abgeschieden, die eine Schichtdicke d von etwa 1 µm besitzt. Nach Auftragen dieser epitaktischen Schicht 5 ver bleibt so im Graben 4 ein Hohlraum 6, der noch eine Breite b von etwa 1 µm besitzt.An n-type epitaxial layer 5 is then deposited in the trenches 4 and has a layer thickness d of approximately 1 μm. After application of this epitaxial layer 5 ver remains in the trench 4, a cavity 6 , which still has a width b of about 1 micron.
Die jeweiligen epitaktischen Schichten 5 und der p-leitende Bereich 3 bilden so alternierend angeordnete und sich senk recht zu den beiden Hauptflächen des Halbleiterkörpers 1 er streckende Zonen von zueinander entgegengesetztem Leitungs typ.The respective epitaxial layers 5 and the p-type region 3 thus form alternately arranged and perpendicular to the two main surfaces of the semiconductor body 1 he extending zones of opposite conduction type.
Fig. 2 veranschaulicht ein anderes Verfahren zum Herstellen dieser Zonen von zueinander entgegengesetztem Leitungstyp: auch bei diesem Verfahren werden zunächst Gräben 4 mit einer Breite von etwa 2,2 bis 3 µm in den p-leitenden Bereich 3 bis zu dem n+-leitenden Bereich 2 eingebracht. Anstelle der epi taktischen Schicht 5 wird hier aber auf die Innenfläche der Gräben 4 eine dotierte Oxidschicht 8, beispielsweise eine do tierte Siliziumdioxidschicht, abgeschieden, die anschließend erwärmt wird, so daß aus der dotierten Oxidschicht 8 Dotier stoff, beispielsweise Phosphor, in die benachbarten Gebiete des p-leitenden Bereiches 3 eindringt, um dort eine n-leiten de Zone 7 zu bilden. Diese dotierte Oxidschicht 8 weist eine Schichtdicke von etwa 0,1 bis 0,5 µm auf, so daß auch hier eine Restbreite b von etwa 1 µm für den Hohlraum 6 zurück bleibt. FIG. 2 illustrates another method for producing these zones of mutually opposite conduction types: in this method too, trenches 4 with a width of approximately 2.2 to 3 μm are first cut into the p-type region 3 up to the n + -type region 2 introduced. Instead of the epitaxial layer 5 , a doped oxide layer 8 , for example a doped silicon dioxide layer, is deposited here on the inner surface of the trenches 4 , which is subsequently heated, so that dopant 8, for example phosphorus, from the doped oxide layer 8 into the adjacent areas of the p-type region 3 penetrates to form an n-type de zone 7 there. This doped oxide layer 8 has a layer thickness of approximately 0.1 to 0.5 μm, so that here too a residual width b of approximately 1 μm remains for the cavity 6 .
Unabhängig davon, ob das Verfahren gemäß Fig. 1 ("Trenchätzen und Epiabscheidung") oder das Verfahren nach Fig. 2 ("Trench ätzen, Abscheiden von dotiertem Oxid und Ausdiffusion") durchgeführt wird, ist wesentlich, daß der Hohlraum 6 mit ei ner Breite b von etwa 1 µm über einer Tiefe T von etwa 40 µm (ausreichend für 600 V) zurückbleibt.Regardless of whether the method according to FIG. 1 ("trench etching and epi deposition") or the method according to FIG. 2 ("trench etching, deposition of doped oxide and out-diffusion") is carried out, it is essential that the cavity 6 with egg ner Width b of approximately 1 μm remains over a depth T of approximately 40 μm (sufficient for 600 V).
Mit der Halbleiteranordnung gemäß Fig. 1 oder Fig. 2 wird so dann in der in den Fig. 3 bis 5 gezeigten Weise verfahren: nach Abscheidung einer dünnen Passivierungsschicht 9 aus bei spielsweise Siliziumdioxid mit einer Schichtdicke von etwa 50 nm wird auf die Öffnung des Hohlraumes 6 ein dotiertes Glas 10, wie beispielsweise Borphosphorsilikatglas, aufgetra gen und anschließend im Vakuum zum Verfließen gebracht, so daß die in Fig. 4 gezeigte Struktur entsteht. Sodann wird das dotierte Glas 10 zurückgeätzt, was durch naßchemisches Ätzen in verdünnter Flußsäure geschehen kann, um so eine planare Struktur entsprechend der Fig. 5 zu erhalten. .. With the semiconductor device according to Figures 1 or 2 is so then moved in the in Figs 3 to 5 shown manner. By depositing a thin passivation layer 9 made will nm at play as silicon dioxide with a layer thickness of about 50 to the opening of the cavity 6 a doped glass 10 , such as boron phosphor silicate glass, applied and then brought to flow in a vacuum, so that the structure shown in FIG. 4 arises. The doped glass 10 is then etched back, which can be done by wet chemical etching in dilute hydrofluoric acid, in order to obtain a planar structure according to FIG. 5.
Unterhalb dem dotierten Glas verbleibt der Hohlraum 6 mit ei ner Breite b von etwa 1 µm unter Vakuum zurück.Below the doped glass, the cavity 6 remains with a width b of approximately 1 μm under vacuum.
Fig. 6 zeigt, wie zwischen den einzelnen Hohlräumen 6 bzw. Gräben 4 ein Standard-DMOS-Transistor mit einer Sourceelek trode S, einer Drainelektrode D, einer Gateelektrode G, einem Sourcekontakt 11 aus Aluminium, Gatekontakten 12 aus polykri stallinem Silizium und n+-leitenden Sourcezonen 14 in p-Wan nen 13 aufgebaut werden kann. Die Gate-Kontakte 12 sind dabei in eine Isolierschicht 15 aus beispielsweise Siliziumdioxid eingebettet. Fig. 6 shows how between the individual cavities 6 or trenches 4, a standard DMOS transistor with a source electrode S, a drain electrode D, a gate electrode G, a source contact 11 made of aluminum, gate contacts 12 made of polycrystalline silicon and n + conductive source zones 14 in p wells 13 can be built. The gate contacts 12 are embedded in an insulating layer 15 made of, for example, silicon dioxide.
Fig. 7 veranschaulicht ein Ausführungsbeispiel, bei dem zu nächst die Struktur mit dem DMOS-Transistor hergestellt ist, worauf sich das Ätzen des Grabens 4 und die Herstellung des Hohlraumes 6 anschließt. FIG. 7 illustrates an exemplary embodiment in which the structure is first produced using the DMOS transistor, followed by the etching of the trench 4 and the production of the cavity 6 .
Die Erfindung ermöglicht so ein Halbleiterbauelement, das in einfacher Weise hergestellt werden kann, da die Zonen mit al ternierend abwechselndem Leitungstyp ohne weiteres mit Hilfe der Gräben 4 erzeugt werden können und die verbleibenden Hohlräume 6 ohne weiteres zu verschließen sind. Auch ist der Flächenbedarf des erfindungsgemäßen Halbleiterbauelements äu ßerst gering, da die die Ausräumung der Ladungsträger bewir kenden Zonen vertikal zu den Hauptflächen verlaufen, so daß eine hohe Integrationsdichte erzielbar ist.The invention thus enables a semiconductor component that can be manufactured in a simple manner, since the zones with alternating alternating conduction types can easily be generated with the aid of the trenches 4 and the remaining cavities 6 can be closed off without difficulty. The area requirement of the semiconductor component according to the invention is also extremely small, since the zones causing the removal of the charge carriers run vertically to the main areas, so that a high integration density can be achieved.
Das erfindungsgemäße Halbleiterbauelement kann in vorteilhaf ter Weise ein Transistor, insbesondere ein vertikaler Resurf transistor, oder eine Diode, insbesondere eine Schottky-Dio de, oder auch ein Kondensator sein. The semiconductor component according to the invention can advantageously ter way a transistor, especially a vertical resurf transistor, or a diode, especially a Schottky dio de, or be a capacitor.
11
Halbleiterkörper
Semiconductor body
22nd
n+ n +
-Bereich
-Area
33rd
p-Bereich
p range
44th
Graben
dig
55
epitaktische Schicht
epitaxial layer
66
Hohlraum
cavity
77
n-leitende Zone
n-type zone
88th
dotierte Oxidschicht
doped oxide layer
99
Passivierungsschicht
Passivation layer
1010th
dotiertes Glas
doped glass
1111
Source-Kontakt
Source contact
1212th
Gate-Kontakt
Gate contact
1313
p-Wannen
p-tubs
1414
Source-Zonen
Source zones
1515
Isolierschicht
TTiefe
BBreite
dSchichtdicke
bBreite
SSourceelektrode
DDrainelektrode
GGateelektrode
Insulating layer
Depth
B Width
d layer thickness
bWidth
SSource electrode
D drain electrode
G gate electrode
Claims (11)
- 1. einem Halbleiterkörper (1) mit zwei Hauptflächen,
- 2. wenigstens zwei Elektroden (S, D), von denen jeweils wenig stens eine auf einer Hauptfläche vorgesehen ist, und
- 3. im Halbleiterkörper (1) alternierend angeordneten und sich senkrecht zu den beiden Hauptflächen erstreckenden Zonen (3; 5, 7) von zueinander entgegengesetztem Leitungstyp,
- 4. wobei sich die alternierend angeordneten Zonen (3; 5, 7) bei Anlegen einer Spannung an die beiden Elektroden (S, D) gegenseitig von Ladungsträgern ausräumen, so daß im Halb leiterkörper (1) zwischen den beiden Elektroden (S, D) eine im wesentlichen konstante Feldstärke aufbaut,
- 1. die alternierend angeordneten Zonen (3; 5, 7) wenigstens einen Hohlraum (6) enthalten.
- 1. a semiconductor body ( 1 ) with two main surfaces,
- 2. at least two electrodes (S, D), each of which at least one is provided on a main surface, and
- 3. zones ( 3 ; 5 , 7 ) of mutually opposite conduction type arranged alternately in the semiconductor body ( 1 ) and extending perpendicular to the two main surfaces,
- 4. the alternating zones ( 3 ; 5 , 7 ) mutually clear charge carriers when a voltage is applied to the two electrodes (S, D), so that in the semiconductor body ( 1 ) between the two electrodes (S, D) builds up an essentially constant field strength,
- 1. the alternating zones ( 3 ; 5 , 7 ) contain at least one cavity ( 6 ).
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19748523A DE19748523C2 (en) | 1997-11-03 | 1997-11-03 | Semiconductor component, method for producing such a semiconductor component and use of the method |
| US09/530,668 US6337499B1 (en) | 1997-11-03 | 1998-08-17 | Semiconductor component |
| EP98948800A EP1029362A1 (en) | 1997-11-03 | 1998-08-17 | Semiconductor component |
| JP2000519470A JP3348090B2 (en) | 1997-11-03 | 1998-08-17 | Semiconductor module |
| PCT/DE1998/002373 WO1999023704A1 (en) | 1997-11-03 | 1998-08-17 | Semiconductor component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19748523A DE19748523C2 (en) | 1997-11-03 | 1997-11-03 | Semiconductor component, method for producing such a semiconductor component and use of the method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19748523A1 DE19748523A1 (en) | 1999-05-12 |
| DE19748523C2 true DE19748523C2 (en) | 1999-10-07 |
Family
ID=7847468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19748523A Expired - Lifetime DE19748523C2 (en) | 1997-11-03 | 1997-11-03 | Semiconductor component, method for producing such a semiconductor component and use of the method |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1029362A1 (en) |
| JP (1) | JP3348090B2 (en) |
| DE (1) | DE19748523C2 (en) |
| WO (1) | WO1999023704A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007046557A1 (en) * | 2007-09-28 | 2009-04-02 | Infineon Technologies Austria Ag | Semiconductor structure i.e. DRAM structure, for use as compensation element, has monocrystalline semiconductor layer in recess, and electrically isolating filling material on layer, where filling material fills recess up to narrow gap |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0973203A3 (en) * | 1998-07-17 | 2001-02-14 | Infineon Technologies AG | Semiconductor layer with lateral variable doping and its method of fabrication |
| DE19923466B4 (en) * | 1999-05-21 | 2005-09-29 | Infineon Technologies Ag | Junction-isolated lateral MOSFET for high / low-side switches |
| KR100829052B1 (en) * | 1999-06-03 | 2008-05-19 | 제네럴 세미컨덕터, 인코포레이티드 | A power mosfet, a method of forming a power mosfet, and another power mosfet made by the method |
| JP2006210368A (en) * | 1999-07-02 | 2006-08-10 | Toyota Central Res & Dev Lab Inc | Vertical semiconductor device and its fabrication process |
| FR2797094B1 (en) | 1999-07-28 | 2001-10-12 | St Microelectronics Sa | PROCESS FOR MANUFACTURING SINGLE POLE COMPONENTS |
| GB0003186D0 (en) * | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | A semiconductor device |
| DE10014660C2 (en) * | 2000-03-24 | 2002-08-29 | Infineon Technologies Ag | Semiconductor arrangement with a trench electrode separated by a cavity from a drift path |
| US6479352B2 (en) * | 2000-06-02 | 2002-11-12 | General Semiconductor, Inc. | Method of fabricating high voltage power MOSFET having low on-resistance |
| US6627949B2 (en) | 2000-06-02 | 2003-09-30 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
| US6660571B2 (en) | 2000-06-02 | 2003-12-09 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
| JP4088033B2 (en) * | 2000-11-27 | 2008-05-21 | 株式会社東芝 | Semiconductor device |
| EP1261036A3 (en) | 2001-05-25 | 2004-07-28 | Kabushiki Kaisha Toshiba | Power MOSFET semiconductor device and method of manufacturing the same |
| JP4559691B2 (en) * | 2001-05-25 | 2010-10-13 | 株式会社東芝 | Manufacturing method of semiconductor device |
| WO2003028108A1 (en) | 2001-09-19 | 2003-04-03 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating the same |
| JP2004311673A (en) * | 2003-04-07 | 2004-11-04 | Denso Corp | Method for manufacturing semiconductor device |
| WO2004090988A1 (en) * | 2003-04-10 | 2004-10-21 | Infineon Technologies Ag | Method for the production of a bipolar semiconductor element, especially a bipolar transistor, and corresponding bipolar semiconductor component |
| JP2005150522A (en) | 2003-11-18 | 2005-06-09 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| US7553740B2 (en) | 2005-05-26 | 2009-06-30 | Fairchild Semiconductor Corporation | Structure and method for forming a minimum pitch trench-gate FET with heavy body region |
| US9245754B2 (en) * | 2014-05-28 | 2016-01-26 | Mark E. Granahan | Simplified charge balance in a semiconductor device |
| JP6817895B2 (en) | 2017-05-24 | 2021-01-20 | 株式会社東芝 | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4309764C2 (en) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Power MOSFET |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2089118A (en) * | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | Field-effect semiconductor device |
| JPS62193261A (en) * | 1986-02-20 | 1987-08-25 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPH03229443A (en) * | 1990-02-05 | 1991-10-11 | Nec Corp | Semiconductor device |
| JPH04363069A (en) * | 1990-09-24 | 1992-12-15 | Nippondenso Co Ltd | Vertical semiconductor device |
| CN1019720B (en) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | Power semiconductor device |
| EP1408554B1 (en) * | 1996-02-05 | 2015-03-25 | Infineon Technologies AG | Field effect controlled semiconductor component |
| WO1997040527A1 (en) * | 1996-04-22 | 1997-10-30 | Siemens Aktiengesellschaft | Process for producing a doped area in a semiconductor substrate |
-
1997
- 1997-11-03 DE DE19748523A patent/DE19748523C2/en not_active Expired - Lifetime
-
1998
- 1998-08-17 JP JP2000519470A patent/JP3348090B2/en not_active Expired - Lifetime
- 1998-08-17 EP EP98948800A patent/EP1029362A1/en not_active Withdrawn
- 1998-08-17 WO PCT/DE1998/002373 patent/WO1999023704A1/en not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4309764C2 (en) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Power MOSFET |
Non-Patent Citations (1)
| Title |
|---|
| "1200 V High-Side Lateral MOSFET in Junction- Isolated Power IC Technology Using Two Field- Reduction Layers", von J.S. Ajit, Dan Kinzer und Niraj Ranjan in "International Rectifier", 233 Kansas St., El Segundo, CA 90245, S. 230-235 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007046557A1 (en) * | 2007-09-28 | 2009-04-02 | Infineon Technologies Austria Ag | Semiconductor structure i.e. DRAM structure, for use as compensation element, has monocrystalline semiconductor layer in recess, and electrically isolating filling material on layer, where filling material fills recess up to narrow gap |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19748523A1 (en) | 1999-05-12 |
| JP3348090B2 (en) | 2002-11-20 |
| WO1999023704A1 (en) | 1999-05-14 |
| EP1029362A1 (en) | 2000-08-23 |
| JP2001522146A (en) | 2001-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19748523C2 (en) | Semiconductor component, method for producing such a semiconductor component and use of the method | |
| DE19949364B4 (en) | Semiconductor device with MOS-gate control and trench structure and method of manufacture | |
| DE60125784T2 (en) | TRACK MOSFET STRUCTURE WITH LOW GATE CHARGE | |
| DE102014117780B4 (en) | Semiconductor device with a trench electrode and method of manufacture | |
| DE102005046711B4 (en) | Method of fabricating a vertical thin-film MOS semiconductor device with deep vertical sections | |
| DE102013224134B4 (en) | Semiconductor component and method for its production | |
| DE102011082289B4 (en) | Method of manufacturing a SiC semiconductor device | |
| DE102011088867B4 (en) | SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THEREOF | |
| DE102008026516B4 (en) | Semiconductor device with P-N pillar layer and method for its production | |
| DE10297349T5 (en) | Semiconductor structure with improved lower forward voltage losses and higher blocking capability | |
| DE102011053147B4 (en) | SEMICONDUCTOR STRUCTURE WITH TRIANGULAR STRUCTURES IN DIRECT CONTACT | |
| DE102010030179B4 (en) | Semiconductor device with an amorphous channel control layer | |
| DE19535140A1 (en) | Lateral MOSFET with high withstand voltage | |
| DE102007001643A1 (en) | Semiconductor device, e.g. ditch-metal oxide semiconductor field effect transistor, has insulator with normal strength value during insulation breakdown, where normal value is equal to or more than strength value during insulation breakdown | |
| DE102013007685A1 (en) | SILICON CARBIDE SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF | |
| DE2502235A1 (en) | CHARGE COUPLING SEMICONDUCTOR ARRANGEMENT | |
| DE102009002813B4 (en) | Method for producing a transistor device with a field plate | |
| DE102008023474A1 (en) | Semiconductor device with super-junction structure and method for its production | |
| DE102012217031A1 (en) | SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR | |
| DE102007004320A1 (en) | Semiconductor component i.e. metal oxide semiconductor transistor, has dielectric layer arranged between drift zone and drift control zone, where drift zone includes varying doping and/or varying material composition based on dielectric | |
| DE102014118227A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR STRUCTURE | |
| DE102009027008A1 (en) | Method for producing a material layer in a semiconductor body | |
| DE102004044619B4 (en) | Capacitor structure in trench structures of semiconductor devices and semiconductor devices with such capacitor structures and method for making the same | |
| DE102015116473A1 (en) | SEMICONDUCTOR ELEMENT AND METHOD | |
| DE102008024949B3 (en) | A method of fabricating a field plate in a trench of a power transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE Effective date: 20111107 |
|
| R071 | Expiry of right |