DE19632116A1 - Semiconductor chip identification device - Google Patents

Semiconductor chip identification device

Info

Publication number
DE19632116A1
DE19632116A1 DE1996132116 DE19632116A DE19632116A1 DE 19632116 A1 DE19632116 A1 DE 19632116A1 DE 1996132116 DE1996132116 DE 1996132116 DE 19632116 A DE19632116 A DE 19632116A DE 19632116 A1 DE19632116 A1 DE 19632116A1
Authority
DE
Germany
Prior art keywords
chip
metal layer
pattern
detection device
chip detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1996132116
Other languages
German (de)
Inventor
Detlef Houdeau
Michael Huber
Peter Stampka
Josef Heitzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996132116 priority Critical patent/DE19632116A1/en
Publication of DE19632116A1 publication Critical patent/DE19632116A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

The chip identification device has a metal layer (3) applied to the chip passivation coating (2) in the form of an identification pattern. The metal layer may be formed of Al, Cr, Ti, Pd or Au and is applied to a pair of diagonally opposing areas of the chip surface. Pref. the identification metal layer is applied to the edges of the chip at diagonally opposing points via a vapour deposition process using a mask for providing the identification pattern.

Description

Eine Halbleiter-Schaltung mit Mikrostruktur, nachfolgend Chip genannt, wird zur praktischen Handhabung an ihrem Umfang mit im Verhältnis zu den Leitungsbahnen des Chips großen Anschlüssen versehen. Der Chip weist zumeist in seinem Randbereich Kontakt­ flächen auf, an denen eine Drahtkontaktierung erfolgt, was auch als Wirebonding bezeichnet wird. Will man diesen Vorgang auto­ matisieren, kommt es entscheidend darauf an, daß die Bondvor­ richtung den Chip identifiziert und richtig positioniert.A semiconductor circuit with a microstructure, hereinafter chip is called for practical handling on its scope with im Relationship to the traces of the chip's large connections Mistake. The chip usually has contact in its edge area surfaces on which a wire contact is made, which also is called wirebonding. Do you want this process auto matify, it is crucial that the Bondvor direction the chip is identified and positioned correctly.

Dabei treten aufgrund der neuesten Chipentwicklung zusätzliche Probleme auf. Die Oberflächenstruktur ist relativ homogen und erschwert beim Wirebonding die automatische Chiperkennung. Da­ durch wird die Taktzeit und die Fehlerhäufigkeit bei diesem Herstellungsschritt erhöht. Noch schwieriger wird die Chiper­ kennung, wenn zusätzliche Faktoren den Kontrast auf der Ober­ fläche des Chips herabsetzen. Das ist dann der Fall, wenn ent­ weder die Chippassivierung (z. B. Si₃N₄) eingefärbt ist oder die zusätzlich angebrachte Schutzschicht - in der Regel Polyimid oder Photoimid - dunkel eingefärbt ist. Diese Faktoren führen zu einer weiteren Erhöhung der Taktzeit und der Fehlerhäufig­ keit beim Wirebonding.Due to the latest chip development, additional ones occur Problems on. The surface structure is relatively homogeneous and makes automatic chip detection more difficult during wire bonding. There is the cycle time and the frequency of errors in this Manufacturing step increased. The chiper becomes even more difficult identification when additional factors contrast on the upper reduce the area of the chip. This is the case if ent neither the chip passivation (e.g. Si₃N₄) is colored or the additional protective layer - usually polyimide or photoimide - is colored dark. These factors result to further increase the cycle time and the number of errors wire bonding.

Es sind vorbereitete Chipflächen bekannt, die freigeätzte Al-Schichten aufweisen. Diese Al-Schichten weisen einen starken Kontrast zu den umgebenden Bereichen des Chips auf. Sie sind in einem geeigneten Muster zueinander angeordnet, so daß die Aus­ richtung der Chipfläche anhand dieses Musters erkennbar ist. Diese Al-Schichten werden zusammen mit den Al-Kontaktflächen, welche für das Wirebonding benötigt werden, hergestellt.Prepared chip areas are known, the etched-off area Al layers have. These Al layers have a strong one Contrast with the surrounding areas of the chip. They are in a suitable pattern to each other, so that the off  direction of the chip area is recognizable from this pattern. These Al layers together with the Al contact areas, which are required for wire bonding.

Nachteilig an dieser Lösung ist, daß die Al-Kontrastflächen an­ sonsten für die Schaltung zur Verfügung stehende Flächen ver­ brauchen. Die Chipfläche kann also nicht vollständig für die Schaltung ausgenutzt werden. Weiterhin bieten die Al-Kontrastflächen eine zusätzliche Angriffsfläche für Korrosion. Die meisten Abdeckmassen enthalten F⁻ und Sb3--Ionen, welche die Korrosion des Aluminiums bis zur totalen Metallauflösung stark beschleunigen.A disadvantage of this solution is that the Al contrast areas otherwise need areas available for the circuit ver. The chip area can therefore not be fully used for the circuit. Furthermore, the Al contrast surfaces offer an additional target for corrosion. Most masking compounds contain F⁻ and Sb 3- ions, which greatly accelerate the corrosion of the aluminum until the metal dissolves completely.

Ein Lösungsansatz, der die oben beschriebenen Nachteile vermei­ det, bestünde darin, leistungsfähigere Chiperkennungssysteme, die direkt im Wirebonder integriert sind und auch eine schwache Kontrastbildung auf der Chipoberfläche sicher erkennen, einzu­ setzen. Diese Lösung ist jedoch sehr teuer.A solution that avoids the disadvantages described above det, would be, more powerful chip detection systems, which are directly integrated in the wire bonder and also a weak one Detect contrast formation on the chip surface safely put. However, this solution is very expensive.

Der Erfindung liegt die Aufgabe zugrunde, eine Chiper­ kennungsvorrichtung zu schaffen, die eine schnelle und sichere Erkennung und Ausrichtung des mit ihr ausgestatteten Chips er­ möglicht und einen einfachen Aufbau aufweist.The invention has for its object a chiper Identifying device to create a fast and safe Detection and alignment of the chip equipped with it possible and has a simple structure.

Die Aufgabe wird für eine gattungsmäßige Chiperkennungsvorrich­ tung durch die Merkmale des kennzeichnenden Teils des Anspru­ ches 1 gelöst.The task is for a generic chip detection device tion by the features of the characterizing part of the claim ches 1 solved.

Vorteilhafte Ausführungsformen ergeben sich aus den Unteran­ sprüchen. Advantageous embodiments result from the subordinate sayings.  

Die Ansprüche 6 und 7 stellen Verfahren zur Herstellung einer erfindungsgemäßen Chiperkennungsvorrichtung dar.Claims 6 and 7 represent methods of producing a chip detection device according to the invention.

Indem man auf einen Halbleiterchip mit einem Passivierungsüber­ zug auf dem Passivierungsüberzug eine Metallisierung in Form eines Musters aufbringt, erhält man eine zuverlässige Chiper­ kennungsvorrichtung, die einfach herzustellen ist. Die partiell aufgebaute Metallschicht weist einen äußerst starken Kontrast zu dem Passivierungsüberzug, der naturgemäß nicht metallisch ist, auf und kann daher sehr leicht von einem Chiperkennungssy­ stem erkannt werden. Weiterhin geht durch die Anordnung der Me­ tallschicht auf dem Passivierungsüberzug keine Chipfläche für die eigentliche Chipfunktion verloren.By placing on a semiconductor chip with a passivation train on the passivation coating a metallization in the form of a pattern, you get a reliable chiper identification device that is easy to manufacture. The partial built-up metal layer shows an extremely strong contrast to the passivation coating, which is naturally not metallic is on and can therefore be very easily by a chip recognition system stem can be recognized. The arrangement of the Me metal layer on the passivation coating no chip area for the actual chip function is lost.

Gemäß einer vorteilhaften Ausführungsform ist die Metallschicht aus Aluminium, Chrom, Titan, Palladium oder Gold hergestellt. Dabei ist Aluminium das kostengünstigste Material, welches al­ lerdings nur verwendet werden kann, wenn eine außergewöhnlich hohe Korrosion durch das Material des Passivierungsüberzuges vermieden werden kann. Die weiteren genannten Materialien eig­ nen sich aus werkstofflicher Sicht aufgrund der sehr guten Ad­ häsion zu dem üblichen Passivierungsmaterial Polyimid besonders gut.According to an advantageous embodiment, the metal layer is made of aluminum, chrome, titanium, palladium or gold. Aluminum is the cheapest material, which al lerdings can only be used if an exceptional high corrosion due to the material of the passivation coating can be avoided. The other materials mentioned from a material point of view due to the very good ad adhesion to the usual passivation material polyimide in particular Well.

Eine geeignete Anordnung besteht darin, die Metallschicht in mindestens zwei Eckbereichen, am besten in diagonal gegenüber­ liegenden Eckbereichen, des Chips anzubringen. Durch diese An­ ordnung wird die Ausrichtung des Chips und ein zielgenaues Wi­ rebonding in besonderer Weise erleichtert. A suitable arrangement consists in the metal layer in at least two corner areas, ideally in diagonally opposite lying corner areas to attach the chip. By this type order is the alignment of the chip and a precise Wi rebonding made easier in a special way.  

Ebenfalls in diesem Sinne ist es vorteilhaft, die Metallschicht möglichst weit nach außen im Randbereich des Chips aufzubrin­ gen. Mit dieser geometrischen Anordnung wird ein Verdrehen des Chips auf der Auflagefläche gut erkennbar.In this sense it is also advantageous to use the metal layer as far out as possible in the edge area of the chip With this geometric arrangement, a twisting of the Chips clearly visible on the support surface.

Eine weitere geeignete Maßnahme besteht darin, Inhomogenitäten in das Muster zu bringen. Damit sind im allgemeinen Ausgestal­ tungen des Musters gemeint, die die Symmetrie des Musters ver­ ringern. Dadurch werden die Möglichkeiten noch weiter einge­ schränkt, den Chip falsch auszurichten.Another suitable measure is inhomogeneities to bring in the pattern. This is generally the shape meanings of the pattern that ver the symmetry of the pattern wrestle. This will further open up the possibilities limits misalignment of the chip.

Vorteilhafterweise kann die Metallschicht unter Nutzung einer Metallmaske auf den Passivierungsüberzug aufgedampft werden. Dieses Verfahren ist zwar nur bei einfachen Strukturen anwend­ bar, andererseits ist es sehr kostengünstig und einfach.The metal layer can advantageously be made using a Metal mask can be evaporated onto the passivation coating. This procedure is only applicable to simple structures bar, on the other hand, it is very inexpensive and simple.

Ein weiteres vorteilhaftes Verfahren zur Herstellung der Me­ tallschicht besteht darin, daß das Muster aus einem von einer photolithographisch hergestellten Maske teilweise abgedeckten Metallüberzug, der zunächst über den Passivierungsüberzug auf­ gebracht wurde, hergestellt wird. Dieses Verfahren ist etwas aufwendiger, andererseits lassen sich Feinstrukturen mit sehr hoher Genauigkeit herstellen.Another advantageous method for producing the Me tallschicht is that the pattern from one of a photolithographically produced mask partially covered Metal coating, which is initially based on the passivation coating brought, is produced. This procedure is something more complex, on the other hand, fine structures can be very manufacture with high accuracy.

Die Erfindung wird nachfolgend anhand der beigefügten Zeichnun­ gen erläutert. Es zeigen:The invention is described below with reference to the accompanying drawings gene explained. Show it:

Fig. 1 eine Draufsicht auf einen Halbleiterchip mit mehreren Beispielen von erfindungsmäßigen Chip­ erkennungsvorrichtungen; Figure 1 is a plan view of a semiconductor chip with several examples of inventive chip detection devices.

Fig. 2 und 3 alternative Ausführungsformen von Mustern der erfindungsmäßigen Chiperkennungsvorrichtung. Fig. 2 and 3, alternative embodiments of the invention, patterns of standard chip recognition device.

Gemäß Fig. 1 ist die Oberseite eines Halbleiterchips 1 mit ei­ nem Passivierungsüberzug 2 versehen. Auf dem Passivierungsüber­ zug 2 ist an verschiedenen Stellen eine Metallisierung 3 in Form von verschiedenen Mustern 6, 7, 8, 17 aufgebracht, welche eine Metallschicht 3 aufweisen und als Kontrastflächen zur op­ tischen Erkennung und genauen Ausrichtung des Halbleiterchips 1 in einer Drahtkontaktierungsvorrichtung dienen. In der Fig. 1 sind insgesamt vier Beispiele einer derartigen Chiperkennungs­ vorrichtung wiedergegeben. Im praktischen Einsatz ist ein ein­ ziges dieser Muster für eine zuverlässige Ausrichtung ausrei­ chend.Referring to FIG. 1, the upper side is provided with a semiconductor chip 1 ei nem passivation. 2 On the passivation coating 2 , a metallization 3 in the form of different patterns 6 , 7 , 8 , 17 is applied at various points, which have a metal layer 3 and serve as contrast surfaces for optical detection and precise alignment of the semiconductor chip 1 in a wire contacting device. In Fig. 1, a total of four examples of such a chip detection device are shown. In practice, only a few of these patterns are sufficient for reliable alignment.

Das eine Muster 6 stellt ein Strichcodeelement dar, das über die geometrische Form und seine Orientierung und Position auf der Chipoberfläche hinaus, die unabhängig von der Strichcodie­ rung sind, noch weitere Informationen über den zugehörigen Halbleiterchip 1 enthalten kann, die wiederum unabhängig von seiner Funktion als reine Kontrastfläche sind.The one pattern 6 represents a bar code element which, in addition to the geometric shape and its orientation and position on the chip surface, which are independent of the bar coding, can also contain further information about the associated semiconductor chip 1 , which in turn is independent of its function as are pure contrast surface.

Das andere Muster 17 wird von zwei rechteckigen Bereichen ge­ bildet, die in zwei diagonal gegenüberliegenden Ecken des Halb­ leiterchips 1 möglichst weit voneinander angeordnet sind.The other pattern 17 is formed by two rectangular areas ge, which are arranged as far apart as possible in two diagonally opposite corners of the semiconductor chip 1 .

Ein weiteres Muster 7, besteht aus einer oberen und einer unte­ ren Reihe von rechteckigen Bereichen, die jeweils möglichst na­ he am oberen Rand 4 bzw. unteren Rand 5 liegen. Another pattern 7 consists of an upper and a lower row of rectangular areas, each of which is as close as possible to the upper edge 4 and the lower edge 5 .

Ferner ist eine aus feinen Linien zusammengesetzte Graphik wie­ dergegeben, die ein Beispiel für ein Fein-Muster 8 darstellt.Also shown is a graph composed of fine lines, which is an example of a fine pattern 8 .

In der Fig. 1 ist im linken oberen Randbereich 4 das aus einer Metallschicht 3 mit relativ dünnen Linien bestehendes Fein-Muster 8 dargestellt. Das Muster weist eine Außenkreislinie 9 auf. Von vier gleichmäßig voneinander beabstandeten Punkten 10 der Außenkreislinie 9 gehen im Inneren des Kreises zusätzlich vier Viertelkreislinien 11 von gleichem Krümmungsradius wie die Außenkreislinie 9 zu den jeweils benachbarten Punkten auf der Außenkreislinie 9.In FIG. 1, the fine pattern 8 consisting of a metal layer 3 with relatively thin lines is shown in the upper left edge region 4 . The pattern has an outer circle line 9 . Of four equally spaced points 10 of the outer circular line 9 go inside the circle in addition four quadrant lines 11 of the same radius of curvature as the outer circular line 9 to each of the adjacent points on the outer circle line. 9

Im oberen und unteren Randbereich 4, 5 sind neben den Bereichen des Musters 17 drei weitere rechteckige Bereiche 7 aus einer Metallschicht 3 wiedergegeben. Auch das Strichcodeelement des Musters 6 ist aus einer Metallschicht 3 hergestellt. Der Recht­ ecke der Muster 7, 17, das Strichcodeelement des weiteren Mu­ sters 6 und das Fein-Muster 8 sind für sich jeweils allein Chiperkennungsvorrichtungen, die nicht in Kombination vorliegen müssen.In addition to the areas of the pattern 17, three further rectangular areas 7 made of a metal layer 3 are shown in the upper and lower edge areas 4 , 5 . The bar code element of the pattern 6 is also made from a metal layer 3 . The right corner of the patterns 7 , 17 , the bar code element of the further pattern 6 and the fine pattern 8 are each chip recognition devices which do not have to be present in combination.

Das alternative Muster der Chiperkennungsvorrichtung aus Fig. 2 besteht aus vier Halbkreislinien 12, die sich auf ihrer halben Strecke jeweils rechtwinklig kreuzen.The alternative pattern of the chip recognition device from FIG. 2 consists of four semicircular lines 12 , which cross each other at right angles over half their distance.

Das weitere Beispiel eines Musters gemäß Fig. 3 besteht aus ei­ ner Dreiviertel-Außenkreislinie 13, bei der von zwei Punkten 14 auf der Linie, die einen gleichen Abstand vom benachbarten Li­ nienende 15 wie vom benachbarten Punkt aufweisen, jeweils auf der konkaven Seite der Dreiviertel-Außenkreislinie Viertel­ kreislinien 16 mit gleichem Krümmungsradius zum Linienende und zum benachbarten Punkt 14 verlaufen. Das Muster aus Fig. 3 weist gegenüber den Mustern aus den Fig. 1 und 2 eine Inhomoge­ nität, welche die Symmetrie verringert, auf, so daß die Gefahr einer Fehlausrichtung durch Vertauschen der Seiten des Chips weiter minimiert ist.The further example of a pattern shown in FIG. 3 consists of egg ner three-quarter outer circle line 13, wherein the two points 14 on the line, the same distance from the adjacent Li nienende 15 as have the adjacent spot, respectively, on the concave side of the three-quarter -Exterior circular line, quarter circular lines 16 with the same radius of curvature to the end of the line and to the neighboring point 14 . The pattern of FIG. 3 has an inhomogeneity, which reduces the symmetry, compared to the patterns of FIGS . 1 and 2, so that the risk of misalignment by swapping the sides of the chip is further minimized.

Claims (7)

1. Chiperkennungsvorrichtung für einen Halbleiterchip (1) mit einem Passivierungsüberzug (2), dadurch gekennzeichnet, daß auf dem Passivierungsüberzug (2) eine Metallschicht (3) in Form eines Musters aufgebracht ist.1. Chip detection device for a semiconductor chip ( 1 ) with a passivation coating ( 2 ), characterized in that a metal layer ( 3 ) is applied in the form of a pattern on the passivation coating ( 2 ). 2. Chiperkennungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschicht (3) aus Aluminium, Chrom, Titan, Palladi­ um oder Gold hergestellt ist.2. Chip detection device according to claim 1, characterized in that the metal layer ( 3 ) made of aluminum, chromium, titanium, palladium or gold. 3. Chiperkennungsvorrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Metallschicht (3) in mindestens zwei diagonal gegen­ überliegenden Bereichen des Chips (1) angebracht ist.3. Chip detection device according to one of claims 1 or 2, characterized in that the metal layer ( 3 ) is attached in at least two diagonally opposite regions of the chip ( 1 ). 4. Chiperkennungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Metallschicht (3) im Randbereich (4, 5) des Chips (1) aufgebracht ist.4. Chip detection device according to one of the preceding claims, characterized in that the metal layer ( 3 ) in the edge region ( 4 , 5 ) of the chip ( 1 ) is applied. 5. Chiperkennungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Muster Inhomogenitäten aufweist.5. Chip detection device according to one of the preceding Expectations,  characterized, that the pattern has inhomogeneities. 6. Verfahren zur Herstellung einer Chiperkennungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Metallschicht (3) unter Nutzung einer Metallmaske auf den Passivierungsüberzug (2) aufgedampft wird.6. A method for producing a chip detection device according to one of the preceding claims, characterized in that the metal layer ( 3 ) is evaporated onto the passivation coating ( 2 ) using a metal mask. 7. Verfahren zur Herstellung einer Chiperkennungsvorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Metallschicht (3) durch Ätzen aus einem von einer pho­ tolithographisch hergestellten Maske teilweise abgedeckten Me­ tallüberzug hergestellt wird.7. A method for producing a chip detection device according to one of claims 1 to 5, characterized in that the metal layer ( 3 ) is produced by etching from a partially covered by a pho tolithographically produced mask Me tallüberzug.
DE1996132116 1996-08-08 1996-08-08 Semiconductor chip identification device Withdrawn DE19632116A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996132116 DE19632116A1 (en) 1996-08-08 1996-08-08 Semiconductor chip identification device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996132116 DE19632116A1 (en) 1996-08-08 1996-08-08 Semiconductor chip identification device

Publications (1)

Publication Number Publication Date
DE19632116A1 true DE19632116A1 (en) 1998-02-12

Family

ID=7802187

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996132116 Withdrawn DE19632116A1 (en) 1996-08-08 1996-08-08 Semiconductor chip identification device

Country Status (1)

Country Link
DE (1) DE19632116A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG114558A1 (en) * 2001-06-27 2005-09-28 Shinko Electric Ind Co Wiring substrate having position information
CN102222601A (en) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 Method for enhancing sharpness of wafer ID
CN108121169A (en) * 2016-11-30 2018-06-05 台湾积体电路制造股份有限公司 The forming method of far ultraviolet alignment mark

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2543651A1 (en) * 1974-09-30 1976-04-15 Hitachi Ltd Integrated circuit semiconductor substrate - has position marks on its surface for contacting of electrode terminals
DE3123031A1 (en) * 1981-06-10 1983-01-05 Siemens AG, 1000 Berlin und 8000 München METHOD FOR LABELING SEMICONDUCTOR CHIPS AND LABELABLE SEMICONDUCTOR CHIP
EP0570971A1 (en) * 1992-05-22 1993-11-24 Sumitomo Electric Industries, Limited Flip-clip-bonding alignment structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2543651A1 (en) * 1974-09-30 1976-04-15 Hitachi Ltd Integrated circuit semiconductor substrate - has position marks on its surface for contacting of electrode terminals
DE3123031A1 (en) * 1981-06-10 1983-01-05 Siemens AG, 1000 Berlin und 8000 München METHOD FOR LABELING SEMICONDUCTOR CHIPS AND LABELABLE SEMICONDUCTOR CHIP
EP0570971A1 (en) * 1992-05-22 1993-11-24 Sumitomo Electric Industries, Limited Flip-clip-bonding alignment structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 5-3243 A. In: Pat. Abstr. of JP,E-138 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG114558A1 (en) * 2001-06-27 2005-09-28 Shinko Electric Ind Co Wiring substrate having position information
CN102222601A (en) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 Method for enhancing sharpness of wafer ID
CN102222601B (en) * 2010-04-14 2016-03-16 中芯国际集成电路制造(上海)有限公司 Strengthen the method for sharpness of wafer ID
CN108121169A (en) * 2016-11-30 2018-06-05 台湾积体电路制造股份有限公司 The forming method of far ultraviolet alignment mark

Similar Documents

Publication Publication Date Title
DE19534480C2 (en) IC card module for the production of an IC card and IC card with an IC card module
DE69912565T2 (en) A semiconductor device
DE4210774B4 (en) A method of aligning a semiconductor chip to be repaired using a repair system and laser repair target for use in this method
DE3817600C2 (en) Method of manufacturing a semiconductor device with a ceramic substrate and an integrated circuit
DE19638666C1 (en) Fuse with a protective layer in an integrated semiconductor circuit and associated manufacturing process
DE2903872C2 (en) Process for the formation of patterns by means of mask vapor deposition technology
DE102008011713A1 (en) Magnetic passive position sensor
DE2553685C2 (en) Method of manufacturing an optical directional coupler
DE19632116A1 (en) Semiconductor chip identification device
EP0308816A1 (en) Process for the production of connection contacts for thin film magnetic heads
EP0066835A2 (en) Method of marking semiconductor chips, and marked semiconductor chip
DE19609399C2 (en) Method for determining crystal orientation in a wafer
WO2017144691A1 (en) Optoelectronic component with a lead frame section
EP3473455B1 (en) Method for manufacturing a transponder for a vehicle tyre
DE19936862C1 (en) Contacting metal conductor tracks of an integrated semiconductor chip
DE3609967A1 (en) CONTROL DISC FOR IMAGE DISPLAY DEVICES
DE3024985A1 (en) SLIDING CLOSURE FOR GIESSPFANNEN O.AE.
EP0992065A1 (en) Film used as a substrate for integrated circuits
DE2004335A1 (en) Variable resistance
DE102004011548B4 (en) Portable data carrier with optical sensor and suitable sensor and method of manufacture
EP0308818A1 (en) Process for producing connection contacts for thin film magnetic heads
DE7026304U (en) SEMICONDUCTOR DISC WITH PREFORMED GOLDEN SOLDERING AREAS
DE3910962C2 (en) switch
EP0058835B1 (en) Semiconductor device and method of producing it
DE10052517A1 (en) Transponder module and method for producing a transponder

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal