DE19612760C2 - Carrier plate and printhead with this carrier plate - Google Patents
Carrier plate and printhead with this carrier plateInfo
- Publication number
- DE19612760C2 DE19612760C2 DE1996112760 DE19612760A DE19612760C2 DE 19612760 C2 DE19612760 C2 DE 19612760C2 DE 1996112760 DE1996112760 DE 1996112760 DE 19612760 A DE19612760 A DE 19612760A DE 19612760 C2 DE19612760 C2 DE 19612760C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- printhead
- approximately
- layers
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/385—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective supply of electric current or selective application of magnetism to a printing or impression-transfer material
- B41J2/39—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective supply of electric current or selective application of magnetism to a printing or impression-transfer material using multi-stylus heads
- B41J2/395—Structure of multi-stylus heads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Beschrieben wird eine mindestens zwölflagige Leiterplatte (12) für einen Druckkopf mit Basismaterialschichten aus einem Kunstharz-Material mit Glasfaserverstärkung. Die Leiterplatte hat eine Länge von mindestens 600 mm. Auf einer Fläche von annähernd einem Quadratzentimeter ist etwa die gleiche Zahl von Durchkontaktierungslöchern vorgesehen, und eine äußere Signallage hat je 10 mm Länge mindestens 30 Anschlüsse für Bondverbindungen zu integrierten Halbleiterbausteinen.An at least twelve-layer printed circuit board (12) for a print head with base material layers made of a synthetic resin material with glass fiber reinforcement is described. The circuit board has a length of at least 600 mm. Approximately the same number of plated-through holes are provided on an area of approximately one square centimeter, and an external signal layer has at least 30 connections for bond connections to integrated semiconductor components, each 10 mm long.
Description
Die Erfindung betrifft einen Druckkopf mit einer Leiter platte für den elektrischen Verbindungsaufbau zum Verbinden elektronischer Bauelemente.The invention relates to a printhead with a ladder plate for the electrical connection to connect electronic components.
Eine solche Leiterplatte wird z. B. in einem Druckkopf für eine elektrografische Druckeinrichtung eingesetzt, wie er in der europäischen Patentanmeldung 95 107 809.6 beschrieben ist. An die Leiterplatte werden technologisch sehr hohe Anforderungen gestellt, wie z. B. hinsichtlich der Länge der Verbindungen von etwa 70 mm, der Vielzahl von Bondverbin dungen, die von der Leiterplatte zu den elektronischen Bau elementen verlaufen, und hinsichtlich der hohen Datenraten bis in den Megahertzbereich, mit denen Signale über den elektrischen Verbindungsaufbau übertragen werden.Such a circuit board is z. B. in a printhead for an electrographic printing device used, as in European patent application 95 107 809.6 is. Technologically, the circuit board is very high Requirements, such as B. in terms of the length of the Connections of about 70 mm, the large number of bond connections uses from the circuit board to the electronic construction elements run, and in terms of high data rates down to the megahertz range with which signals can be transmitted via the electrical connection establishment are transmitted.
Die Leiterplatte des bekannten Druckkopfes ist jedoch in der genannten europäischen Patentanmeldung nicht erläutert.The circuit board of the known printhead is in the mentioned European patent application not explained.
Aus der US-Patentschrift 4,821,051 ist der Einsatz von Kera mik als Basismaterial für die Leiterplatte bekannt. Das Verwenden dieses Trägermaterials führt jedoch zu einem technologisch aufwendigen Herstellungsprozeß der Leiter platte.The use of Kera is known from US Pat. No. 4,821,051 Mik known as the base material for the circuit board. The However, using this backing leads to one technologically complex manufacturing process of the ladder plate.
Im Aufsatz "Hochlagige Multilayer" von H. Brösamle in der Funkschau 1/1982 auf den Seiten 49 ff. werden die Probleme bei der Fertigung von Mehrlagenleiterplatten erläutert. Bisher wurden aufgrund der in diesem Artikel genannten Pro bleme bei dieser Weiterentwicklung der heute in großem Umfang eingesetzten zweilagigen durchkontaktierten Leiterplatten, die meist glasfaserverstärktes Basismaterial aus Kunstharz enthalten, die Anforderungen an die Leiterplatte für einen Druckkopf nicht erfüllt. Bisher konnten diese Anforderungen nur durch Leiterplatten in Keramik-Mehrschichttechnologie erfüllt werden. Diese Technologie ist jedoch, wie bereits erwähnt, technologisch sehr aufwendig.In the essay "Hochlageige Multilayer" by H. Brösamle in the Funkschau 1/1982 on pages 49 ff. Are the problems explained in the production of multilayer printed circuit boards. So far, due to the Pro bleme with this further development of today on a large scale used two-layer plated-through circuit boards, the mostly glass fiber reinforced base material made of synthetic resin included, the requirements for the circuit board for one Print head not met. So far, these requirements only with circuit boards in ceramic multilayer technology be fulfilled. However, this technology is, as already mentioned, technologically very complex.
Aufgabe der Erfindung ist es, einen Druckkopf anzugeben, der einfacher und kostengünstiger herzustellen ist und die genannten Anforderungen erfüllt.The object of the invention is a Specify printhead that is easier and cheaper is to be produced and meets the requirements mentioned.
Diese Aufgabe wird durch einen Druckkopf mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.This task is accomplished by a printhead with the features of claim 1 solved. Advantageous further developments are in specified in the subclaims.
Die Erfindung geht von der Erkenntnis aus, daß eine technolo gisch einfach herzustellende Leiterplatte auf erprobten Technologien aufbauen muß. Auch dürfen nur technologisch einfach herzustellende und zu bearbeitende Materialien eingesetzt werden. Deshalb wird bei der Erfindung eine Leiter platte mit mindestens zwölf übereinanderliegenden Lagen und Basismaterialschichten aus einem Kunstharz-Material mit Glasfaserverstärkung verwendet. Dieses herkömmliche Material kann einfach verarbeitet werden und ermöglicht im Gegensatz zur Keramik-Mehrschichttechnolo gie einen wirtschaftlichen Herstellprozeß. Durch das Verwen den der Mehrlagentechnologie kann auf eine bekannte Technolo gie zurückgegriffen werden. Insbesondere werden die einzelnen Basismaterialschichten der Leiterplatte beim Herstellungsprozeß mit Hilfe von Stiften, die durch Bohrungen entlang der jeweiligen Basismaterialschicht geführt werden, lagegenau justiert. Außerdem werden beim Aufbringen der Strukturen auf die Basismaterialschichten Toleranzen, die bei späteren Herstellungsprozessen der Leiterplatte entstehen, bereits eingerechnet. Das betrifft z. B. eine Längenänderung der Leiterplatte beim späteren Löten von etwa 200 µm auf 600 mm.The invention is based on the knowledge that a technolo Easy to manufacture circuit board on proven Must build technologies. Also only allowed to be technological materials that are easy to manufacture and process are used become. Therefore, a ladder in the invention plate with at least twelve layers and base material layers on top of each other a synthetic resin material with glass fiber reinforcement. This conventional material is easy to process and enables in contrast to the ceramic multilayer technology gie an economical manufacturing process. By using it the multi-layer technology can be applied to a known technology be used. In particular, the individual Base material layers of the circuit board in the manufacturing process using Pins through holes along the respective base material layer be guided, adjusted precisely. In addition, at Applying the structures to the base material layers tolerances that later manufacturing processes of the printed circuit board arise, already included. This affects e.g. B. a change in length the PCB during later soldering from about 200 µm to 600 mm.
Die Erfindung geht weiterhin von der Erkenntnis aus, daß sich Toleranzen auf der Leiterplatte besser einhalten lassen, wenn die Leiterplatte im wesentlichen symmetrisch aufgebaut ist. Durch den symmetrischen Aufbau wird gewährleistet, daß sich die Leiterplatte nicht in eine zufällige Richtung verwindet oder verwölbt, da sich aufgrund der Symmetrie Kräfte in entgegengesetzte Richtungen bilden können, die sich aufheben. Zum Erzielen der Symmetrie hat jede Lage einen prinzipiell gleichen Aufbau. Jede Basismaterialschicht hat auf der einen Seite als Si gnallage eine Leiterbahnstruktur und auf der anderen Seite ist sie vollflächig mit elektrisch leitendem Material verse hen, so daß eine Potentiallage gebildet wird. Außerdem haben zumindest die innen liegenden Signallagen im wesent lichen die gleiche Masse an leitendem Material, wobei das leitende Material im wesentlichen gleichmäßig über die gesam te Fläche einer Lage verteilt ist, so daß ein symmetrischer Aufbau erzielt wird. Durch die angegebene Abfolge von Signal lagen und Potentiallagen ist außerdem gewährleistet, daß eine hohe Abschirmung zwischen den einzelnen Signallagen gewährleistet ist, so daß Signale mit hohen Frequenzen, die weit im Megahertzbereich liegen, übertragen werden können.The invention is further based on the knowledge that Better maintain tolerances on the PCB, if the circuit board is constructed essentially symmetrically. The symmetrical structure ensures that the circuit board does not twist in a random direction or warped, because of the symmetry forces in can form opposite directions that cancel each other out. To achieve symmetry, each layer has one in principle same structure. Each base material layer has on one side as Si a layer and on the other side it is fully verse with electrically conductive material hen so that a potential layer is formed. Also have at least essentially the internal signal layers Lichen the same mass of conductive material, the conductive material essentially evenly over the whole te area of a layer is distributed so that a symmetrical Structure is achieved. By the specified sequence of signals positions and potential positions is also guaranteed that a high shielding between the individual signal layers guaranteed is so that signals with high frequencies that are far in Megahertz range, can be transmitted.
Da die Leiterplatte eine Vielzahl von Durchkontaktierungslö chern enthalten muß, durch die die Leiterbahnstrukturen der inneren Signallagen auf eine der äußersten Signallagen ge führt werden, entstehen durch die Durchkontaktierungslöcher Ungleichmäßigkeiten innerhalb der Leiterplatte. Durch eine gleichmäßige Verteilung der Durchkontaktierungslöcher auf der Leiterplatte kann erreicht werden, daß sich die Ungleichmä ßigkeiten nicht zu stark auf eine Verwölbung oder Verwindung der Trägerplatte auswirken. Je Fläche von annähernd einem Quadratzentimeter ist deshalb bei der Erfindung etwa die gleiche Anzahl von Durchkontaktierungslöchern vorgesehen.Since the printed circuit board has a large number of plated-through holes must contain through which the conductor track structures of inner signal layers to one of the outermost signal layers lead through the via holes Irregularities within the circuit board. By a uniform distribution of the via holes on the Printed circuit board can be achieved that the uneven not too much on warping or warping of the support plate. Approximately one per area Square centimeters is therefore about the invention same number of via holes provided.
Bei der Erfindung hat die Leiterplatte eine Länge von minde stens 400 mm, so daß lediglich eine einzige Leiterplatte angefertigt werden muß und Maßnahmen zum Verbinden mehrerer Leiterplatten entfallen können. Über die gesamte Länge der Leiterplatte sind auf einer der äußeren Signallagen je 10 mm Länge mindestens 30 Anschlüsse für Bondverbindungen vorgese hen, so daß die geforderte hohe Anzahl von elektrischen Verbindungen durch Bonden hergestellt werden kann.In the invention, the circuit board has a length of min at least 400 mm, so that only a single circuit board must be made and measures to connect several Printed circuit boards can be omitted. Over the entire length of the PCB are on one of the outer signal layers 10 mm each Length at least 30 connections provided for bond connections hen, so that the required high number of electrical Connections can be made by bonding.
In einem Ausführungsbeispiel sind die Basismaterialschichten aus Standard-FR4- Material hergestellt. Da dieses Material technologisch ein fach herzustellen ist und leicht bearbeitet werden kann, wird der gesamte Herstellungsprozeß der Leiterplatte einfach im Vergleich zu Keramik-Trägerplatten. Die einzelnen Lagen der Leiterplatte werden bei der Erfindung mit Hilfe von Zwischen schichten in einem Preßvorgang verklebt. Die hohen Toleranz anforderungen und die Länge der Leiterplatte erfordern eine abgestimmte Auswahl der Zwischenschichten hinsichtlich des Harzflusses, des Harzgehaltes sowie der Gelierzeit. In one embodiment, the base material layers are made of standard FR4 Material made. Because this material is technologically a is easy to manufacture and can be edited the entire manufacturing process of the circuit board is simple Comparison to ceramic carrier plates. The individual layers of the Circuit board are in the invention with the help of intermediate layers glued in one pressing process. The high tolerance requirements and the length of the circuit board require a coordinated selection of the intermediate layers with regard to the Resin flow, resin content and gel time.
Hat die Leiterplatte in einem weiteren Ausführungsbeispiel eine mittige Aussparung und sind die Leiterbahnstrukturen der Signallagen im wesentlichen symmetrisch zur Mittelachse der Aussparung angeordnet, so liegt eine weitere Symmetrieachse vor und die Neigung der Leiterplatte zum Verwinden und Ver wölben wird weiter verringert.Has the circuit board in another embodiment a central recess and are the conductor track structures of the Signal positions essentially symmetrical to the central axis of the Recess arranged, so there is another axis of symmetry in front and the inclination of the circuit board to twist and ver arching is further reduced.
Der Druckkopf enthält die Leiter platte mit den oben erläuterten Merkmalen. Da sich die Leiterplatte technologisch einfach herstellen läßt, bleibt auch der technologische Aufwand für den gesamten Druckkopf gering.The print head contains the conductors plate with the features explained above. Since the Technologically simple circuit board production also remains the technological effort for the entire printhead is low.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen beschrieben. Dabei zeigen:Exemplary embodiments of the invention are described below of the drawings. Show:
Fig. 1 eine perspektivische Darstellung ei nes Druckkopfes mit einer Leiter platte, Fig. 1 a perspective view of plate-ei nes print head with a ladder,
Fig. 2 die Leiterplatte in Draufsicht, Fig. 2 shows the printed circuit board in plan view,
Fig. 3 einen Ausschnitt aus der Leiterplatte in Draufsicht, und Fig. 3 shows a detail of the circuit board in plan view, and
Fig. 4 eine schematische Darstellung eines Querschnittes durch die Leiterplatte. Fig. 4 is a schematic representation of a cross section through the circuit board.
Fig. 1 zeigt in einem Teil a eine perspektivische Darstel lung eines Druckkopfes 10, der eine mehrlagige Leiterplatte 12 enthält. Der Druckkopf 10 wird in einem elektrografischen LED-Drucker zum Belichten einer Fotoleitertrommel verwendet. Beim Druck einer Zeile eines Druckbildes wird für jeden Bildpunkt der Zeile eine lichtemittierende Diode (LED) angesteuert. Üblicherweise ist die Druckdichte der Bildpunkte so hoch, daß mehrere Tausend Leuchtdioden nebeneinander in einer Diodenzeile 14 angeordnet sind. Zum Ansteuern der einzelnen Leuchtdioden der Diodenzeile 14 befinden sich beidseitig der Diodenzeile 14 Ansteuerschaltkreise 16. Die Diodenzeile 14 und die Ansteuerschaltkreise 16 sind mit leitfähigem Kleber auf einen massiven Träger 18 aufgeklebt, der gleichzeitig Massepotential führt. Fig. 1 shows in part a a perspective presen- tation of a printhead 10 , which contains a multi-layer circuit board 12 . Printhead 10 is used in an electrographic LED printer to expose a photoconductor drum. When printing a line of a printed image, a light-emitting diode (LED) is activated for each pixel of the line. The printing density of the pixels is usually so high that several thousand light-emitting diodes are arranged next to one another in a diode row 14 . To control the individual light-emitting diodes of the diode row 14 there are control circuits 16 on both sides of the diode row 14 . The diode array 14 and the control circuits 16 are glued to a solid carrier 18 with conductive adhesive, which at the same time carries ground potential.
Ein Ausschnitt des Druckkopfes 10 ist in einem Teil b der Fig. 1 dargestellt. Der Träger 18 hat in Längsrichtung beidseitig Aussparungen, in denen zwei L-förmige Stromschie nen 20 zum Führen eines positiven Potentials angeordnet sind. Auf diesen Stromschienen liegt die Leiterplatte 12 derart auf, daß die Diodenzeile 14 und die Ansteuerschaltkreise 16 in einer mittigen Aussparung der Leiterplatte 12 angeordnet sind.A section of the print head 10 is shown in part b of FIG. 1. The carrier 18 has recesses in the longitudinal direction on both sides, in which two L-shaped busbars 20 are arranged for carrying a positive potential. The printed circuit board 12 rests on these busbars in such a way that the diode array 14 and the control circuits 16 are arranged in a central recess in the printed circuit board 12 .
Von einer nicht dargestellten zentralen Druckersteuerung werden Bildinformationen für jeden Bildpunkt einer Zeile über ein Flachbandkabel 22 zum Druckkopf 10 übertragen. Diese Bildinformationen werden auf der Trägerplatte 12 aufbereitet und zu den Ansteuerschaltkreisen 16 übertragen.Image information for each pixel of a line is transmitted from a central printer control (not shown) to the print head 10 via a ribbon cable 22 . This image information is processed on the carrier plate 12 and transmitted to the control circuits 16 .
Fig. 2 zeigt die Leiterplatte 12 in Draufsicht. Die Leiter platte 12 hat eine Länge L von 600 mm. Die genaue Länge hängt von der maximalen Breite eines zu bedruckenden Trägermateri als ab. Die Leiterplatte 12 hat eine Breite BR von etwa 56 mm. In Randbereichen der Leiterplatte 12 sind Bohrungen 24 vorhanden, durch die die Leiterplatte 12 beim Herstellungs prozeß genau fixiert werden kann, wobei auch die einzelnen Lagen der Leiterplatte 12 exakt zueinander ausgerichtet werden. Fig. 2 shows the circuit board 12 in plan view. The circuit board 12 has a length L of 600 mm. The exact length depends on the maximum width of a substrate to be printed. The printed circuit board 12 has a width BR of approximately 56 mm. In peripheral areas of the circuit board 12, bores 24 are provided through which the circuit board 12 in the manufacturing process can be accurately fixed, whereby the individual layers of the circuit board are aligned exactly 12th
Fig. 3 zeigt einen Ausschnitt aus einer Längshälfte der Leiterplatte 12 in Draufsicht, so daß eine äußere Signallage 30 zu erkennen ist. Die auf der Signallage 30 aufgebrachte Leiterstruktur wiederholt sich in Längsrichtung der Leiter platte 12 in regelmäßigen Abständen im wesentlichen, so daß der Ausschnitt der Leiterplatte 12 in aufeinanderfolgende streifenförmige Abschnitte A bis D unterteilt wird. Einer der Abschnitte A bis D hat etwa eine Breite von 5 mm. Auf einer Längeneinheit LE von je 10 mm sind auf einer Längshälfte der Leiterplatte wie in Fig. 3 gezeigt etwa 30 Durchkontaktie rungen DK vorgesehen. Fig. 3 shows a section of a longitudinal half of the circuit board 12 in plan view, so that an outer signal layer 30 can be seen. The applied on signal layer 30 conductor pattern repeats in the longitudinal direction of the circuit board 12 substantially, so that the cutout of the circuit board 12 is divided into successive strip-like sections A to D at regular intervals. One of the sections A to D has a width of approximately 5 mm. On a length unit LE of 10 mm each, about 30 through contacts DK are provided on a longitudinal half of the circuit board as shown in FIG. 3.
Eine Durchkontaktierung wird aus mindestens zwei Durchkontak tierungsinseln DKI aus flächigem Kupfermaterial gebildet, die über eine jeweilige durch sämtliche Lagen der Leiterplatte 12 verlaufende Durchgangsbohrung in der Weise verbunden sind, daß eine in einem Galvanisierungsprozeß abgelagerte Metall schicht eine Verbindung zwischen Durchkontaktierungsinseln DKI auf verschiedenen Lagen der Leiterplatte 12 herstellt. Die Durchkontaktierungsinseln DKI haben eine Breite von ungefähr 550 µm. Die Durchkontaktierungslöcher haben einen Durchmesser von 250 µm und sind annähernd auf einer Sägezahn kurve angeordnet, wobei benachbarte Durchkontaktierungslöcher auf der Sägezahnkurve etwa den gleichen Abstand zueinander haben. Durch diese Anordnung der Durchkontaktierungen DK ist gewährleistet, daß die Durchkontaktierungen DK gleichmäßig auf der Leiterplatte 12 verteilt sind, so daß Verwölbungen und Verwindungen der Leiterplatte 12 aufgrund der Durchkon taktierungen DK auf ein Mindestmaß beschränkt sind. Außerdem vereinfacht sich die Leiterbahnführung wie unten erläutert wesentlich.A via is formed from at least two through-contact islands DKI made of flat copper material, which are connected via a respective through hole running through all layers of the printed circuit board 12 in such a way that a metal layer deposited in a galvanizing process connects a connection between via islands DKI on different layers of the printed circuit board 12 produces. The via islands DKI have a width of approximately 550 µm. The via holes have a diameter of 250 μm and are arranged approximately on a sawtooth curve, with adjacent via holes on the sawtooth curve being approximately the same distance apart. This arrangement of the plated-through holes DK ensures that the plated-through holes DK are evenly distributed on the printed circuit board 12 , so that warping and twisting of the printed circuit board 12 are limited to a minimum due to the plated-through contacts DK. In addition, the conductor track routing is significantly simplified as explained below.
Am oberen Rand des in Fig. 3 gezeigten Ausschnitts der Lei terplatte 12 befinden sich eine Vielzahl von Bondinseln BI. Je Längeneinheit LE von 10 mm sind etwa 30 Bondinseln BI in einer Reihe angeordnet. Von den Bondinseln BI werden Bondver bindungen zu den Anschlüssen der Ansteuerschaltkreise 16 durch Ultraschallbonden in einem späteren Verarbeitungsschritt hergestellt. Eine Bondinsel hat eine Breite von etwa 150 µm und der Abstand zwischen zwei benachbarten Bondverbin dungen beträgt etwa 250 bis 300 µm.At the upper edge of the section of Lei terplatte 12 shown in Fig. 3 are a plurality of bonding pads BI. About 30 bond pads BI are arranged in a row per unit length LE of 10 mm. From the bonding pads BI, bond connections to the connections of the control circuits 16 are produced by ultrasound bonding in a later processing step. A bond island has a width of approximately 150 µm and the distance between two adjacent bond connections is approximately 250 to 300 µm.
Von den Durchkontaktierungen DK verlaufen Leiterzüge LZ zu den Bondinseln BI, so daß eine elektrische Verbindung ent steht. Die Leiterzüge LZ verlaufen dabei im wesentlichen parallel zueinander. Somit führt eine elektrische Verbindung von einer Bondinsel BI über einen Leiterzug LZ zu einer Durchkontaktierungsinsel DKI der Signallage 30, von dort zu einer Durchkontaktierungsinsel DKI einer inneren Signallage und von dieser in Längsrichtung zu einem Ende der Leiter platte 12.Conductors LZ run from the plated-through holes DK to the bond pads BI, so that an electrical connection is created. The conductor tracks LZ run essentially parallel to one another. An electrical connection thus leads from a bonding island BI via a conductor line LZ to a through-contact island DKI of the signal layer 30 , from there to a through-contact island DKI of an inner signal layer and from there in the longitudinal direction to one end of the printed circuit board 12 .
Auf der Signallage 30 befinden sich außerdem kreuzförmige und linienartige Markierungen M, die beim Fertigungsprozeß ver wendet werden. Am unteren Rand des in der Fig. 3 gezeigten Ausschnitts der Leiterplatte 12 befinden sich Kontaktflächen KFR zum Anschluß von Widerständen und Kontaktflächen KFC zum Anschließen von Kondensatoren.On the signal layer 30 there are also cross-shaped and line-like markings M, which are used ver in the manufacturing process. At the lower edge of the section of the printed circuit board 12 shown in FIG. 3 there are contact areas KFR for connecting resistors and contact areas KFC for connecting capacitors.
Fig. 4 zeigt eine schematische Darstellung eines Querschnit tes durch die Leiterplatte 12. Die Leiterplatte 12 enthält sechs Lagen Basismaterial 40 bis 50 aus Standard-FR-4-Material, die jeweils eine Dicke von 100 µm haben. Auf der Oberseite der Lage 40, 42, 44, 46, 48 bzw. 50 ist jeweils eine Signallage aus Kupfermaterial 30, 52, 54, 56, 58 bzw. 60 aufgebracht. An der Unterseite der Lage 40, 42, 44, 46, 48 bzw. 50 ist je weils eine Potentiallage 70, 72, 74, 76, 78 bzw. 80 aus im wesentlichen vollflächigem Kupfermaterial aufgebracht. Die Signallagen 52 bis 60 und die Potentiallagen 70 bis 78 haben jeweils eine Dicke von 350 µm. Die äußere Signallage 30 und die äußere Potentiallage 80 haben jeweils eine Dicke von 150 µm und werden erst auf die Lage 40 bzw. die Lage 50 auflamel liert, wenn die Lagen 40 bis 50 bereits verpreßt sind. Fig. 4 is a schematic illustration showing a Querschnit tes by the circuit board 12. The circuit board 12 contains six layers of base material 40 to 50 made of standard FR-4 material, each having a thickness of 100 microns. A signal layer made of copper material 30 , 52 , 54 , 56 , 58 and 60 is applied to the top of the layers 40 , 42 , 44 , 46 , 48 and 50 , respectively. On the underside of the layer 40 , 42 , 44 , 46 , 48 and 50 , a respective potential layer 70 , 72 , 74 , 76 , 78 and 80 made of essentially full-surface copper material is applied. The signal layers 52 to 60 and the potential layers 70 to 78 each have a thickness of 350 μm. The outer signal layer 30 and the outer potential layer 80 each have a thickness of 150 μm and are laminated onto the layer 40 or the layer 50 only when the layers 40 to 50 have already been pressed.
Die Signallagen 52 bis 60 enthalten jeweils eine Leiterbahn struktur aus einzelnen Signalleitungen. Die Potentiallagen 70 bis 80 führen in dieser Reihenfolge abwechselnd positives Potential und Massepotential. Dadurch sind Leiterbahnen der inneren Signallagen 52 bis 60 abgeschirmt. Diese Leiterbahnen verlaufen im wesentlichen in Längsrichtung der Leiterplatte 12 und haben eine Breite von 100 µm. Zwischen zwei Leiterbah nen einer Signallage 52 bis 60 kann ebenfalls ein isolierter Streifen aus Kupfermaterial vorhanden sein, der auch Leiter bahnen einer Signallage 52 bis 60 voneinander abschirmt.The signal layers 52 to 60 each contain a conductor track structure made up of individual signal lines. The potential positions 70 to 80 lead alternately positive potential and ground potential in this order. As a result, conductor tracks of the inner signal layers 52 to 60 are shielded. These conductor tracks run essentially in the longitudinal direction of the printed circuit board 12 and have a width of 100 μm. An insulated strip of copper material may also be present between two conductor tracks of a signal layer 52 to 60 , which also shields conductor tracks of a signal layer 52 to 60 from one another.
Beim Verpressen der Lagen 40 bis 50 werden zwischen zwei benachbarte Lagen 40 bis 50 jeweils zwei Lagen aus Zwischen schichten 90 bis 108 angeordnet, die jeweils eine Dicke von ungefähr 63 µm haben. Diese Zwischenschichten sind auch unter dem Namen "Prepreg" bekannt. Die Zwischenschichten 90 bis 108 bestehen aus einem standardisierten Material, dessen Daten im Rohzustand und im verpreßten Zustand in einem Datenblatt mit der Bezeichnung 1080 angegeben sind.When pressing the layers 40 to 50 , two layers of intermediate layers 90 to 108 are arranged between two adjacent layers 40 to 50, each having a thickness of approximately 63 microns. These intermediate layers are also known under the name "prepreg". The intermediate layers 90 to 108 consist of a standardized material, the raw and compressed data of which are given in a data sheet with the designation 1080.
Insgesamt hat die Leiterplatte 12 eine Dicke von 1,61 mm. Die Dicke der Leiterplatte 12 hat einen wesentlichen Einfluß auf den Wellenwiderstand der einzelnen elektrischen Verbindungs leitungen auf bzw. innerhalb der Leiterplatte 12 in den Signallagen. Durch Verwenden eines anderen Materials für die Lagen 40 bis 50 oder durch eine Variation der Dickenverhält nisse in der Leiterplatte 12 können andere Wellenwiderstände erzielt werden.Overall, the circuit board 12 has a thickness of 1.61 mm. The thickness of the circuit board 12 has a significant influence on the characteristic impedance of the individual electrical connection lines on or within the circuit board 12 in the signal layers. Other wave resistances can be achieved by using a different material for the layers 40 to 50 or by varying the thickness ratios in the printed circuit board 12 .
Auf der Leiterplatte 12 werden z. B. über 3000 Bondverbindun gen angebracht, wobei beim Bonden über die gesamte Länge eine Toleranz von 50 µm nicht überschritten wird.On the circuit board 12 z. B. attached over 3000 bond connections gene, with a tolerance of 50 microns is not exceeded during bonding over the entire length.
Claims (8)
einer Vielzahl von in mindestens einer Reihe angeordneten steuerbaren Lichtquellen (14),
entlang der Reihe angeordneten Steuermitteln (16) zur Steuerung der Lichtquellen (14) gemäß einer jeweiligen Vorgabe,
einer Steuerung zum Erzeugen der Vorgaben gemäß einem zu druckenden Druckbild,
und mit einer Leiterplatte (12) für den elektrischen Verbindungsaufbau zum Verbinden der Steuerung und der Steuermittel (16),
dadurch gekennzeichnet, daß
die Leiterplatte (12) mindestens zwölflagig ist und die Basismaterialschichten (40 bis 50) aus einem Kunstharz-Mater ial mit Glasfaserverstärkung sind,
wobei jede Basismaterialschichten (40 bis 50) auf einer Seite als Signal lage (30, 52 bis 60) eine Leiterbahnstruktur aus elek trisch leitendem Material mit Durchkontaktierungslöchern hat und auf der anderen Seite als Potentiallage (70 bis 80) im wesentlichen vollflächig mit elektrisch leitendem Material versehen ist,
zumindest jede innen liegende Signallage (52 bis 60) im wesentlichen die gleiche Masse an leitendem Material im wesentlichen gleichmäßig über ihre gesamte Fläche verteilt enthält,
je Fläche von annähernd einem Quadratzentimeter etwa die gleiche Zahl von Durchkontaktierungslöchern vorgesehen ist,
die Leiterplatte (12) eine Länge (L) von mindestens 400 mm hat,
und wobei eine der äußeren Signallagen (30) je 10 mm Länge mindestens 30 Anschlüsse (BI) für Bondverbindungen zu den Steuermitteln (16) hat. 1. Print head ( 10 ) for an electrographic printer or copier with
a plurality of controllable light sources ( 14 ) arranged in at least one row,
control means ( 16 ) arranged along the row for controlling the light sources ( 14 ) according to a respective specification,
a controller for generating the specifications according to a print image to be printed,
and with a printed circuit board ( 12 ) for the electrical connection establishment for connecting the control and the control means ( 16 ),
characterized in that
the printed circuit board ( 12 ) has at least twelve layers and the base material layers ( 40 to 50 ) are made of a synthetic resin material with glass fiber reinforcement,
wherein each base material layers ( 40 to 50 ) on one side as a signal layer ( 30 , 52 to 60 ) has a conductor track structure made of electrically conductive material with through-holes and on the other side as a potential layer ( 70 to 80 ) essentially over the entire area with electrically conductive material is provided
at least each internal signal layer ( 52 to 60 ) contains essentially the same mass of conductive material, essentially uniformly distributed over its entire area,
approximately the same number of via holes is provided per area of approximately one square centimeter,
the printed circuit board ( 12 ) has a length (L) of at least 400 mm,
and wherein one of the outer signal layers ( 30 ), each 10 mm long, has at least 30 connections (BI) for bond connections to the control means ( 16 ).
und daß die Leiterbahnstruktur der Signallagen (30, 52 bis 60) im wesentlichen symmetrisch zur Mittelachse der Aussparung angeordnet ist.6. Printhead ( 10 ) according to one of the preceding claims, characterized in that the printed circuit board ( 12 ) has a width (BR) of approximately 50 mm with a central recess,
and that the conductor track structure of the signal layers ( 30 , 52 to 60 ) is arranged essentially symmetrically to the central axis of the recess.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996112760 DE19612760C2 (en) | 1996-03-29 | 1996-03-29 | Carrier plate and printhead with this carrier plate |
| BE9700198A BE1011673A4 (en) | 1996-03-29 | 1997-03-06 | Plate support and print head associated with this support plate. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996112760 DE19612760C2 (en) | 1996-03-29 | 1996-03-29 | Carrier plate and printhead with this carrier plate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19612760A1 DE19612760A1 (en) | 1997-10-02 |
| DE19612760C2 true DE19612760C2 (en) | 2002-01-10 |
Family
ID=7789994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1996112760 Expired - Fee Related DE19612760C2 (en) | 1996-03-29 | 1996-03-29 | Carrier plate and printhead with this carrier plate |
Country Status (2)
| Country | Link |
|---|---|
| BE (1) | BE1011673A4 (en) |
| DE (1) | DE19612760C2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6616271B2 (en) * | 1999-10-19 | 2003-09-09 | Silverbrook Research Pty Ltd | Adhesive-based ink jet print head assembly |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE7115430U (en) * | 1971-04-22 | 1972-08-10 | Dinnebier Kg | Light element with integrated wiring |
| US4821051A (en) * | 1988-09-01 | 1989-04-11 | Eastman Kodak Company | Optical printhead having thermal expansion stress relief |
| US5373114A (en) * | 1992-05-08 | 1994-12-13 | Stanley Electric Co., Ltd. | Circuit substrate |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2542556A3 (en) * | 1983-12-28 | 1984-09-14 | Ibm | Circuit for wiring a printed-circuit board for a personal computer |
| US4984035A (en) * | 1984-11-26 | 1991-01-08 | Hitachi Cable, Ltd. | Monolithic light emitting diode array |
| US5307089A (en) * | 1989-08-07 | 1994-04-26 | Sanyo Electric Co., Ltd. | Optical printing head |
| JP2739726B2 (en) * | 1990-09-27 | 1998-04-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | Multilayer printed circuit board |
| JPH05230240A (en) * | 1991-08-09 | 1993-09-07 | Matsushita Electric Works Ltd | Production of prepreg |
| US5335002A (en) * | 1991-09-30 | 1994-08-02 | Rohm Co., Ltd. | Printing head and printer incorporating the same |
-
1996
- 1996-03-29 DE DE1996112760 patent/DE19612760C2/en not_active Expired - Fee Related
-
1997
- 1997-03-06 BE BE9700198A patent/BE1011673A4/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE7115430U (en) * | 1971-04-22 | 1972-08-10 | Dinnebier Kg | Light element with integrated wiring |
| US4821051A (en) * | 1988-09-01 | 1989-04-11 | Eastman Kodak Company | Optical printhead having thermal expansion stress relief |
| US5373114A (en) * | 1992-05-08 | 1994-12-13 | Stanley Electric Co., Ltd. | Circuit substrate |
Non-Patent Citations (1)
| Title |
|---|
| BRÖSAMLE, Hans: Hochlagige Multilayer, In: Funkschau, Heft 1, 1982, S. 49-52 * |
Also Published As
| Publication number | Publication date |
|---|---|
| BE1011673A4 (en) | 1999-12-07 |
| DE19612760A1 (en) | 1997-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69725689T2 (en) | Printed circuit board and electronic components | |
| DE69200500T2 (en) | Tiered multi-layer connector plate and manufacturing methods. | |
| DE3020196C2 (en) | Multilevel printed circuit board and process for its manufacture | |
| DE69302400T2 (en) | TEST ARRANGEMENT WITH FILM ADAPTER FOR PCB | |
| DE602004009135T2 (en) | Ink jet printer, ink jet head and ink jet head manufacturing process | |
| DE112005000014T5 (en) | Inner conductor connection structure and multi-layer substrate | |
| DE3829153A1 (en) | SYSTEM FOR ARRANGING ELECTRONIC COMPONENTS | |
| DE19734794A1 (en) | Wiring part and lead frame with the wiring part | |
| DE2843710A1 (en) | MULTI-LAYER FLEXIBLE CIRCUIT BOARD ARRANGEMENT AND METHOD OF MANUFACTURING IT | |
| DE19627663C2 (en) | Hybrid printed circuit board | |
| DE69723801T2 (en) | Manufacturing process of a contact grid semiconductor package | |
| DE69637246T2 (en) | PCB FOR MOUNTING ELECTRONIC COMPONENTS | |
| EP0535491B1 (en) | Process for producing electrically conductive connections or printed circuit boards | |
| DE4341867A1 (en) | Micro-assemblies printed mounting and assembly connectors printing method - involves pressing micro-components against connection areas on substrate to expand connecting material layers on these areas | |
| DE3939647A1 (en) | CARRIER SUBSTRATE AND METHOD FOR PRODUCING THE CARRIER SUBSTRATE | |
| DE69127351T2 (en) | Electrical circuit | |
| DE3245272A1 (en) | Method for producing miniaturised thick-film and thin-film circuits | |
| DE3445690C2 (en) | Process for the production of a carrier plate for a printed circuit | |
| DE3512237A1 (en) | MULTILAYER FLEXIBLE CIRCUIT ARRANGEMENT WITH CONNECTING DEVICES BETWEEN THE LAYERS | |
| DE19612760C2 (en) | Carrier plate and printhead with this carrier plate | |
| DE1943933A1 (en) | Printed circuit | |
| EP0006444B1 (en) | Multi-layer dielectric substrate | |
| DE69723001T2 (en) | Printed circuit board and process for its manufacture | |
| DE102018212310A1 (en) | Heterogeneous printed circuit board and method for producing a heterogeneous printed circuit board | |
| DE69836860T2 (en) | HIGH FREQUENCY LADDER PLATE ASSEMBLY WITH IMPROVED SIGNAL TRANSMISSION QUALITY |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |