DE19610090C1 - Information communications system for micro-chips between individual elements in internal and external buses - Google Patents
Information communications system for micro-chips between individual elements in internal and external busesInfo
- Publication number
- DE19610090C1 DE19610090C1 DE1996110090 DE19610090A DE19610090C1 DE 19610090 C1 DE19610090 C1 DE 19610090C1 DE 1996110090 DE1996110090 DE 1996110090 DE 19610090 A DE19610090 A DE 19610090A DE 19610090 C1 DE19610090 C1 DE 19610090C1
- Authority
- DE
- Germany
- Prior art keywords
- station
- evaluation
- transmission
- level
- information transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
Description
Die Erfindung betrifft ein Informationsübertragungssystem, bestehend aus mindestens zwei Stationen, insbesondere aus ei ner Station und einer Gegenstation, die jeweils eine Sende- /Empfangseinrichtung enthalten, die über eine zugeordnete Schnittstellenschaltung mit mindestens einer Pegelverarbei tungsschaltung mittels denen stationszugeordnete Übertra gungssignale zur Gegenstation und gegenstationszugeordnete Übertragungssignale zur Station übertragbar sind, miteinander in Verbindung stehen. The invention relates to an information transmission system, consisting of at least two stations, especially egg station and a remote station, each with a transmission / Receiving device, which have an associated Interface circuit with at least one level processing circuit by means of which station-assigned transmissions supply signals to the remote station and assigned to the remote station Transmission signals can be transmitted to the station with each other keep in touch.
Ein derartiges Informationsübertragungssystem ist aus der Druckschrift DE-OS 42 04 241 bekannt, in dem ein Verfahren zur bidirektionalen drahtlosen Übertragung von Daten zwischen ei ner Tastatur und einem zugeordneten Rechner sowie einer Schal tung zur Durchführung dieses Verfahrens beschrieben ist. Dabei stellen z. B. der Rechner die Station und die Tastatur die Ge genstation dar. Der Rechner und die Tastatur sind durch bidi rektionale Leitungen mit je einer zugeordneten Schnittstellen schaltung miteinander verbunden. Die Schnittstellenschaltungen bestehen im wesentlichen aus zwei Zweige darstellenden, sepa raten Pegelverarbeitungsschaltungen, die durch zwei voneinan der getrennte, gegenläufig signalübertragende monodirektionale Übertragungsmittel miteinander in Verbindung stehen. Die von einer Sende/Empfangseinrichtung der Tastatur ausgesandten Da tenimpulse werden über eine zugeordnete Pegelverarbeitungs schaltung und das monodirektionales Übertragungsmittel, insbe sondere über eine drahtlose Übertragungsstrecke, und von die ser an die andere gegenstationsseitige Pegelverarbeitungs schaltung und schließlich an die Sende/Empfangseinrichtung des Rechners weitergegeben. Die von der Sende/Empfangseinrichtung des Rechners ausgesandten Datenimpulse werden andererseits über dessen zugeordnete Pegelverarbeitungsschaltung und das zweite monodirektionale Übertragungsmittel an die stationssei tige Pegelverarbeitungsschaltung und schließlich an die Sen de/Empfangseinrichtung der Tastatur übertragen.Such an information transmission system is known from the Document DE-OS 42 04 241 known in which a method for bidirectional wireless transmission of data between egg ner keyboard and an assigned computer as well as a scarf device for performing this method is described. Here put z. B. the computer the station and the keyboard the Ge genstation. The computer and the keyboard are through bidi directional lines, each with an assigned interface circuit interconnected. The interface circuits consist essentially of two branches representing sepa advise level processing circuits separated by two the separate, opposite signal-transmitting monodirectional Transmission means are interconnected. The of a transmitting / receiving device of the keyboard tenimpulse are assigned via a level processing circuit and the monodirectional transmission means, esp in particular over a wireless transmission path, and from the water to the other remote station level processing circuit and finally to the transceiver of the Passed on to the computer. The from the transceiver the data pulses sent by the computer, on the other hand via its associated level processing circuit and that second mono-directional transmission means to the station level processing circuit and finally to the Sen de / transmit the keyboard.
Die den beiden monodirektionalen Übertragungsmitteln jeweils zugeordneten Pegelverarbeitungsschaltungen bestehen jeweils in Senderichtung aus einem ersten Inverter, einem UND-Glied, ei nem zweiten Inverter und einer Diode. Die die Übertragungsmit tel verlassenden Impulse bzw. Pegel der jeweils einen Pegel verarbeitungsschaltung sind über einen dritten Inverter an das UND-Glied der anderen Pegelverarbeitungsschaltung angelegt, wobei in der Sende/Empfangseinrichtung Widerstände vorgesehen sind, die im Ruhezustand jeweils ein positives Potential ein stellen. Ohne die beiden ersten Inverter kann im Ruhezustand auch ein negatives Potential eingestellt werden.The two mono-directional transmission means each assigned level processing circuits each consist of Transmission direction from a first inverter, an AND gate, egg nem second inverter and a diode. The the transmission mit tel leaving pulses or levels of one level each processing circuit are connected to the via a third inverter AND gate of the other level processing circuit applied, resistors being provided in the transmitting / receiving device are each a positive potential at rest put. Without the first two inverters can be at rest a negative potential can also be set.
Während der Übertragung können die Datenimpulse und die Takt impulse moduliert, auf einem monodirektionalen Übertragungs mittel übertragen und auf der jeweiligen Empfangsseite demodu liert werden. Es ist aber auch möglich, die Datenimpulse und die Taktimpulse summiert auf einem monodirektionalen Übertra gungsmittel zu übertragen und auf der jeweiligen Empfangsseite durch Subtraktion wieder voneinander zu trennen.During the transmission, the data pulses and the clock modulated impulses on a monodirectional transmission medium transferred and demodu on the respective reception side be lated. But it is also possible to use the data pulses and the clock pulses are summed on a monodirectional transmission means to transfer and on the respective reception side separated by subtraction.
Beide Sende/Empfangseinrichtungen können im Ruhezustand auf den Pegelverarbeitungsschaltungen ein positives Potential ein stellen und sich der Negativ-Logik bedienen. Es ist aber auch möglich, daß beide Sende/Empfangseinrichtungen im Ruhezustand auf den Pegelverarbeitungsschaltungen ein negatives Potential einstellen und sich der Positiv-Logik bedienen können.Both transmitting / receiving devices can be in the idle state a positive potential to the level processing circuits and use negative logic. It is also possible that both transmitting / receiving devices in the idle state a negative potential on the level processing circuits can set and use the positive logic.
Ein Problem besteht darin, daß durch die verzweigenden Pegel verarbeitungsschaltungen in zwei gegenläufig übertragende Übertragungsstrecken eine größere Anzahl von aufwendigen Bau gruppen und Gliedern zusammengeschaltet werden müssen, was mit einem hohen Materialaufwand verbunden ist.One problem is that due to the branching levels processing circuits in two oppositely transmitting Transmission lines a larger number of elaborate construction groups and members must be interconnected, what with is associated with a high cost of materials.
Ein weiteres Problem der bekannten Schnittstellenschaltungen besteht darin, daß eine Übertragung von Stationsübertragungs signalen in einer Richtung die Übertragung von Stationsüber tragungssignalen in die andere Richtung sperrt und umgekehrt. Dabei ist bei einer Übertragung der Informationen, insbesonde re der Daten immer ein monodirektionales Übertragungsmittel gesperrt, was zu Verzögerungen der Informationsübertragung, insbesondere der Datenübertragung führt.Another problem with the known interface circuits is that a transmission of station transmission signals in one direction the transmission of stations over blocks transmission signals in the other direction and vice versa. In this case, when the information is transmitted, in particular the data always a monodirectional transmission medium blocked, causing delays in information transfer, especially the data transmission leads.
Ein weiteres Problem besteht darin, daß die in dem Übertra gungsmittel ausgetauschten Signale durch geeignete Impulse aufnehmende elektronische Einrichtungen, die in den Bereich der Schnittstellenschaltungen entweder durch Annäherung oder direkten Anschluß eingebracht werden, lesbar bzw. abhörbar sind. Damit ist ein unbefugter Datengebrauch möglich.Another problem is that those in the transfer signals exchanged by suitable pulses receiving electronic devices operating in the area of the interface circuits either by approximation or direct connection, readable or audible are. This enables unauthorized use of data.
Der Erfindung liegt die Aufgabe zugrunde, ein Informations übertragungssystem anzugeben, dessen Schnittstellenschaltungen derart aus Baugruppen geeignet zusammengeschaltet sind, daß die Übertragung von Informationen in beide Richtungen zwischen den Stationen ohne übertragungszeitverzögernde Sperrung und mit höherer Geschwindigkeit gewährleistet ist. Die Schnitt stellenschaltungen sollen bauelementesparend ausgebildet sein und ein weitgehend informationsgeschütztes Signalpegelspiel aufweisen.The invention has for its object an information specify transmission system, its interface circuits are suitably interconnected from modules such that the transfer of information in both directions between the stations without blocking and delaying the transmission time is guaranteed at higher speed. The cut Position circuits should be designed to save components and a largely information-protected signal level game exhibit.
Die Erfindung wird durch die Merkmale des Anspruchs 1 gelöst.The invention is solved by the features of claim 1.
Die Erfindung eröffnet die Möglichkeit, Informationsübertra gungen zwischen einer Station und einer Gegenstation ohne Sperrung des Übertragungsweges gleichzeitig durchführen zu können. Beide Stationen können somit ohne Umschaltoperationen auf einem einzigen Übertragungsmittel zwischen den Pegelverar beitungsschaltungen ständig miteinander kommunizieren.The invention opens up the possibility of information transfer between a station and a remote station without Block the transmission path at the same time can. Both stations can therefore do without switching operations on a single transmission medium between the levels processing circuits constantly communicate with each other.
Ein anderer Vorteil besteht darin, daß die auf dem Übertra gungsmittel ausgetauschten Signale durch elektronische, Pegel analysierende Einrichtungen nicht mehr derart vollständig ge lesen werden können, so daß eine unbefugte Auswertung schlüssiger Informationen mittels der analysierenden Einrich tungen vermieden werden kann. Das erfindungsgemäße Informa tionsübertragungssystem ist damit abhörsicher.Another advantage is that the on the transfer means exchanged signals by electronic, level analyzing facilities are no longer so complete can be read, so that an unauthorized evaluation conclusive information by means of the analyzing institution can be avoided. The informa according to the invention tion transmission system is thus bug-proof.
Weiterbildungen und Ausgestaltungen der Erfindung sind in wei teren Unteransprüchen angegeben.Developments and refinements of the invention are in white other subclaims.
Die Erfindung wird anhand eines Ausführungsbeispiels mittels Zeichnungen näher erläutert.The invention is based on an exemplary embodiment Drawings explained in more detail.
Es zeigen:Show it:
Fig. 1 ein schematisches Schaltbild des erfindungsgemäßen Informationsübertragungssystems und Fig. 1 is a schematic diagram of the information transmission system according to the invention and
Fig. 2 eine Detaildarstellung der Übertragungsstrecke mit den beiden Pegelverarbeitungsschaltungen. Fig. 2 shows a detailed representation of the transmission link with the two level processing circuits.
In den Fig. 1 und 2 sind für die gleichen Baugruppen und Bau elemente bei gleichen Funktionen die gleichen Bezugszeichen ausgezeichnet.In Figs. 1 and 2, the same reference characters are awarded for the same components and construction elements with the same functions.
In Fig. 1 ist das erfindungsgemäße Informationsübertragungssy stem 3, das im wesentlichen aus mindestens zwei Stationen, insbesondere aus einer Station 1 und einer Gegenstation 2 so wie aus zwei den Stationen 1, 2 zugeordneten Schnittstellen schaltungen 20, 22 bestehen, schematisch dargestellt. Die Sta tion 1 und die Gegenstation 2 enthalten jeweils eine Sende- /Empfangseinrichtung 19, 21, die über die zugeordneten Schnitt stellenschaltungen 20, 22 mit jeweils einer Pegelverarbeitungs schaltung 17, 18, mittels denen stationszugeordnete Übertra gungssignale 51 zur Gegenstation 2 und gegenstationszuge ordnete Übertragungssignale S2 zur Station 1 übertragbar sind, miteinander in Verbindung stehen.In Fig. 1, the information transmission system according to the invention 3 , which consists essentially of at least two stations, in particular from a station 1 and a remote station 2 as well as two stations 1 , 2 associated interface circuits 20 , 22 , shown schematically. The station 1 and the opposite station 2 each contain a transmitting / receiving device 19 , 21 , which via the assigned interface circuits 20 , 22 , each with a level processing circuit 17 , 18 , by means of which station-associated transmission signals 51 to the opposite station 2 and to the associated station transmission signals S2 are transferable to station 1 , are connected to each other.
Die Schnittstellenschaltungen 20, 22 enthalten im wesentlichen zwei Pegelverarbeitungsschaltungen 17, 18, die durch ein einzi ges Übertragungsmittel 4 miteinander verbunden sind. Die bei den Pegelverarbeitungsschaltungen 17, 18 sind jeweils eingangs seitig durch eine Stationsübertragungsleitung 6, 5 und aus gangsseitig durch eine Auswertungsausgangsleitung 15, 16 für Auswertungssignale A15, A16 an die Station 1 bzw. Gegenstation 2 angeschlossen. Die Pegelverarbeitungsschaltungen 17, 18 sind derart ausgebildet, daß die Übertragung der stationszugeordne ten und gegenstationszugeordneten Übertragungssignale S1, S2 gleichzeitig erfolgt und enthalten eine antivalente Auswer tungsschaltung, deren jeweiliges stationszugeordnetes Auswer tungssignal A15, A16 der einen Station 1, 2 gleich dem gegensta tionszugeordneten Übertragungssignal S2, S1, mit A15=S2 und A16=S1, der Gegenstation 2, 1 und umgekehrt ist.The interface circuits 20 , 22 essentially contain two level processing circuits 17 , 18 which are connected to one another by a single transmission means 4 . The level processing circuits 17 , 18 are each connected on the input side by a station transmission line 6, 5 and on the output side by an evaluation output line 15 , 16 for evaluation signals A15, A16 to station 1 or remote station 2 . The level processing circuits 17 , 18 are designed such that the transmission of the station-assigned and counter-station-assigned transmission signals S1, S2 takes place simultaneously and contain an equivalent evaluation circuit whose respective station-assigned evaluation signal A15, A16 of one station 1 , 2 is equal to the counter-station-assigned transmission signal S2 , S1, with A15 = S2 and A16 = S1, the opposite station 2 , 1 and vice versa.
Die Pegelverarbeitungsschaltungen 17, 18 enthalten im wesentli chen einen Stromindikator 7, 8 und die antivalente Auswertungs schaltung 11, 12, wobei die Stromindikatoren 7, 8 eingangsseitig über die Stationsübertragungsleitung 6, 5 mit der Station 1 bzw. der Gegenstation 2 und ausgangsseitig über eine erste Eingangsleitung 10, 9 mit der Auswertungsschaltung 11, 12 ver bunden sind und ein/ausgangsseitig über das Übertragungsmittel 4 miteinander in Verbindung stehen, und wobei die Auswertungs schaltungen 11, 12 desweiteren jeweils eingangsseitig über eine von der Stationsübertragungsleitung 6, 5 abgezweigte zweite Eingangsleitung 13, 14 und ausgangsseitig über die Auswertungs ausgangsleitung 15, 16 mit der Station 1 bzw. mit der Gegensta tion 2 verbunden sind. The level processing circuits 17 , 18 essentially contain a current indicator 7 , 8 and the equivalent evaluation circuit 11 , 12 , the current indicators 7 , 8 on the input side via the station transmission line 6 , 5 with the station 1 or the opposite station 2 and on the output side via a first one input line 10, 9, 12 ver connected are connected to the evaluation circuit 11 and an input / output side communicate with each other via the transmission medium 4, and wherein said analysis circuits 11, 12 further each input side via one of the station transmission line 6, 5 diverted second input line 13, 14 and on the output side via the evaluation output line 15 , 16 with the station 1 or with the counter station 2 are connected.
Die Auswertungsschaltung 11, 12 ist derart schaltungstechnisch ausgebildet, daß auf der Auswertungsausgangsleitung 15, 16 zur Station 1 bzw. zur Gegenstation 2 ein Auswertungssignal A15, A16 übertragbar vorhanden ist, das in Zusammenarbeit mit dem Stromflußindikator 7, 8 den gleichen Pegelzustand (High, Low) wie das Stationsübertragungssignal S2, S1 der Gegen station 2 bzw. der Station 1 aufweist.The evaluation circuit 11, 12 is designed in such a circuitry that is based on the evaluation output line 15, 16 to the station 1 and the remote station 2 an evaluation signal A15 A16 transferable present which in cooperation with the Stromflußindikator 7, 8 to the same level state (High, Low ) as the station transmission signal S2, S1 of the counter station 2 or station 1 .
Die Auswertungsschaltung 11, 12 enthält deshalb mindestens ein EXOR- bzw. ein EXOR(negiert)-Logikelement.The evaluation circuit 11 , 12 therefore contains at least one EXOR or one EXOR (negated) logic element.
Im folgenden ist mit Hilfe einer Tabelle 1 die Funktionsweise der Schnittstellenschaltungen 20, 22 in dem erfindungsgemäßen Informationsübertragungssystem 3 gemäß Fig. 1 beschrieben: Die Tabelle 1 zeigt eine Darstellung der Pegelsignale mit den Spannungswerten H=High, L=Low, insbesondere das Pegelspiel der Signale auf den zugeordneten Signalleitungen 6, 5; 13, 14; 10, 9 zur Erkennung des jeweils anliegenden Pegels (High oder Low) des Auswertungssignals auf den Auswertungsausgangsleitungen 15, 16 an der sendenden, empfangenden Station 1, 2 in Relation zum Stationsübertragungssignal S1, S2 der jeweils empfangenden, sendenden Gegenstation 2, 1, wobei als Auswertungsschaltung 11, 12 ein EXOR-Logikelement eingesetzt ist.The mode of operation of the interface circuits 20 , 22 in the information transmission system 3 according to the invention according to FIG. 1 is described below with the aid of a table 1. Table 1 shows the level signals with the voltage values H = High, L = Low, in particular the level play of the signals on the assigned signal lines 6 , 5 ; 13 , 14 ; 10 , 9 for recognizing the respectively present level (high or low) of the evaluation signal on the evaluation output lines 15 , 16 at the transmitting, receiving station 1 , 2 in relation to the station transmission signal S1, S2 of the respective receiving, transmitting remote station 2 , 1 , whereby as Evaluation circuit 11 , 12, an EXOR logic element is used.
Leitungs-Pegel-Tabelle 1 (Wahrheitstabelle):Line level table 1 (truth table):
Durch die gleichzeitige Auswertung von Strom und Spannung in den Sende/Empfangseinrichtungen 19, 21 der Station 1 und der Gegenstation 2 lassen sich alle logischen Zustände bzw. Span nungswerte der jeweils anderen Station 2, 1 erkennen. Das be deutet z. B., daß auf der Auswertungsausgangsleitung 15 der Station 1 die gleichen Pegelfolge H, L, L, H vorhanden ist wie auf der Gegenstationsübertragungsleitung 5 der Gegenstation 2 mit der Pegelfolge H,L,L,H der gesendeten Signale S2. Anderer seits entspricht die Pegelfolge H, L, H, L auf der Auswertungs ausgangsleitung 16 der Gegenstation 2 der Pegelfolge H, L, H, L auf der Stationsübertragungsleitung 6 der Station 1.Through the simultaneous evaluation of current and voltage in the transmitting / receiving devices 19 , 21 of the station 1 and the opposite station 2 , all the logical states or voltage values of the other station 2, 1 can be recognized. That means z. B. that on the evaluation output line 15 of station 1 the same level sequence H, L, L, H is present as on the remote station transmission line 5 of the remote station 2 with the level sequence H, L, L, H of the transmitted signals S2. On the other hand, the level sequence H, L, H, L on the evaluation output line 16 of the opposite station 2 corresponds to the level sequence H, L, H, L on the station transmission line 6 of station 1 .
Das Übertragungsmedium 4 ist in dem angegebenen Beispiel eine Leitung, kann aber auch eine drahtlose Kopplung, insbesondere eine magnetische Kopplung, eine kapazitive Kopplung, elektro magnetische Funkkopplung od. dgl. sein.The transmission medium 4 is a line in the example given, but can also be a wireless coupling, in particular a magnetic coupling, a capacitive coupling, electromagnetic radio coupling or the like.
In Fig. 2 sind in einer schematischen Schaltung der beiden Pegelverarbeitungsschaltungen 17, 18 die Stromflußindikatoren 7, 8 beispielhaft dargestellt. Die Stromflußindikatoren 7, 8 können vorzugsweise aus einem ersten, an dem Übertragungsmit tel 4 und der Stationsübertragungsleitung 6, 5 angeschlossenen Widerstand R71, R81 zur Stromerfassung, aus einem Transistor T7, T8 und einem zweiten Widerstand R72, R82 bestehen, die der art miteinander verbunden sind, daß der Transistor T7, T8 vom ersten Widerstand R71, R81 steuerbar ist und über den zweiten Widerstand R72, R82 einen vorhandenen Stromfluß in einen H- Pegel entsprechenden Spannungswert wandelt, der als Eingangs signal E72, E82 auf der ersten Eingangsleitung 23, 25 der Aus wertungsschaltung 11, 12 anliegt, deren zweite Eingangsleitung 24, 26 je nach Transistorelektrodenschaltung mit der Elektrode verbunden ist, die mit dem Übertragungsmittel 4 verbunden ist. In Fig. 2, the current flow indicators 7 , 8 are shown as an example in a schematic circuit of the two level processing circuits 17 , 18 . The current flow indicators 7 , 8 may preferably consist of a first resistor R71, R81 for current detection connected to the transmission means 4 and the station transmission line 6 , 5 , a transistor T7, T8 and a second resistor R72, R82, which are connected to one another in a manner are that the transistor T7, T8 can be controlled by the first resistor R71, R81 and converts an existing current flow into a voltage value corresponding to the H level via the second resistor R72, R82, which as input signal E72, E82 on the first input line 23 , 25th The evaluation circuit 11 , 12 is present, the second input line 24 , 26 of which, depending on the transistor electrode circuit, is connected to the electrode which is connected to the transmission means 4 .
Die im wesentlichen als EXOR-Logikelement ausgebildete antiva lente Auswertungsschaltung 11, 12 verknüpft die beiden Ein gangssignale E71, E72 bzw. E81, E82, die an den jeweiligen er sten und zweiten Eingangsleitungen 23, 24 und 25, 26 anliegen, so daß das Auswertungssignal A15 auf der Auswertungsausgangs leitung 15 und das Auswertungssignal A16 auf der Auswertungs ausgangsleitung 16 in die beiden Stationen 1, 2 geführt werden.The essentially designed as EXOR logic element antiva lente evaluation circuit 11 , 12 links the two input signals E71, E72 and E81, E82, which are applied to the respective first and second input lines 23 , 24 and 25 , 26 , so that the evaluation signal A15 on the evaluation output line 15 and the evaluation signal A16 on the evaluation output line 16 are routed to the two stations 1 , 2 .
Damit ergibt sich für die Fig. 2 folgende Leitungs-Pegel- Tabelle 2 (Wahrheitstabelle):This results in the following line level table 2 (truth table) for FIG. 2:
Beispielweise werden die vorhandenen Pegel H,L auf den ersten Eingangsleitungen 23, 25 über das EXOR-Logikelement 11, 12 mit dem Pegel H, H auf den zweiten Eingangsleitungen 24, 26 des ei genen gesendeten Stationsübertragungssignals S1=H bzw. Ge genstationsübertragungssignals S2=L verknüpft, so ergibt sich der Pegel des Auswertungssignals mit A16=H, A15=L auf der Aus wertungsausgangsleitung 16, 15 zur Station 2, 1, woraus sich die Pegelgleichheiten von A16=S1 und A15=S2 ergeben.For example, the existing levels H, L on the first input lines 23 , 25 via the EXOR logic element 11 , 12 with the level H, H on the second input lines 24 , 26 of the own transmitted station transmission signal S1 = H or Ge station station transmission signal S2 = L linked, the level of the evaluation signal results with A16 = H, A15 = L on the evaluation output line 16 , 15 to station 2 , 1 , resulting in the level equality of A16 = S1 and A15 = S2.
Die H-Pegel der Eingangssignale E72, E82 in der Tabelle 2 wer den wie die in Tabelle 1 durch den Stromfluß erzeugt, der durch die unterschiedlichen Pegel H, L der Stationsübertra gungssignale S1, S2 auftritt. Bei diesen unterschiedlichen Pe geln steuert in jedem Falle der jeweils erste Widerstand R71, R81 den jeweiligen Transistor T7, T8 und erzeugt einen Spannungswert, einen H-Pegel, an dem jeweils zweiten Wider stand R72, R82.The H level of the input signals E72, E82 in Table 2 who the like that in Table 1 generated by the current flow, the due to the different levels H, L of the station transfer supply signals S1, S2 occurs. With these different pe geln controls the first resistance in each case R71, R81 the respective transistor T7, T8 and generates one Voltage value, an H level, at the second counter stood R72, R82.
Die Transistoren T7, T8 können vom npn-, pnp-, FET-Typ sein. Ebenso kann der Transistor T7, T8 in Emitter- oder in Basis schaltung geschaltet sein. Auch kann ein Operationsverstärker als Stromflußerkennungseinrichtung eingesetzt werden.The transistors T7, T8 can be of the NPN, PNP, FET type. Similarly, the transistor T7, T8 in emitter or in base circuit be switched. An operational amplifier can also be used be used as a current flow detection device.
Die beiden Pegelverarbeitungsschaltungen 17, 18 können bauteil- bzw. bauelementemäßig gleich und symmetrisch ausgebildet sein, um gleiche Eingangs- und Ausgangspegel zu erhalten.The two level processing circuits 17 , 18 can be designed identically and symmetrically in terms of component or component in order to obtain the same input and output levels.
Als Stromflußindikatoren sind auch Operationsverstärker, Opto koppler, Hallelemente od. dgl. einsetzbar.Operational amplifiers, opto, are also current flow indicators couplers, Hall elements or the like can be used.
Die Stromflußindikatoren 7, 8 und die Auswertungsschaltungen 11, 12 beider Stationen 1, 2 können symmetrisch gleich ausgebil dete Schaltungen sein.The current flow indicators 7, 8 and the evaluation circuits 11 , 12 of both stations 1 , 2 can be symmetrically identically designed circuits.
Das erfindungsgemäße Verfahren zur Informationsübertragung kann durch folgende Merkmalsschritte zusammenfassend erläutert werden:The method for information transmission according to the invention can be summarized by the following feature steps will:
An die jeweilige stationsnahe Pegelverarbeitungsschaltung 17, 18 werden die stationszugeordneten Übertragungssignalpegel S1, S2 angelegt. Es erfolgt eine antivalente Verknüpfung des jeweils eigenen stationszugeordneten Übertragungssignalpegels S1, S2 mit einem einen Stromzustand (i=1: Stromfluß, i=0: stromlos) auf der Übertragungsleitung 4 anzeigenden Eingangs signalpegel E72, E82 zu einem Auswertungssignalpegel A15, A16. Dabei erfolgt eine Auswertung des Auswertungssignalpegels A15, A16. Der Übertragungssignalpegel S2, S1 der jeweiligen Gegenstation 2, 1 wird durch einen Vergleich des Auswertungssi gnalpegels A15, A16 und des eigenen gesendeten Übertragungssi gnalpegels S1, S2 erhalten.The station-associated transmission signal levels S1, S2 are applied to the respective level processing circuit 17 , 18 near the station. There is an equivalent link of the respective station-assigned transmission signal level S1, S2 with an input signal level E72, E82 indicating a current state (i = 1: current flow, i = 0: de-energized) on the transmission line 4 to an evaluation signal level A15, A16. The evaluation signal level A15, A16 is evaluated. The transmission signal level S2, S1 of the respective remote station 2 , 1 is obtained by comparing the evaluation signal level A15, A16 and the transmitted transmission signal level S1, S2.
Der Vergleich mit dem eigenen gesendeten Übertragungssignalpe gel S1, S2 und die Auswertung des Auswertungssignalpegels A15, A16 werden vorzugsweise in der antivalent verknüpfenden Auswertungsschaltung 11, 12 der Pegelverarbeitungsschaltungen 17, 18 durchgeführt.The comparison with the own transmitted transmission signal level S1, S2 and the evaluation of the evaluation signal level A15, A16 are preferably carried out in the antivalent linking evaluation circuit 11 , 12 of the level processing circuits 17 , 18 .
Die Auswertung des Auswertungssignalpegels A15, A16 und der Vergleich mit dem eigenen gesendeten Übertragungssignalpegel S1, S2 können aber auch innerhalb der jeweiligen Stationen 1, 2, insbesondere in den Sende/Empfangseinrichtungen 19, 21 durchge führt werden.The evaluation of the evaluation signal level A15, A16 and the comparison with the transmitted transmission signal level S1, S2 can also be carried out within the respective stations 1 , 2 , in particular in the transceivers 19 , 21 .
Dabei sind die beiden Stationen, die Station 1 und die Gegen station 2, sowie die erfindungsgemäßen Schnittstellenschaltun gen 20, 22 als Teil eines von der größenmäßigen Ausbildung der Station 1 und Gegenstation 2 unabhängigen Informationsüber tragungssystems 3 im gesamten Bereich der in Frage kommenden sendenden/empfangenden Einrichtungen, insbesondere im Größen bereich zwischen sendenden/empfangenden Kleinstelementen und sendenden/empfangenden Systemen einsetzbar.The two stations, station 1 and counter station 2 , and the interface circuits 20 , 22 according to the invention are part of an information transmission system 3 that is independent of the size of station 1 and counter station 2 in the entire range of the transmitting / receiving in question Devices, in particular in the size range between sending / receiving small elements and sending / receiving systems can be used.
Die erfindungsgemäßen Schnittstellenschaltungen 20, 22 können im Mikrobereich somit zwischen den Elementen, den Funktions gruppen in den Bussystemen innerhalb und außerhalb eines Mi krochips realisiert werden. Im Makrobereich können die erfin dungsgemäßen Schnittstellenschaltungen zwischen den Mikropro zessoren untereinander in Rechnersystemen und zu angeschlosse nen peripheren Baugruppen (Drucker, Tastatur, Maus) ausgebil det sein. Beispielsweise können die seriellen Schnittstellen (RS 232) zwischen einem Rechner und einem Drucker bei Einspa rung einer der beiden, bisher notwendigen Sende-(TxD)- bzw. Empfangs-(RxD)-Datenleitungen als nur eine bidirektionale, drahtausgebildete Datenübertragungsleitung ausgebildet werden.The interface circuits 20 , 22 according to the invention can thus be realized in the micro range between the elements, the function groups in the bus systems inside and outside a microchip. In the macro area, the interface circuits according to the invention between the microprocessors can be configured with one another in computer systems and with peripheral assemblies (printer, keyboard, mouse) that are connected. For example, the serial interfaces (RS 232 ) between a computer and a printer while saving one of the two previously required send (TxD) or receive (RxD) data lines can be designed as only a bidirectional, wire-formed data transmission line.
Bei Ausbildung der Stationen 1, 2 als Rechner ist dabei das EXOR- bzw. EXOR(negiert)-Logikelement in der antivalenten Aus wertungsschaltung 11, 12 über die Auswertungsausgangsleitung 15, 16 an den jeweiligen zugeordneten Controller der zu den Rechnern gehörenden Mikroprozessorsysteme angeschlossen. Die Anschlüsse erfolgen an den dafür vorgesehenen Pins der Mikroschaltkreise.When the stations 1 , 2 are designed as computers, the EXOR or EXOR (negated) logic element in the equivalent evaluation circuit 11 , 12 is connected via the evaluation output line 15 , 16 to the respective assigned controller of the microprocessor systems belonging to the computers. The connections are made on the dedicated pins of the microcircuits.
Die antivalente Auswertungsschaltung 11, 12 kann neben dem als körperliches Bauelement ausgebildeten EXOR- bzw. EXOR (negiert) -Logikelement auch als Programm im zugeordneten Mikroprozes sorsystem, insbesondere in einem ROM-Baustein enthalten sein.The equivalent evaluation circuit 11 , 12 can be contained in addition to the EXOR or EXOR (negated) logic element, which is designed as a physical component, and can also be contained as a program in the associated microprocessor system, in particular in a ROM module.
Die Stromflußindikatoren 7, 8 und die Auswertungsschaltungen 11, 12 beider Stationen 1, 2 können in einem Mikrochip zwischen sendenden und empfangenden Elementen bzw. Funktionsgruppen elementenah vorgesehen sein.The current flow indicators 7 , 8 and the evaluation circuits 11 , 12 of both stations 1 , 2 can be provided in a microchip between transmitting and receiving elements or functional groups close to the elements.
Über das Übertragungsmittel, insbesondere auf der Übertra gungsleitung 4 sind erfindungsgemäß sowohl digitale als auch analoge, in digitale umgewandelte Signale S1, S2 in beiden Richtungen gleichzeitig und unabhängig übertragbar.Via the transmission means, in particular on the transmission line 4 , according to the invention, both digital and analog signals S1, S2 converted into digital signals can be transmitted simultaneously and independently in both directions.
Die Erfindung eröffnet die Möglichkeit, daß bidirektionale Informationsübertragungen, insbesondere Datenübertragungen so wohl im Mikrobereich, insbesondere in Mikrochips zwischen den einzelnen Elementen, in internen und externen Bussystemen als auch im Makrobereich, insbesondere zwischen einer zentralen Rechnereinheit und peripheren Einrichtungen, wie Tastaturen, Drucker und Mäuse, mit den erfindungsgemäßen Schnittstellen schaltungen bzw. Pegelverarbeitungsschaltungen durchgeführt werden können. Somit kann das erfindungsgemäße Informations übertragungssystem selbst als Informationsverarbeitungssystem ausgebildet oder in Informationsverarbeitungssystemen einge setzt werden.The invention opens up the possibility of being bidirectional Information transfers, especially data transfers like this probably in the micro range, especially in microchips between the individual elements, in internal and external bus systems as also in the macro area, especially between a central one Computer unit and peripheral devices, such as keyboards, Printers and mice, with the interfaces according to the invention circuits or level processing circuits performed can be. Thus, the information according to the invention transmission system itself as an information processing system trained or incorporated into information processing systems be set.
Damit werden die zeitverzögernden Unterbrechungen infolge der notwendigen Umschaltoperationen vermieden und die Zugriffszeit zu den einzelnen Bauelementen und Baugruppen bzw. von den zen tralen zu den peripheren Einrichtungen und umgekehrt wesent lich verringert, so daß die Übertragungsgeschwindigkeiten, insbesondere bei Pegelgleichheit der Stationsübertragungssi gnale wesentlich erhöht werden können.This eliminates the time-delayed interruptions due to the necessary switching operations avoided and the access time to the individual components and assemblies or from the zen central to the peripheral facilities and vice versa Lich reduced so that the transmission speeds especially when the level of the station transmission si gnale can be significantly increased.
BezugszeichenlisteReference list
1 Station
2 Gegenstation
3 Informationsübertragungssystem
4 Übertragungsmittel
5 Ausgangsleitung
6 Ausgangsleitung
7 Stromflußindikator
8 Stromflußindikator
9 erste Eingangsleitung
10 erste Eingangsleitung
11 Auswertungsschaltung
12 Auswertungsschaltung
13 zweite Eingangsleitung
14 zweite Eingangsleitung
15 Auswertungsausgangsleitung
16 Auswertungsausgangsleitung
17 Pegelverarbeitungsschaltung
18 Pegelverarbeitungsschaltung
19 Sende/Empfangsschaltung
20 Schnittstellenschaltung
21 Sende/Empfangsschaltung
22 Schnittstellenschaltung
23 erste Eingangsleitung
24 zweite Eingangsleitung
25 erste Eingangsleitung
26 zweite Eingangsleitung
S1 Übertragungssignal
S2 Übertragungssignal
E71 Eingangssignal
E72 Eingangssignal
E81 Eingangssignal
E82 Eingangssignal
T7 Transistor
T8 Transistor
R71 erster Widerstand
R72 zweiter Widerstand
R81 erster Widerstand
R82 zweiter Widerstand
A15 Auswertungssignal
A16 Auswertungssignal
H High-Pegel
L Low-Pegel 1 station
2 remote station
3 information transmission system
4 transmission means
5 output line
6 output line
7 current flow indicator
8 current flow indicator
9 first input line
10 first input line
11 evaluation circuit
12 evaluation circuit
13 second input line
14 second input line
15 Evaluation output management
16 Evaluation output line
17 level processing circuit
18 level processing circuit
19 transmit / receive circuit
20 interface switching
21 transmit / receive circuit
22 Interface switching
23 first input line
24 second input line
25 first input line
26 second input line
S1 transmission signal
S2 transmission signal
E71 input signal
E72 input signal
E81 input signal
E82 input signal
T7 transistor
T8 transistor
R71 first resistance
R72 second resistor
R81 first resistance
R82 second resistor
A15 evaluation signal
A16 evaluation signal
H high level
L low level
Claims (18)
- a) die beiden Pegelverarbeitungsschaltungen (17, 18) sind durch ein Übertragungsmittel (4) miteinander verbunden,
- b) die Pegelverarbeitungsschaltungen (17, 18) sind jeweils eingangsseitig durch eine Stationsübertragungsleitung (6, 5) und ausgangsseitig durch eine Auswertungsausgangs leitung (15, 16) für Auswertungssignale (A15, A16) an die Station (1) bzw. Gegenstation (2) angeschlossen und
- c) die Pegelverarbeitungsschaltungen (17, 18) sind derart ausgebildet, daß die Übertragung der stationszugeordneten und gegenstationszugeordneten Übertragungssignale (S1, S2) gleichzeitig erfolgt, und enthalten eine antivalente Aus wertungsschaltung (11, 12), deren jeweiliges stationszu geordnetes Auswertungssignal (A15; A16) der einen Station (1, 2) gleich dem gegenstationszugeordneten Übertragungs signal (S2; S1, mit A15=S2 und A16=S1) der Gegenstation (2, 1) und umgekehrt ist.
- a) the two level processing circuits ( 17 , 18 ) are connected to one another by a transmission means ( 4 ),
- b) the level processing circuits ( 17 , 18 ) are on the input side through a station transmission line ( 6, 5 ) and on the output side through an evaluation output line ( 15 , 16 ) for evaluation signals (A15, A16) to the station ( 1 ) or the opposite station ( 2 ) connected and
- c) the level processing circuits ( 17 , 18 ) are designed such that the transmission of the station-assigned and counter-station-assigned transmission signals (S1, S2) takes place simultaneously, and contain an equivalent evaluation circuit ( 11 , 12 ) whose respective station-assigned evaluation signal (A15; A16 ) one station ( 1 , 2 ) is equal to the transmission signal assigned to the remote station (S2; S1, with A15 = S2 and A16 = S1) of the remote station ( 2 , 1 ) and vice versa.
- a) Anlegen von stationszugeordneten Übertragungssignalpe geln (S1, S2) an die jeweilige stationsnahe Pegelverarbei tungsschaltung (17, 18) der Schnittstellenschaltungen (20, 22),
- b) antivalente Verknüpfung des jeweils eigenen stationszu geordneten Übertragungssignalpegels (S1, S2) mit einem ei nen Stromzustand (i=1, i=0) auf dem Übertragungsmittel (4) anzeigenden Eingangssignalpegel (E72, E82) zu einem Auswer tungssignalpegel (A15, A16),
- c) Auswertung des Auswertungssignalpegels (A15, A16) und
- d) Ermittlung des Übertragungssignalpegels (S2, S1) der jeweiligen Gegenstation (2, 1) durch einen Vergleich des Auswertungssignalpegels (A15, A16) und des eigenen gesende ten Übertragungssignalpegels (S1, S2).
- a) applying station-associated transmission signal levels (S1, S2) to the respective station-level processing circuit ( 17 , 18 ) of the interface circuits ( 20 , 22 ),
- b) antivalent link of the respective station-assigned transmission signal level (S1, S2) with a current state (i = 1, i = 0) on the transmission means ( 4 ) indicating input signal level (E72, E82) to an evaluation signal level (A15, A16 ),
- c) evaluation of the evaluation signal level (A15, A16) and
- d) Determining the transmission signal level (S2, S1) of the respective remote station ( 2 , 1 ) by comparing the evaluation signal level (A15, A16) and the own transmitted transmission signal level (S1, S2).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996110090 DE19610090C1 (en) | 1996-03-14 | 1996-03-14 | Information communications system for micro-chips between individual elements in internal and external buses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996110090 DE19610090C1 (en) | 1996-03-14 | 1996-03-14 | Information communications system for micro-chips between individual elements in internal and external buses |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19610090C1 true DE19610090C1 (en) | 1996-11-21 |
Family
ID=7788304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996110090 Expired - Fee Related DE19610090C1 (en) | 1996-03-14 | 1996-03-14 | Information communications system for micro-chips between individual elements in internal and external buses |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19610090C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6498511B2 (en) | 2000-10-02 | 2002-12-24 | Fujitsu Limited | Receiver, hybrid circuit, driver circuit, and signal transmission system for bidirectional signal transmission for carrying out such signal transmission in both directions simultaneously |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4204241A1 (en) * | 1992-02-13 | 1993-08-19 | Manfred Retetzki | Bidirectional wireless transmission of data between computer and keyboard - transmitting electromagnetic waves between two separate mono directional transmission paths with common input and output |
-
1996
- 1996-03-14 DE DE1996110090 patent/DE19610090C1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4204241A1 (en) * | 1992-02-13 | 1993-08-19 | Manfred Retetzki | Bidirectional wireless transmission of data between computer and keyboard - transmitting electromagnetic waves between two separate mono directional transmission paths with common input and output |
Non-Patent Citations (5)
Title |
---|
1983, S. 99-106 * |
3. Aufl., Frankfurt/Main, Frankfurter Fachverlag * |
ISBN 3-87234-080-8 (Frankfurter Fachverlag) ISBN 3-8023-0735-6 (Vogel-Verlag) * |
STARKE, Lothar: Mikroprozessorlehre * |
Würzburg, Vogel-Verlag * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6498511B2 (en) | 2000-10-02 | 2002-12-24 | Fujitsu Limited | Receiver, hybrid circuit, driver circuit, and signal transmission system for bidirectional signal transmission for carrying out such signal transmission in both directions simultaneously |
US6756817B2 (en) | 2000-10-02 | 2004-06-29 | Fujitsu Limited | Receiver, hybrid circuit, driver circuit, and signal transmission system for bidirectional signal transmission for carrying out such signal transmission in both directions simultaneously |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1168271A2 (en) | Field bus coupling system for actuators or sensors | |
EP0235559A1 (en) | Information delivery system for the delivery of binary information | |
DE19933135A1 (en) | Galvanic isolation device with optocoupler for bidirectional connecting cables | |
EP0287992B2 (en) | Readily available serial bus system | |
DE4117042A1 (en) | UNIVERSAL SYNCHRONOUS-ASYNCHRONOUS COMMUNICATION CIRCUIT | |
DE10031649A1 (en) | Controller-area network (CAN)-controller with test function e.g. for industry, such as for motor vehicle electrically powered units unified control, prepares re-sync function via CAN- protocol | |
DE3123448A1 (en) | ARRANGEMENT FOR CONTROLLING THE BUS ACCESS OF A VARIETY OF DEVICES USING A BUS IN A NETWORK CONSTRUCTED WITH AT LEAST ONE OPTICAL MIXER AS A PASSIVE BUS SYSTEM, ESPECIALLY FOR MULTIPLE COMPUTER SYSTEMS | |
DE19610090C1 (en) | Information communications system for micro-chips between individual elements in internal and external buses | |
DE102005057309A1 (en) | Control device for data transmission in data bus, has microprocessor detecting and evaluating data bus-voltage level, where high-speed-CAN and low-speed-CAN-transceivers are distinguishably and individually controllable over voltage level | |
DE19606673C1 (en) | Actuator-sensor-interface system | |
EP1459488B1 (en) | Method and device for a bi-directional half-duplex transmission of data | |
EP0183998B1 (en) | Communication collision detection | |
DE4233271C2 (en) | Integrated semiconductor circuit arrangement with an error detection function | |
EP0235649B1 (en) | Circuit arrangement for serial data transmission between several stations | |
DE19519944A1 (en) | Communication circuit | |
DE3830321C2 (en) | ||
DE69734154T2 (en) | INTEGRATED AND SWITCHABLE LINE CONCLUSION | |
DE10130156B4 (en) | Method and system for bidirectional signal transmission | |
EP0092216B1 (en) | Tester for coding rule violations for ami coded digital signals | |
DE3826266C2 (en) | ||
DE10034693A1 (en) | Data transmission procedures | |
DE1090268B (en) | Circuit arrangement for connecting any of the existing input lines with an output line leading to a central switching element | |
EP0299207A2 (en) | Circuitry for the selective reading of information of a bit group-oriented, continuous flow of information in an ISDN oriented interface | |
DE3405219A1 (en) | Circuit arrangement for subsequent modification of a background-noise meander in a delta modulator | |
DD237233A1 (en) | PRIORITY CONTROL ARRANGEMENT FOR BITSERIAL RING INTERFACE SYSTEMS WITH ONLY ONE TRANSMISSION CHANNEL |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |