DD237233A1 - PRIORITY CONTROL ARRANGEMENT FOR BITSERIAL RING INTERFACE SYSTEMS WITH ONLY ONE TRANSMISSION CHANNEL - Google Patents

PRIORITY CONTROL ARRANGEMENT FOR BITSERIAL RING INTERFACE SYSTEMS WITH ONLY ONE TRANSMISSION CHANNEL Download PDF

Info

Publication number
DD237233A1
DD237233A1 DD27623685A DD27623685A DD237233A1 DD 237233 A1 DD237233 A1 DD 237233A1 DD 27623685 A DD27623685 A DD 27623685A DD 27623685 A DD27623685 A DD 27623685A DD 237233 A1 DD237233 A1 DD 237233A1
Authority
DD
German Democratic Republic
Prior art keywords
input
output
station
transmission channel
transmitter
Prior art date
Application number
DD27623685A
Other languages
German (de)
Inventor
Peter Loeber
Erich Jakubetz
Volker Thomas
Original Assignee
Karl Marx Stadt Tech Hochschul
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Karl Marx Stadt Tech Hochschul filed Critical Karl Marx Stadt Tech Hochschul
Priority to DD27623685A priority Critical patent/DD237233A1/en
Publication of DD237233A1 publication Critical patent/DD237233A1/en

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

Die Erfindung "Vorrangsteuerschaltungsanordnung fuer bitserielle Ringinterfacesysteme" mit nur einem Uebertagungskanal betrifft die digitale Informationsverarbeitung bei Mehrrechnerkopplung ueber ein bitserielles asynchrones Ringinterface mit nur einem Uebertagungskanal. Anwendungsgebiet: Steuerungstechnik. Das Ziel ist es, die Echtzeitbedingungen fuer die angeschlossenen Stationen, trotz der Arbeit mit dem Uebertagungskanal, gegenueber bekannten Loesungen zu verbessern. Aufgabe ist es, eine Schaltungsanordnung anzugeben, mit der ein Signal Sendersperrung fuer eine angeschlossene Station gebildet wird, das nur dann von dieser Station ausgewertet wird, wenn diese mit dem Uebertragungskanal arbeitet und bei fast gleichzeitigem Senden zweier Stationen die Signale der Station, die zuerst mit dem Senden begann, ungehindert auf den Uebertragungskanal gelangen laesst und das Senden der Signale einer naechsten oder weiterer Stationen auf den Uebertragungskanal zu sperren, ohne die auf dem Uebertragungskanal arbeitende Station zu stoeren. Die Aufgabe wird mit einer Schaltungsanordnung nach Fig. 1 geloest. Fig. 1The invention "Priority control circuitry for bit-serial ring interface systems" with only one transmission channel relates to digital information processing in multi-processor coupling via a bit-serial asynchronous ring interface with only one transmission channel. Application: Control technology. The goal is to improve the real-time conditions for the connected stations, in spite of working with the Tag Channel, compared to known solutions. The object is to provide a circuit arrangement with a signal transmitter blocking is formed for a connected station, which is evaluated only by this station when it works with the transmission channel and almost simultaneous transmission of two stations, the signals of the station, the first with the transmission began to pass unhindered on the transmission channel and to block the transmission of the signals of a next or further stations to the transmission channel without disturbing the station operating on the transmission channel. The object is achieved with a circuit arrangement according to FIG. Fig. 1

Description

Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings

Das Anwendungsgebiet der ErfindungThe field of application of the invention

Die Erfindung betrifft das Gebiet der digitalen Informationsverarbeitung bei einer Mehrrechnerkopplung über ein bitserielles asynchrones Ringinterface mit nur einem Übertragungskanal und ist vorteilhaft in der Steuerungstechnik anwendbar.The invention relates to the field of digital information processing in a multi-computer coupling via a bit-serial asynchronous ring interface with only one transmission channel and is advantageously applicable in control technology.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Das wichtigste zu lösende Problem bei einer Mehrrechnerkopplung über ein Ringinterface ist die Sicherung des geordneten Zugriffs der Sendestationen auf den Übertragungskanal. Dazu sind Softwarelösungen bekannt.The most important problem to be solved in a multi-computer coupling via a ring interface is to ensure the orderly access of the transmitting stations to the transmission channel. For this software solutions are known.

Der Nachteil dieser Lösungen ist die hohe Zeitbelastung für die digital arbeitenden Einrichtungen aller, auch der an einer Übertragung nicht beteiligten Stationen.The disadvantage of these solutions is the high time load for the digitally operating devices of all, including the stations not involved in a transmission.

Ihre Anwendbarkeit ist auf kleine lokale Netze beschränkt. Ein weiterer Mangel ist die verbleibende relativ große Konfliktwahrscheinlichkeit.Their applicability is limited to small local networks. Another shortcoming is the remaining relatively large conflict probability.

Das Ziel der ErfindungThe aim of the invention

Das Ziel der Erfindung ist es, die Echtzeitbedingungen und die Anzahl der Leitungen für die angeschlossenen Stationen, trotz der Arbeit mit dem Übertragungskanal, gegenüber bekannten Lösungen zu verbessern.The object of the invention is to improve the real-time conditions and the number of lines for the connected stations, in spite of the work with the transmission channel, over known solutions.

Das bedeutet, daß die nicht an einer momentanen Arbeit mit dem Übertragungskanal beteiligten Stationen zeitlich entlastet worden, um die Echtzeitbedingungen für alle an das Ringinterface angeschlossenen Stationen nur unwesentlich zu verschlechtern.This means that the stations not involved in a current work with the transmission channel have been relieved of time to deteriorate the real-time conditions for all connected to the ring interface stations only insignificantly.

Das Wesen der ErfindungThe essence of the invention

Ursache der Mangel der bekannten technischen Lösungen ist der relativ hohe Rechenzeitbedarf der Softwarelösungen und deren relativ hohe Konfliktwahrscheinlichkeit.The cause of the lack of known technical solutions is the relatively high computing time requirement of the software solutions and their relatively high conflict probability.

Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung für eine Vorrangsteuerung eines bitseriellen Ringinterfacesystems mit nur einem Übertragungskanal anzugeben, mit der ein Signal Sendersperrung für eine angeschlossene Station gebildet'-'ird, das nur dann von dieser Station ausgewertet wird, wenn diese mit dem Übertragungskanal arbeitet und bei fast gleichzeitigem Senden zweier Stationen die Signale der Station, die zuerst mit dem Senden begann, ungehindert auf denThe object of the invention is therefore to provide a circuit arrangement for a priority control of a bit serial ring interface system with only one transmission channel with which a signal transmitter blocking for a connected station formed '-' ird, which is evaluated only by this station, if this with the transmission channel and almost simultaneous transmission of two stations, the signals of the station, which began first with the transmission, unhindered on the

Übertragungskanal gelangen läßt und das Senden der Signale einer nächsten oder weiterer Stationen auf den Übertragungskanal sperrt, ohne die auf dem Übertragungskanal arbeitende Station zu stören.Transmit transmission channel and blocks the transmission of the signals of a next or further stations on the transmission channel, without disturbing the working on the transmission channel station.

Erfindungsgemäß wird die Aufgabe, eine Vorrangsteuerschaltungsanordnung für bitserielle Ringinterfacesysteme mit nur einem Übertragungskanal, bei dem jede Station aus einer Senderbaugruppe, einer Empfängerbaugruppe, einer digital arbeitenden Einrichtung, die über einen bitseriellen Ein- und Ausgang sowie über einen einfachen binären Eingang und AusgangAccording to the invention, the object is a priority control circuit arrangement for bit-serial ring interface systems with only one transmission channel, in which each station consists of a transmitter module, a receiver module, a digitally operating device, via a bit serial input and output as well as a simple binary input and output

verfügt und aus mit Standardverknüpfungsschaltungen aufgebauten Teilschaltungen Sendersperrung und Zustandsspeicher besteht, wobei die Teilschaltung Sendersperrung eine an sich bekannte kombinatorische konjunktive Verknüpfungsschaltung ist und die Teilschaltung Zustandsspeicher nur dann ein Ausgangssignal bildet, wenn zum Zeitpunkt des Einschaltens des Signals an einem ersten Eingang dieserTeilschaltung an einem zweiten Eingang ein Signal anliegt und dieses Ausgangssignal solange gebildet wird, bis an einem dritten Eingang ein Signal anliegt oder angelegt wird, anzugeben, dadurch gelößt, daß der Ausgang einer Teilschaltung Sendersperrung mit dem Eingang der Senderbaugruppe einer Station verbunden ist, daß ein erster Eingang der Teilschaltung Sendersperrung mit dem Ausgang für die seriellen Sendedaten der digital arbeitenden Einrichtung der Station und einem ersten Eingang derTeilschaltung Zustandsspeicher verbunden ist, deren zweiter Eingang mit dem Ausgang der Empfängerbaugruppe der Station und mit dem bitseriellen Eingang der digital arbeitenden Einrichtung verbunden ist und deren dritter Eingang mit einem binären Ausgang der digital arbeitenden Einrichtung verbunden ist, daß ein zweiter Eingang der Teilschaltung Sendersperrung mit einem binären Eingang für ein Sendersperrungssignal und mit dem Ausgang der Teilschaltung Zustandsspeicher verbunden ist.and consists of sub-circuits constructed with standard link circuits, transmitter blocking and condition memory, the transmitter blocking sub-circuit being a combinational conjunctive circuit known per se and the condition-memory subcircuit providing an output signal only at the time of turning on the signal at a first input of that subcircuit at a second input a signal is present and this output signal is formed until a signal is applied or applied to a third input, indicating that the output of a subcircuit transmitter blocking is connected to the input of the transmitter subassembly of a station, that a first input of the subcircuit emitter blocking is connected to the output for the serial transmission data of the digitally operating device of the station and a first input of the subcircuit state memory, the second input to the output of the Empfängerbaugru ppe of the station and connected to the bit serial input of the digitally operating device and whose third input is connected to a binary output of the digitally operating device, that a second input of the sub-circuit transmitter blocking with a binary input for a transmitter lock signal and with the output of the subcircuit state memory connected is.

Bei der nachfolgenden Beschreibung der Funktionsweise der Erfindung sind drei Zustände unterscheidbar.In the following description of the operation of the invention, three states are distinguishable.

In der häufigsten Betriebsart löst die Vorrangsteuerschaltung den Zugriff auf den Bus dadurch, daß vor dem Sendebeginn einer beliebigen Station diese die Empfangsleitung abfragt, ob der Bus frei ist. Ist das nicht der Fall, wird keine Sendeerlaubnis gegeben.In the most common mode of operation, the priority control circuit triggers access to the bus by polling the receiving line for the presence of the bus before the start of transmission of any station. If this is not the case, no broadcasting permission will be given.

Wesentlich seltener tritt folgender Zustand auf:Much rarer occurs the following condition:

Im Normalfall empfängt der Empfänger die Daten, die unmittelbar vorher von seinem eigenen Sender, der als einziger arbeitet, auf den Bus gegeben wurden.Normally, the receiver will receive the data that has been put onto the bus immediately before from its own transmitter, which is the only one working.

Im Störungsfall empfängt der Empfänger Daten, die sich aus einer UND-Verknüpfung der Daten ergeben, die von mehreren gleichzeitig sendenden Stationen ausgegeben wurden. Um das zu verhindern, müssen sich alle Stationen mit nachfolgendem Sendebeginn abschalten.In the event of a failure, the receiver receives data resulting from ANDing the data output from multiple concurrent stations. To prevent this, all stations must switch off with the following transmission start.

Die Abschaltung der Stationen mit nachfolgendem Sendebeginn erfolgt über eine Auswertung der Schaltflanke der Signale der Empfangsdaten der einzelnen Stationen mit deren Sendedaten. Der Vergleich ermittelt, ob der eigene Sender die Ursache für die Flanke war oder ein anderer. Im letzteren Fail wird der eigene Sender gesperrt und ein Signal gebildet, das zusätzlich der digital arbeitenden Einrichtung bereitgestellt wird. Eine Aufhebung des Signals für Sendersperrung erfolgt durch Ausgabe eines Signals für Senderfreigabe durch die digital arbeitende Einrichtung.The shutdown of the stations with subsequent transmission start takes place via an evaluation of the switching edge of the signals of the reception data of the individual stations with their transmission data. The comparison determines whether the own transmitter was the cause of the flank or another. In the latter case, the own transmitter is disabled and a signal is formed, which is additionally provided to the digitally operating device. Cancellation of the transmitter disable signal is accomplished by outputting a transmitter enable signal by the digital device.

Ausführungsbeispielembodiment

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels näher erläutert.The invention will be explained in more detail with reference to an embodiment.

Fig. 1: zeigt das Prinzipschaltbild einer Station der erfindungsgemäßen Schaltungsanordnung Fig.2: zeigt das Schaltbild eines Ausführungsbeispiels einer erfindungsgemäßen StationFig. 1: shows the schematic diagram of a station of the circuit arrangement according to the invention Fig.2: shows the diagram of an embodiment of a station according to the invention

Die Verknüpfung der einzelnen Baugruppen untereinander ist dem Patentanspruch und den Zeichnungen zu entnehmen.The linkage of the individual modules with each other can be found in the claim and the drawings.

Eine Station besteht aus einer bekannten Senderbaugruppe TX, einer bekannten Empfängerbaugruppe RX, einer beliebigen bekannten digital arbeitenden Einrichtung DE, einerTeilschaltung Sendersperrung TS und einerTeilschaltung ZustandsspeicherA station consists of a known transmitter module TX, a known receiver module RX, any known digitally operating device DE, a subcircuit transmitter blocking TS and a subcircuit state memory

Die Senderbaugruppe TX und die Empfängerbaugruppe RX sind beliebige an sich bekannte Schaltungen zur potentialfreien Pegelanpassung an die Ringleitung.The transmitter module TX and the receiver module RX are any known per se known circuits for floating level adjustment to the loop.

Die Teilschaltung Sendersperrung TS ist eine an sich bekannte kombinatorische konjunktive Verknüpfungsschaltung.The subcircuit transmitter blocking TS is a known combinatorial conjunctive logic circuit.

Die ebenfalls an sich bekannte Teilschaltung Zustandsspeicher TZ bildet nur dann ein Ausgangssignal, wenn zum Zeitpunkt des Einschaltens des Signals an einem ersten Eingang E 1.TZ aη ihrem zweiten Eingang E 2.TZ ein Signal anliegt. Das Ausgangssignal wird solange gebildet, bis an einem dritten Eingang E3.TZein Signal anliegt oder angelegt wird.The subcircuit condition memory TZ, which is also known per se, only forms an output signal when, at the time the signal is switched on, a signal is present at a first input E 1.TZ aη of its second input E 2.TZ. The output signal is formed until a signal is applied or applied to a third input E3.TZ.

Als digital arbeitende Einrichtung DE ist hierein Mikrorechner, auf der Basis des bekannten Prozessors U 880 mit einer seriellen Ein- und Ausgabeeinheit U 856-SIO angeordnet, jedoch sind alle vergleichbar arbeitenden Einrichtungen verwendbar.As a digitally operating device DE hierein microcomputer, based on the well-known processor U 880 with a serial input and output unit U 856-SIO arranged, however, all comparable working devices can be used.

Die bitseriellen Datenein-und -ausgänge der U 856-SIO werden über eine Teilschaltung Sendersperrung TS mit dem Eingang E.TXderSenderbaugruppeTXunddem Ausgang A. RX der Empfängerbaugruppe RX verbunden. Als bitserieller Ausgang A2.DE der digital arbeitenden Einrichtung DE wurde der Anschluß DTR der U 856-SIO und als bitserieller Eingang E2.DE der digital arbeitenden Einrichtung DE der Anschluß CTS der U 856-SIO verwendet.The bit serial data inputs and outputs of the U 856-SIO are connected via a sub-circuit transmitter blocking TS to the input E.TX of the transmitter module TX and to the output A. RX of the receiver module RX. The bit-serial output A2.DE of the digitally operating device DE was the connection DTR of the U 856-SIO and the bit-serial input E2.DE of the digitally operating device DE, the connection CTS of the U 856-SIO.

Die Stationen werden untereinander durch den Übertragungskanal verbunden, der eine von einer Konstantstromqueile gespeiste Ringleitung ist.The stations are interconnected by the transmission channel, which is a loop fed by a constant current source.

Mit den an sich bekannten Teilschaltungen Sendersperrung TS und Zustandsspeicher TZ erweitert man eine bekannte Station zur erfindungsgemäßen Station, deren Prinzipschaltbild in Fig. 1 dargestellt ist.With the known partial circuits transmitter blocking TS and state memory TZ to extend a known station to the station according to the invention, whose schematic diagram is shown in Fig. 1.

Anhand der Fig.2 wird nun ein konkretes Ausführungsbeispiel erläutert.2, a concrete embodiment will now be explained.

Die Teilschaltung Sendersperrung TS arbeitet als Torschaltung und besteht aus einem konjunktiven Verknüpfungsgatter G1, deren erster Eingang E 1.TS mit dem bitseriellen Ausgang A 1.DE der digital arbeitenden Einrichtung DE verbunden ist. Das ist bei der SIO U856 der Anschluß TxD.The subcircuit transmitter blocking TS operates as a gate and consists of a conjunctive logic gate G1, whose first input E 1st is connected to the bit serial output A 1.DE the digitally operating device DE. That is with the SIO U856 the connection TxD.

Deren zweiter Eingang E 2.TS ist mit dem Ausgang A.TZ der Teilschaltung Zustandsspeicher TZ verbunden, deren erster Eingang E 1.TZ mit dem bitseriellen Ausgang A 1.DE der digital arbeitenden Einrichtung DE und deren zweiter Eingang E2.TZ mit dem bitseriellen Eingang E1 .DE der digital arbeitenden Einrichtung DE verbunden ist. Das ist bei der SIO U 856 der Anschluß RxD.Their second input E 2.TS is connected to the output A.TZ the subcircuit state memory TZ, the first input E 1.TZ with the bit serial output A 1.DE the digitally operating device DE and the second input E2.TZ with the bit serial Input E1 .DE the digital working device DE is connected. That is with the SIO U 856 the connection RxD.

Ein dritter Eingang E3.TZ ist mit dem binären Ausgang A2.DE der digital arbeitenden Einrichtung DE verbunden. Die Teilschaltung ZustandsspeicherTZ besteht aus fünf Gattern G 2 bis G 6 mit NAND-Funktion und zwei Widerstands-Kondensator-Kombinationen zur Impulsformung. Der erste Eingang E 1.TZ der Teilschaltung ZustandsspeicherTZ ist mit dem ersten Eingang des dritten Gatters verbunden, deren Ausgang mit einem ersten Eingang des vierten Gatters G4 verbunden ist. Der Ausgang dieses vierten Gatters G 4 ist der Ausgang A.TZ der Teilschaltung ZustandsspeicherTZ. Das vierte Gatter bildet mit dem fünften Gatter G 5 ein Flip-Flop, wobei der noch freie Eingang des fünften Gatters G 5 über einen Widerstand mit dessen Ausgang verbunden ist. Dieser Ausgang ist der negierte Ausgang A.TZ der Teilschaltung ZustandsspeicherTZ, der mit dem binären Eingang E2.DE der digital arbeitenden Einrichtung DE verbunden ist.A third input E3.TZ is connected to the binary output A2.DE of the digitally operating device DE. The subcircuit state memory TZ consists of five gates G 2 to G 6 with NAND function and two resistor-capacitor combinations for pulse shaping. The first input E 1.TZ of the subcircuit state memory TZ is connected to the first input of the third gate, whose output is connected to a first input of the fourth gate G4. The output of this fourth gate G 4 is the output A.TZ of the subcircuit state memory TZ. The fourth gate forms with the fifth gate G 5 a flip-flop, wherein the still free input of the fifth gate G 5 is connected via a resistor to the output thereof. This output is the negated output A.TZ of the subcircuit state memory TZ, which is connected to the binary input E2.DE the digital device DE.

Der mit dem Widerstand verbundene Eingang des fünften Gatters G 5 ist über einen Kondensator mit dem Ausgang des sechsten Gatters G 6 verbunden, dessen Eingang der dritte Eingang E3.TZ der Teilschaltung ZustandsspeicherTZ ist. Der zweite Eingang E 2.TZ der Teilschaltung ZustandsspeicherTZ ist über den zweiten Kondensator mit dem Eingang des zweiten Gatters G 2 verbunden, das mit dem zweiten Widerstand überbrückt ist. Der Ausgang des zweiten Gatters G 2 ist mit dem zweiten Eingang des dritten Gatters G2 verbunden.The connected to the resistor input of the fifth gate G 5 is connected via a capacitor to the output of the sixth gate G 6, whose input is the third input E3.TZ the subcircuit state memory TZ. The second input E 2.TZ of the subcircuit state memory TZ is connected via the second capacitor to the input of the second gate G 2, which is bridged with the second resistor. The output of the second gate G 2 is connected to the second input of the third gate G2.

Die beiden sehr aufwandsarmen Teilschaltungen ZustandsspeicherTZ und Sendersperrung TS ergänzen bestehende Stationen, so daß sie in einem ausgedehnten Ringbussystem arbeiten können.The two very low-cost subcircuits state memory TZ and transmitter blocking TS supplement existing stations, so that they can work in an extensive ring bus system.

Claims (2)

Patentanspruch:Claim: 1. Vorrangsteuerschaltungsanordnung für bitserielle Ringinterfacesysteme mit nur einem Übertragungskanal und mehreren Stationen, bei dem jede Station aus einer Senderbaugruppe, einer Empfängerbaugruppe, einer digital arbeitenden Einrichtung, die über einen bitseriellen Ein- und Ausgang sowie über einen einfachen binären Ein- und Ausgang verfügt, einer Teilschaltung Sendersperrung, die eine kombinatorische konjunktive Verknüpfungsschaltung ist und aus einer Teilschaltung Zustandsspeicher, die nur dann ein Ausgangssignal bildet, wenn zum Zeitpunkt des Einschaltens des Signals an einem ersten Eingang an einem zweiten Eingang ein Signal anliegt und dieses Ausgangssignal solange gebildet wird, bis an einem dritten Eingang ein Signal angelegt oder eingeschaltet wird, besteht, dadurch gekennzeichnet, daß der Ausgang (A.TS) einer Teilschaltung Sendersperrung (TS) mit dem Eingang (E.TX) der Senderbaugruppe (TX) einer Station verbunden ist, daß ein erster Eingang (E 1 .TS) der Teilschaltung Sendersperrung (TS) mit dem bitseriellen Ausgang (A 1 .DE) der digital arbeitenden Einrichtung (DE) für die seriellen Sendedaten der digital arbeitenden Einrichtung (DE) der Station und einem ersten Eingang (E 1.TZ) der Teilschaltung Zustandsspeicher (TZ) verbunden ist, deren zweiter Eingang (EA single-channel, multi-station bit-serial ring interface system, wherein each station comprises a transmitter assembly, a receiver assembly, a digital device having a bit serial input and output, and a simple binary input and output Sub-circuit transmitter lock, which is a combinatory conjunctive logic circuit and a subcircuit state memory, which forms an output signal only if at the time of turning on the signal at a first input to a second input, a signal is applied and this output signal is formed until at one third input a signal is applied or turned on, there is, characterized in that the output (A.TS) of a sub-circuit transmitter blocking (TS) to the input (E.TX) of the transmitter assembly (TX) of a station is connected, that a first input (E 1 .TS) of the subscha Transmitter blocking (TS) with the bit serial output (A 1 .DE) of the digitally operating device (DE) for the serial transmission data of the digitally operating device (DE) of the station and a first input (E 1.TZ) of the subcircuit state memory (TZ ) whose second input (E 2.TZ) mit dem Ausgang (A.RX) der Empfängerbaugruppe (RX) und mit dem bitseriellen Eingang (E 1 .DE) der digital arbeitenden Einrichtung (DE) und ein dritter Eingang (E3.TZ) derTeilschaltung Zustandsspeicher (TZ) mit einem binären Ausgang (A2.DE) der digital arbeitenden Einrichtung (DE) verbunden ist, daß ein zweiter Eingang (E2.TS) derTeilschaltung Sendersperrung (TS) mit einem binären Eingang (E2.DE) der digital arbeitenden Einrichtung (DE) für ein Sendersperrungssignal und mit dem Ausgang (A.TZ) der Teilschaltung Zustandsspeicher (TZ) verbunden ist.2.TZ) with the output (A.RX) of the receiver module (RX) and with the bit serial input (E 1 .DE) of the digitally operating device (DE) and a third input (E3.TZ) of the subcircuit state memory (TZ) with a binary output (A2.DE) of the digital working device (DE) is connected, that a second input (E2.TS) of the partial circuit transmitter blocking (TS) with a binary input (E2.DE) of the digitally operating device (DE) for a Transmitter lock signal and to the output (A.TZ) of the subcircuit state memory (TZ) is connected.
DD27623685A 1985-05-13 1985-05-13 PRIORITY CONTROL ARRANGEMENT FOR BITSERIAL RING INTERFACE SYSTEMS WITH ONLY ONE TRANSMISSION CHANNEL DD237233A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD27623685A DD237233A1 (en) 1985-05-13 1985-05-13 PRIORITY CONTROL ARRANGEMENT FOR BITSERIAL RING INTERFACE SYSTEMS WITH ONLY ONE TRANSMISSION CHANNEL

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD27623685A DD237233A1 (en) 1985-05-13 1985-05-13 PRIORITY CONTROL ARRANGEMENT FOR BITSERIAL RING INTERFACE SYSTEMS WITH ONLY ONE TRANSMISSION CHANNEL

Publications (1)

Publication Number Publication Date
DD237233A1 true DD237233A1 (en) 1986-07-02

Family

ID=5567730

Family Applications (1)

Application Number Title Priority Date Filing Date
DD27623685A DD237233A1 (en) 1985-05-13 1985-05-13 PRIORITY CONTROL ARRANGEMENT FOR BITSERIAL RING INTERFACE SYSTEMS WITH ONLY ONE TRANSMISSION CHANNEL

Country Status (1)

Country Link
DD (1) DD237233A1 (en)

Similar Documents

Publication Publication Date Title
DE3751083T2 (en) Interface for serial bus, capable of data transfer in various formats.
EP0287992B2 (en) Readily available serial bus system
DE3711274A1 (en) SELECTION CIRCUIT ARRANGEMENT FOR SELECTING A DISK DEVICE FOR A DISK CONTROL
EP0050305A1 (en) Unit to control the access of processors to a data bus
EP0564923B1 (en) Method and device for phase measuring
EP0150457B1 (en) Circuit arrangement for connecting a subscriber to a bus
DE3123448A1 (en) ARRANGEMENT FOR CONTROLLING THE BUS ACCESS OF A VARIETY OF DEVICES USING A BUS IN A NETWORK CONSTRUCTED WITH AT LEAST ONE OPTICAL MIXER AS A PASSIVE BUS SYSTEM, ESPECIALLY FOR MULTIPLE COMPUTER SYSTEMS
DD237233A1 (en) PRIORITY CONTROL ARRANGEMENT FOR BITSERIAL RING INTERFACE SYSTEMS WITH ONLY ONE TRANSMISSION CHANNEL
DE3618087A1 (en) FAULT-TOLERANT RECEIVER
DE2638301C2 (en) Remote control receiver
DE2713304A1 (en) Multiple computer control system - allows separate computers to correspond using tri-state interface circuits between address and data buses
DE3640670C2 (en)
EP1002292B1 (en) Circuit for manipulation-protected reception of an ook-modulated signal
DE3333847C2 (en)
DE69306799T2 (en) TROUBLESHOOTING COMMUNICATION MODULE WITH THREE CONNECTION POINTS
EP0273234A2 (en) Data bus system for a serial data bus
DE4439775B4 (en) Bus interface circuit for a FIFO memory
DE19610090C1 (en) Information communications system for micro-chips between individual elements in internal and external buses
EP0237805B1 (en) Method and arrangement for preventing the transmission of unciphered data
EP0513581B1 (en) Circuit arrangement for bidirectional data transfer
DE2449634A1 (en) INFORMATION COLLECTION SYSTEM
DE2524957C3 (en) Arrangement for the selection of input and output units by means of addresses
DE4140920C1 (en) Level changing circuitry for flanks of rectangular or trapezoidal signals - has threshold value discriminator with output signal separated into two channels, each having a gate circuit assigned to SR-flip=flop
EP0108311B1 (en) Central control units setting device for a route interlocking system
DE69015333T2 (en) Arrangement for the dissolution of competition for a switching system of small or medium capacity.

Legal Events

Date Code Title Description
ENJ Ceased due to non-payment of renewal fee